docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM64	TD	next_suggestion	CPU	600	[ "let", "Constraints", "=", "cstr", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";", "bits", "<", "<NUM_LIT>"...
GCC	arm	CPP	next_suggestion	CPU	601	[ "}" ]	[ "_", "_", "arm_vsubq_x", "(", "float32x4_t", "_", "_", "a", ",", "float32_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vsubq_x_n_f32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")",...
LLVM	Mips	CPP	next_suggestion	CPU	602	[ "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";" ]	[ "SDValue", "Val", "=", "Nd", ".", "getValue", "(", ")", ",", "Ptr", "=", "Nd", ".", "getBasePtr", "(", ")", ",", "Chain", "=", "Nd", ".", "getChain", "(", ")", ";", "EVT", "PtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDValue", "Lo", ...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	603	[ "EndBB", "=", "EndBB1", ";" ]	[ "BasicBlock", "", "ElseBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.else1", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "", "EndBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.end", "<STR_LIT>", ","...
GCC	sh	CPP	stmt_completion	CPU	604	[ "return", "false", ";" ]	[ "if", "(", "TARGET_SHMEDIA", ")" ]
LLVM	VE	CPP	next_suggestion	CPU	605	[ "return", "nullptr", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGE...
LLVM	Hexagon	CPP	stmt_completion	DSP	606	[ ")", ";" ]	[ "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI"...
LLVM	AArch64	CPP	next_suggestion	CPU	607	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "switch", "(", "Opc", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	mn10300	CPP	stmt_completion	MPU	608	[ ";" ]	[ "++", "count", ";", "mask", "&=", "~", "(", "mask", "&", "-", "mask", ")", ";", "}", "return", "count" ]
LLVM	SystemZ	TD	stmt_completion	CPU	609	[ "cls", ";" ]	[ "class", "BinaryRRD", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRD", "<", "opcode", ",", "(", "outs", "cls1", ...
LLVM	X86	CPP	program_repair	CPU	610	[ "<FIXS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "getX86RegNum", "(", "Base", ")", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "emitImmediate", ...	[ "IndexRegNo", "=", "getX86RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "<BUGS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "<BUGE>", "}", "else", "{", "unsigned",...
GCC	i386	MD	program_repair	CPU	611	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "unspec", ":", "V8SI", "[", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V8SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUG...
LLVM	X86	CPP	stmt_completion	CPU	612	[ "MVT", "::", "Flag", ")", ";" ]	[ "bool", "addTest", "=", "true", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "CC", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "...
GCC	i386	CPP	stmt_completion	CPU	613	[ "(", "_", "_", "mmask8", ")", "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kshiftri_mask16", "(", "_", "_", "mmask16", "_", "_", "A"...
GCC	rs6000	MD	stmt_completion	CPU	614	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	stormy16	MD	next_suggestion	CPU	615	[ "<STR_LIT>" ]	[ "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>" ]
LLVM	AVR	CPP	code_generation	MPU	616	[ "const", "char", "*", "AVRTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullpt...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM	AArch64	CPP	stmt_completion	CPU	617	[ ")", ";" ]	[ "if", "(", "!", "isOpcWithIntImmediate", "(", "Op0", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "const", "uint64_t", "ShiftedAndImm", "=", "(", "(", "AndImm", "<<", "ShlImm", ")", ">>", "ShlImm",...
LLVM	ARM	CPP	next_suggestion	CPU	618	[ "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", "->", "isFrameAddressTaken", "(", ")", ";" ]	[ "bool", "ARMBaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "NoFramePointerElim", "&&", "MFI", "-...
LLVM	Hexagon	CPP	next_suggestion	DSP	619	[ "CurDAG", "->", "RemoveDeadNode", "(", "ST", ")", ";" ]	[ "SDValue", "To", "[", "<NUM_LIT>", "]", ";", "if", "(", "IsValidInc", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "IncV", ",", "Value", ",", "Chain", "}", ";", "MachineSDNode", "*", "S", "=", "CurDAG", "->", "getMachineNode", "(", ...
LLVM	X86	CPP	next_suggestion	CPU	620	[ "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";" ]	[ "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v8i32 with AVX2!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v8i32", ",", "V1", ",",...
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	621	[ "<NUM_LIT>", "]", ";" ]	[ "Register", "scopeReg", ";", "auto", "scope", "=", "Scope", "::", "Workgroup", ";", "if", "(", "OrigArgs", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "assert", "(", "OrigArgs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Extr...
GCC	powerpcspe	CPP	next_suggestion	CPU	622	[ "}" ]	[ "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_", "sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_more", "=", "<NUM_LIT>", ";", "sc", "->", "last_scheduled_insn", "=", "NULL", ";", "sc", "->", "load_store_pe...
LLVM	X86	CPP	program_repair	CPU	623	[ "<FIXS>", "if", "(", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX3", "&&", "X86", "::", "optimizeInstFromVEX3ToVEX2", "(", "Inst", ",", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "X86", "::...	[ "}", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "<BUGS>", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "...
LLVM	PowerPC	TD	next_suggestion	CPU	624	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "bits", "<", "<NUM_LIT>", ">", "LI", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "LI", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";" ]
GCC	spu	MD	stmt_completion	MPU	625	[ ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	v850	MD	next_suggestion	MPU	626	[ ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	tilepro	MD	stmt_completion	VLIW	627	[ "ashiftrt", "lshiftrt", "]", ")" ]	[ "(", "define_code_iterator", "any_shift", "[", "ashift" ]
GCC	arm	CPP	stmt_completion	CPU	628	[ "_", "a", ";" ]	[ "return", "(", "uint16x8_t", ")", "_" ]
GCC	mmix	CPP	stmt_completion	CPU	629	[ ",", "stream", ")", ";" ]	[ "fputc", "(", "'", "\\n", "'" ]
LLVM	MMIX	CPP	stmt_completion	CPU	630	[ "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{" ]	[ "unsigned", "MMIXMCCodeEmitter", "::", "getMHWydeOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const" ]
LLVM	AArch64	TD	stmt_completion	CPU	631	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...
GCC	ft32	MD	next_suggestion	MPU	632	[ "UNSPEC_STRLEN", ")", ")", "]" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")...
LLVM	Hexagon	TD	next_suggestion	DSP	633	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
LLVM	Hexagon	TD	next_suggestion	DSP	634	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	635	[ "}" ]	[ "def", "TLSDESCCALL", ":", "Pseudo", "<", "(", "outs", ")", ",", "(", "ins", "i64imm", ":", "$", "sym", ")", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "let", "AsmString", "=", "<STR_LIT>", ";" ]
GCC	nds32	MD	next_suggestion	CPU	636	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "DI", "(", "lshiftrt", ":", "TI", "(", "plus", ":", "TI", "(", "zero_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "...
LLVM	Hexagon	TD	next_suggestion	DSP	637	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	stmt_completion	CPU	638	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
GCC	sh	MD	stmt_completion	CPU	639	[ ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_ashldi3_media", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands",...
GCC	nds32	MD	stmt_completion	CPU	640	[ "match_test", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
GCC	ia64	CPP	program_repair	CPU	641	[ "<FIXS>", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "const_tree", "type1", ",", "const_tree", "type2", ")", "<FIXE>" ]	[ "static", "const", "char", "*", "<BUGS>", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "tree", "type1", ",", "tree", "type2", ")", "<BUGE>", "{", "if", "(", "TYPE_MODE", "(", "type1", ")", "==", "RFmode", "\|\|", "TYPE_MODE", "(", "ty...
GCC	rs6000	CPP	next_suggestion	CPU	642	[ "emit_insn", "(", "gen_iorsi3", "(", "target", ",", "popcnt", ",", "tmp_reg_ca", ")", ")", ";" ]	[ "rtx", "tmp_reg_ca", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_subfdi3_carry_in_xx", "(", "tmp_reg_ca", ")", ")", ";", "rtx", "popcnt", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_popcntddi2", "(", "popcnt", ...
LLVM	Hexagon	TD	next_suggestion	DSP	643	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
GCC	i386	CPP	next_suggestion	CPU	644	[ "}" ]	[ "else", "return", "false", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "flag_finite_math_only", "\|\|", "flag_signed_zeros", ")", "{", "int", "u", "=", "is_min", "?", "UNSPEC_IEEE_MIN", ":", "UNSPEC_IEEE_MAX", ";", "rtvec", "v", ";",...
LLVM	AMDGPU	CPP	next_suggestion	GPU	645	[ "}" ]	[ "rewriteRegionExitPHIs", "(", "Region", ",", "LastMerge", ",", "LRegion", ")", ";", "removeOldExitPreds", "(", "Region", ")", ";", "LLVM_DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "SetVector", "<", "MRT", "", ">", "", "Children", "...
GCC	rs6000	CPP	program_repair	CPU	646	[ "<FIXS>", "bool", "dest_gpr_p", ",", "dest_fp_p", ",", "dest_vmx_p", ",", "dest_vsx_p", ";", "bool", "src_gpr_p", ",", "src_fp_p", ",", "src_vmx_p", ",", "src_vsx_p", ";", "<FIXE>", "<FIXS>", "dest_vmx_p", "=", "ALTIVEC_REGNO_P", "(", "dest_regno", ")", ";", "...	[ "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "int", "dest_regno", ";", "int", "src_regno", ";", "<BUGS>", "bool", "dest_gpr_p", ",", "dest_fp_p", ",", "dest_av_p", ",", "dest_vsx_p", ";", "bool", "src_gpr_p", ",", "src_fp_p", ",", ...
LLVM	PowerPC	TD	stmt_completion	CPU	647	[ "A", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "scalar_to_vector", "f32", ":", "$", "A", ")", ")", ",", "(", "v4f32", "(", "XSCVDPSPN", "$" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	648	[ "FI", "->", "setCRSpillFrameIndex", "(", "FrameIdx", ")", ";" ]	[ "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "SavedRegs", ".", "reset", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePoin...
LLVM	CSKY	TD	stmt_completion	CPU	649	[ "shl", ">", ";" ]	[ "def", "LSLI16", ":", "I16_XZ_IMM5", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM	WDC65816	CPP	code_generation	MPU	650	[ "unsigned", "SparcRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Debug", "information", "queries", "." ]
LLVM	Hexagon	CPP	code_generation	DSP	651	[ "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "RDFLimit", ".", "getPosition", "(", ")", ")", "{", "if", "(", "RDFCount", ">=", "RDFLimit", ")", "return", "false", ";", "RDFCount", "++", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	SNES	TD	stmt_completion	DSP	652	[ ",", "<STR_LIT>", ",", "[", "(", "set", "i16", ":", "$", "rd", ",", "imm", ":", "$", "k", ")", "]", ">", ";" ]	[ "def", "LDIRdK", ":", "FRdK", "<", "<NUM_LIT>", ",", "(", "outs", "MainRegs", ":", "$", "rd", ")", ",", "(", "ins", "imm_ldi16", ":", "$", "k", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	653	[ "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let...
LLVM	AVR	CPP	next_suggestion	MPU	654	[ "case", "ISD", "::", "INLINEASM", ":" ]	[ "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", ...
LLVM	ARM64	CPP	next_suggestion	CPU	655	[ "}" ]	[ "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "", "Next", "=", "I", "->", "getNex...
LLVM	CSKY	CPP	stmt_completion	CPU	656	[ "RegList", ";" ]	[ "case", "RegisterSeq", ":", "RegSeq", "=", "o", ".", "RegSeq", ";", "break", ";", "case", "CPOP", ":", "CPool", "=", "o", ".", "CPool", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Token", ...
LLVM	Sparc	CPP	code_generation	CPU	657	[ "const", "SparcSubtarget", "*", "SparcTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
LLVM	X86	CPP	program_repair	CPU	658	[ "<FIXS>", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "Subtarget", "->", "isPICStyleStub", "(", ")", ")", "O", "<<", "<STR_LIT>", "-\\\"L", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<"...	[ "if", "(", "!", "isMemOp", ")", "O", "<<", "'", "$", "'", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "MO", ".",...
GCC	arm	CPP	next_suggestion	CPU	659	[ "}" ]	[ "vfmlslq_high_f16", "(", "float32x4_t", "_", "_", "r", ",", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_neon_vfmsl_highv4sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b", ")...
LLVM	TPC	CPP	stmt_completion	Virtual ISA	660	[ ")", ";" ]	[ "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ResultVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "CastedArg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CastedVT", "=", "CastedArg", ".", "getValueType", ...
LLVM	ARM	CPP	code_generation	CPU	661	[ "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "I...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	662	[ "}" ]	[ "bool", "MipsConstantIslands", "::", "isLongFormOffsetInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "const", "CPUser", "&", "U", ")", "{", "return", "isOffsetInRange", "(", "UserOffset", ",", "TrialOffset", ",", "U", ".", "getLongFo...
LLVM	ARM	CPP	stmt_completion	CPU	663	[ ":" ]	[ "if", "(", "ShImm", "==", "<NUM_LIT>", "\|\|", "(", "(", "ShImm", "==", "<NUM_LIT>", "\|\|", "ShImm", "==", "<NUM_LIT>", "\|\|", "ShImm", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShOpVal", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "...
GCC	rs6000	CPP	stmt_completion	CPU	664	[ "=", "_", "_", "B", ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "<STR_LIT>", ":", ":", "<STR_LIT>", "b", "<STR_LIT>", "(", "_", "_", "A", ")", ":", "<STR_LIT>", "memory", "<STR_LIT>", ")", ";", "*", "_", "_", "A" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	665	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Vec", ",", "One", ")", ";" ]	[ "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Op", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ...
LLVM	ARM	CPP	stmt_completion	CPU	666	[ ";" ]	[ "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "ARM", "::", "GPRRegClass", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "Ta...
LLVM	Hexagon	CPP	stmt_completion	DSP	667	[ ";" ]	[ "for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "<NUM_LIT>", ")", "continue",...
LLVM	X86	CPP	next_suggestion	CPU	668	[ "return", ";" ]	[ "case", "MachineOperand", "::", "MO_Register", ":", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "M...
GCC	i386	CPP	program_repair	CPU	669	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "<FIXE>" ]	[ "gcc_assert", "(", "ok", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "x", ",", "x", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "<BUGE>", "}", "return", "true", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	670	[ ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NU...
LLVM	Hexagon	TD	stmt_completion	DSP	671	[ "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ...
GCC	sparc	CPP	stmt_completion	CPU	672	[ "<NUM_LIT>", "]", ")", ";" ]	[ "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", "dst", ",", "cmp", ";", "cmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "!", "TARGET_ARCH64", ...
GCC	ia64	MD	stmt_completion	CPU	673	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC	arm	CPP	stmt_completion	CPU	674	[ "a", ";" ]	[ "vreinterpretq_p8_p16", "(", "poly16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_" ]
GCC	mips	CPP	stmt_completion	CPU	675	[ "asm_out_file", ")", ";" ]	[ "fputs", "(", "<STR_LIT>", "\\t.end\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\n", "<STR_LIT>", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	676	[ ".", "getRegInfo", "(", ")", ";" ]	[ "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", ...
LLVM	AArch64	TD	stmt_completion	CPU	677	[ "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]	[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",",...
LLVM	X86	CPP	next_suggestion	CPU	678	[ "}" ]	[ "CALLInst", ".", "setOpcode", "(", "Is64Bit", "?", "X86", "::", "CALL64pcrel32", ":", "X86", "::", "CALLpcrel32", ")", ";", "CALLInst", ".", "addOperand", "(", "Op", ")", ";", "Out", ".", "EmitInstruction", "(", "CALLInst", ")", ";", "Out", ".", "EmitBun...
LLVM	Hexagon	TD	stmt_completion	DSP	679	[ "<NUM_LIT>", ";" ]	[ "def", "L2_loadalignh_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii"...
LLVM	ARM	CPP	stmt_completion	CPU	680	[ "false", ";" ]	[ "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPARMv8", "=", "false", ";", "HasNEON", "=", "false", ";", ...
GCC	i386	CPP	stmt_completion	CPU	681	[ "_", "B", ",", "(", "_", "_", "v64qi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psubsb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_", "v64qi", ")", "_" ]
LLVM	PIC16	CPP	next_suggestion	MPU	682	[ "}" ]	[ "case", "ISD", "::", "SETEQ", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", ...
LLVM	ARM64	TD	next_suggestion	CPU	683	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	684	[ "GPR64RegClass", ",", "&", "HSAIL", "::", "CRRegClass", "}", ";" ]	[ "const", "TargetRegisterClass", "*", "HSAILRegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", ...
LLVM	Hexagon	TD	next_suggestion	DSP	685	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM	Hexagon	TD	stmt_completion	DSP	686	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...
LLVM	Sparc	CPP	next_suggestion	CPU	687	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "IsLittleEndian", "?", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ...
LLVM	PIC16	CPP	program_repair	MPU	688	[ "<FIXS>", "SDValue", "TempNode", "=", "DAG", ".", "getUNDEF", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "...	[ "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "ArgValues", ";", "unsigned", "NumArgs", "=", "Op", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "N...
LLVM	ARM	CPP	program_repair	CPU	689	[ "<FIXS>", "void", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "bool", "CFI", ",", "bool", "Auth", ")", "const", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "MachineBasicBlock", "::", "iterator", ...	[ "unsigned", "findRegisterToSaveLRTo", "(", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", ";", "<BUGS>", "void", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", ";", "<BUGE>"...
LLVM	Hexagon	TD	stmt_completion	DSP	690	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "le...
GCC	m68k	CPP	stmt_completion	MPU	691	[ ";" ]	[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(",...
LLVM	FISC	CPP	program_repair	CPU	692	[ "<FIXS>", "llvm_unreachable", "(", "<STR_LIT>", "Only dealing with PC-relative fixups for now", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "unsigned", "FISCELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "IsPCRel", ")", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", ...
LLVM	ARM	TD	next_suggestion	CPU	693	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";",...
LLVM	Hexagon	TD	next_suggestion	DSP	694	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>",...
GCC	rs6000	MD	program_repair	CPU	695	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DDTD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DDTD", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DDTD", "<NUM_L...	[ "(", "define_code_iterator", "DFP_TEST", "[", "eq", "lt", "gt", "unordered", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "D64_D128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "D64_D128"...
LLVM	Sparc	CPP	stmt_completion	CPU	696	[ "DecodeFPRegsRegisterClass", ")", ";" ]	[ "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	697	[ "false", ")", ";" ]	[ "bool", "iss32Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	698	[ "]", "=", "{" ]	[ "const", "static", "MCFixupKindInfo", "InfosLE", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_arm_ldst_pcrel_12", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR...
LLVM	PowerPC	TD	stmt_completion	CPU	699	[ ",", "IIC_BrB", ",", "[", "]", ">", ";" ]	[ "def", "BCCTRn", ":", "XLForm_2_br2", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

600

[ "let", "Constraints", "=", "cstr", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable", "=", "<NUM_LIT>", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "Unpredictable", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "Format", "F", "=", "f", ";", "bits", "<", "<NUM_LIT>"...

GCC

arm

CPP

next_suggestion

CPU

601

[ "}" ]

[ "_", "_", "arm_vsubq_x", "(", "float32x4_t", "_", "_", "a", ",", "float32_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vsubq_x_n_f32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")",...

LLVM

Mips

CPP

next_suggestion

CPU

602

[ "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";" ]

[ "SDValue", "Val", "=", "Nd", ".", "getValue", "(", ")", ",", "Ptr", "=", "Nd", ".", "getBasePtr", "(", ")", ",", "Chain", "=", "Nd", ".", "getChain", "(", ")", ";", "EVT", "PtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDValue", "Lo", ...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

603

[ "EndBB", "=", "EndBB1", ";" ]

[ "BasicBlock", "*", "ElseBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.else1", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "EndBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.end", "<STR_LIT>", ","...

GCC

sh

CPP

stmt_completion

CPU

604

[ "return", "false", ";" ]

[ "if", "(", "TARGET_SHMEDIA", ")" ]

LLVM

VE

CPP

next_suggestion

CPU

605

[ "return", "nullptr", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGE...

LLVM

Hexagon

CPP

stmt_completion

DSP

606

[ ")", ";" ]

[ "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI"...

LLVM

AArch64

CPP

next_suggestion

CPU

607

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "switch", "(", "Opc", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

mn10300

CPP

stmt_completion

MPU

608

[ ";" ]

[ "++", "count", ";", "mask", "&=", "~", "(", "mask", "&", "-", "mask", ")", ";", "}", "return", "count" ]

LLVM

SystemZ

TD

stmt_completion

CPU

609

[ "cls", ";" ]

[ "class", "BinaryRRD", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls1", ",", "RegisterOperand", "cls2", ">", ":", "InstRRD", "<", "opcode", ",", "(", "outs", "cls1", ...

LLVM

X86

CPP

program_repair

CPU

610

[ "<FIXS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "getX86RegNum", "(", "Base", ")", ",", "OS", ")", ";", "<FIXE>", "<FIXS>", "emitImmediate", ...

[ "IndexRegNo", "=", "getX86RegNum", "(", "IndexReg", ")", ";", "else", "IndexRegNo", "=", "<NUM_LIT>", ";", "<BUGS>", "emitSIBByte", "(", "SS", ",", "IndexRegNo", ",", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "<BUGE>", "}", "else", "{", "unsigned",...

GCC

i386

MD

program_repair

CPU

611

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "unspec", ":", "V8SI", "[", "(", "match_operand", ":", "V8DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V8SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUG...

LLVM

X86

CPP

stmt_completion

CPU

612

[ "MVT", "::", "Flag", ")", ";" ]

[ "bool", "addTest", "=", "true", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "CC", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "...

GCC

i386

CPP

stmt_completion

CPU

613

[ "(", "_", "_", "mmask8", ")", "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kshiftri_mask16", "(", "_", "_", "mmask16", "_", "_", "A"...

GCC

rs6000

MD

stmt_completion

CPU

614

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

stormy16

MD

next_suggestion

CPU

615

[ "<STR_LIT>" ]

[ "<STR_LIT>", ")", "]", ")", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>" ]

LLVM

AVR

CPP

code_generation

MPU

616

[ "const", "char", "*", "AVRTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullpt...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

LLVM

AArch64

CPP

stmt_completion

CPU

617

[ ")", ";" ]

[ "if", "(", "!", "isOpcWithIntImmediate", "(", "Op0", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "const", "uint64_t", "ShiftedAndImm", "=", "(", "(", "AndImm", "<<", "ShlImm", ")", ">>", "ShlImm",...

LLVM

ARM

CPP

next_suggestion

CPU

618

[ "return", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";" ]

[ "bool", "ARMBaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "NoFramePointerElim", "&&", "MFI", "-...

LLVM

Hexagon

CPP

next_suggestion

DSP

619

[ "CurDAG", "->", "RemoveDeadNode", "(", "ST", ")", ";" ]

[ "SDValue", "To", "[", "<NUM_LIT>", "]", ";", "if", "(", "IsValidInc", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "IncV", ",", "Value", ",", "Chain", "}", ";", "MachineSDNode", "*", "S", "=", "CurDAG", "->", "getMachineNode", "(", ...

LLVM

X86

CPP

next_suggestion

CPU

620

[ "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";" ]

[ "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v8i32 with AVX2!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "MVT", "::", "v8i32", ",", "V1", ",",...

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

621

[ "<NUM_LIT>", "]", ";" ]

[ "Register", "scopeReg", ";", "auto", "scope", "=", "Scope", "::", "Workgroup", ";", "if", "(", "OrigArgs", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "assert", "(", "OrigArgs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Extr...

GCC

powerpcspe

CPP

next_suggestion

CPU

622

[ "}" ]

[ "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_", "sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_more", "=", "<NUM_LIT>", ";", "sc", "->", "last_scheduled_insn", "=", "NULL", ";", "sc", "->", "load_store_pe...

LLVM

X86

CPP

program_repair

CPU

623

[ "<FIXS>", "if", "(", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX3", "&&", "X86", "::", "optimizeInstFromVEX3ToVEX2", "(", "Inst", ",", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ")", "return", "true", ";", "if", "(", "X86", "::...

[ "}", "bool", "X86AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{", "<BUGS>", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "...

LLVM

PowerPC

TD

next_suggestion

CPU

624

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lk", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "bits", "<", "<NUM_LIT>", ">", "LI", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "LI", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "aa", ";" ]

GCC

spu

MD

stmt_completion

MPU

625

[ ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

v850

MD

next_suggestion

MPU

626

[ ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

tilepro

MD

stmt_completion

VLIW

627

[ "ashiftrt", "lshiftrt", "]", ")" ]

[ "(", "define_code_iterator", "any_shift", "[", "ashift" ]

GCC

arm

CPP

stmt_completion

CPU

628

[ "_", "a", ";" ]

[ "return", "(", "uint16x8_t", ")", "_" ]

GCC

mmix

CPP

stmt_completion

CPU

629

[ ",", "stream", ")", ";" ]

[ "fputc", "(", "'", "\\n", "'" ]

LLVM

MMIX

CPP

stmt_completion

CPU

630

[ "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{" ]

[ "unsigned", "MMIXMCCodeEmitter", "::", "getMHWydeOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const" ]

LLVM

AArch64

TD

stmt_completion

CPU

631

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...

GCC

ft32

MD

next_suggestion

MPU

632

[ "UNSPEC_STRLEN", ")", ")", "]" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")...

LLVM

Hexagon

TD

next_suggestion

DSP

633

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...

LLVM

Hexagon

TD

next_suggestion

DSP

634

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

635

[ "}" ]

[ "def", "TLSDESCCALL", ":", "Pseudo", "<", "(", "outs", ")", ",", "(", "ins", "i64imm", ":", "$", "sym", ")", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "let", "AsmString", "=", "<STR_LIT>", ";" ]

GCC

nds32

MD

next_suggestion

CPU

636

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "DI", "(", "lshiftrt", ":", "TI", "(", "plus", ":", "TI", "(", "zero_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "...

LLVM

Hexagon

TD

next_suggestion

DSP

637

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

stmt_completion

CPU

638

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]

GCC

sh

MD

stmt_completion

CPU

639

[ ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_ashldi3_media", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands",...

GCC

nds32

MD

stmt_completion

CPU

640

[ "match_test", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

GCC

ia64

CPP

program_repair

CPU

641

[ "<FIXS>", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "const_tree", "type1", ",", "const_tree", "type2", ")", "<FIXE>" ]

[ "static", "const", "char", "*", "<BUGS>", "ia64_invalid_binary_op", "(", "int", "op", "ATTRIBUTE_UNUSED", ",", "tree", "type1", ",", "tree", "type2", ")", "<BUGE>", "{", "if", "(", "TYPE_MODE", "(", "type1", ")", "==", "RFmode", "||", "TYPE_MODE", "(", "ty...

GCC

rs6000

CPP

next_suggestion

CPU

642

[ "emit_insn", "(", "gen_iorsi3", "(", "target", ",", "popcnt", ",", "tmp_reg_ca", ")", ")", ";" ]

[ "rtx", "tmp_reg_ca", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_subfdi3_carry_in_xx", "(", "tmp_reg_ca", ")", ")", ";", "rtx", "popcnt", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_popcntddi2", "(", "popcnt", ...

LLVM

Hexagon

TD

next_suggestion

DSP

643

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...

GCC

i386

CPP

next_suggestion

CPU

644

[ "}" ]

[ "else", "return", "false", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "flag_finite_math_only", "||", "flag_signed_zeros", ")", "{", "int", "u", "=", "is_min", "?", "UNSPEC_IEEE_MIN", ":", "UNSPEC_IEEE_MAX", ";", "rtvec", "v", ";",...

LLVM

AMDGPU

CPP

next_suggestion

GPU

645

[ "}" ]

[ "rewriteRegionExitPHIs", "(", "Region", ",", "LastMerge", ",", "LRegion", ")", ";", "removeOldExitPreds", "(", "Region", ")", ";", "LLVM_DEBUG", "(", "PHIInfo", ".", "dump", "(", "MRI", ")", ")", ";", "SetVector", "<", "MRT", "*", ">", "*", "Children", "...

GCC

rs6000

CPP

program_repair

CPU

646

[ "<FIXS>", "bool", "dest_gpr_p", ",", "dest_fp_p", ",", "dest_vmx_p", ",", "dest_vsx_p", ";", "bool", "src_gpr_p", ",", "src_fp_p", ",", "src_vmx_p", ",", "src_vsx_p", ";", "<FIXE>", "<FIXS>", "dest_vmx_p", "=", "ALTIVEC_REGNO_P", "(", "dest_regno", ")", ";", "...

[ "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "int", "dest_regno", ";", "int", "src_regno", ";", "<BUGS>", "bool", "dest_gpr_p", ",", "dest_fp_p", ",", "dest_av_p", ",", "dest_vsx_p", ";", "bool", "src_gpr_p", ",", "src_fp_p", ",", ...

LLVM

PowerPC

TD

stmt_completion

CPU

647

[ "A", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "scalar_to_vector", "f32", ":", "$", "A", ")", ")", ",", "(", "v4f32", "(", "XSCVDPSPN", "$" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

648

[ "FI", "->", "setCRSpillFrameIndex", "(", "FrameIdx", ")", ";" ]

[ "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "SavedRegs", ".", "reset", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePoin...

LLVM

CSKY

TD

stmt_completion

CPU

649

[ "shl", ">", ";" ]

[ "def", "LSLI16", ":", "I16_XZ_IMM5", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

LLVM

WDC65816

CPP

code_generation

MPU

650

[ "unsigned", "SparcRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Debug", "information", "queries", "." ]

LLVM

Hexagon

CPP

code_generation

DSP

651

[ "bool", "HexagonRDFOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "RDFLimit", ".", "getPosition", "(", ")", ")", "{", "if", "(", "RDFCount", ">=", "RDFLimit", ")", "return", "false", ";", "RDFCount", "++", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

SNES

TD

stmt_completion

DSP

652

[ ",", "<STR_LIT>", ",", "[", "(", "set", "i16", ":", "$", "rd", ",", "imm", ":", "$", "k", ")", "]", ">", ";" ]

[ "def", "LDIRdK", ":", "FRdK", "<", "<NUM_LIT>", ",", "(", "outs", "MainRegs", ":", "$", "rd", ")", ",", "(", "ins", "imm_ldi16", ":", "$", "k", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

653

[ "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let...

LLVM

AVR

CPP

next_suggestion

MPU

654

[ "case", "ISD", "::", "INLINEASM", ":" ]

[ "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", ...

LLVM

ARM64

CPP

next_suggestion

CPU

655

[ "}" ]

[ "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Next", "=", "I", "->", "getNex...

LLVM

CSKY

CPP

stmt_completion

CPU

656

[ "RegList", ";" ]

[ "case", "RegisterSeq", ":", "RegSeq", "=", "o", ".", "RegSeq", ";", "break", ";", "case", "CPOP", ":", "CPool", "=", "o", ".", "CPool", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Token", ...

LLVM

Sparc

CPP

code_generation

CPU

657

[ "const", "SparcSubtarget", "*", "SparcTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

LLVM

X86

CPP

program_repair

CPU

658

[ "<FIXS>", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "Subtarget", "->", "isPICStyleStub", "(", ")", ")", "O", "<<", "<STR_LIT>", "-\\\"L", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<"...

[ "if", "(", "!", "isMemOp", ")", "O", "<<", "'", "$", "'", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "_", "<STR_LIT>", "<<", "MO", ".",...

GCC

arm

CPP

next_suggestion

CPU

659

[ "}" ]

[ "vfmlslq_high_f16", "(", "float32x4_t", "_", "_", "r", ",", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_neon_vfmsl_highv4sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b", ")...

LLVM

TPC

CPP

stmt_completion

Virtual ISA

660

[ ")", ";" ]

[ "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ResultVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "CastedArg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CastedVT", "=", "CastedArg", ".", "getValueType", ...

LLVM

ARM

CPP

code_generation

CPU

661

[ "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "I...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

662

[ "}" ]

[ "bool", "MipsConstantIslands", "::", "isLongFormOffsetInRange", "(", "unsigned", "UserOffset", ",", "unsigned", "TrialOffset", ",", "const", "CPUser", "&", "U", ")", "{", "return", "isOffsetInRange", "(", "UserOffset", ",", "TrialOffset", ",", "U", ".", "getLongFo...

LLVM

ARM

CPP

stmt_completion

CPU

663

[ ":" ]

[ "if", "(", "ShImm", "==", "<NUM_LIT>", "||", "(", "(", "ShImm", "==", "<NUM_LIT>", "||", "ShImm", "==", "<NUM_LIT>", "||", "ShImm", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "ShOpVal", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "...

GCC

rs6000

CPP

stmt_completion

CPU

664

[ "=", "_", "_", "B", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "<STR_LIT>", ":", ":", "<STR_LIT>", "b", "<STR_LIT>", "(", "_", "_", "A", ")", ":", "<STR_LIT>", "memory", "<STR_LIT>", ")", ";", "*", "_", "_", "A" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

665

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "MVT", "::", "i32", ",", "Vec", ",", "One", ")", ";" ]

[ "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Op", ")", ";", "const", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "i32", ...

LLVM

ARM

CPP

stmt_completion

CPU

666

[ ";" ]

[ "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "ARM", "::", "GPRRegClass", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "Ta...

LLVM

Hexagon

CPP

stmt_completion

DSP

667

[ ";" ]

[ "for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "<NUM_LIT>", ")", "continue",...

LLVM

X86

CPP

next_suggestion

CPU

668

[ "return", ";" ]

[ "case", "MachineOperand", "::", "MO_Register", ":", "PrintOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "M...

GCC

i386

CPP

program_repair

CPU

669

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "<FIXE>" ]

[ "gcc_assert", "(", "ok", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "mode", ",", "x", ",", "x", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "<BUGE>", "}", "return", "true", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

670

[ ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NU...

LLVM

Hexagon

TD

stmt_completion

DSP

671

[ "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ...

GCC

sparc

CPP

stmt_completion

CPU

672

[ "<NUM_LIT>", "]", ")", ";" ]

[ "machine_mode", "cmp_mode", ";", "rtx", "cc_reg", ",", "dst", ",", "cmp", ";", "cmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "!", "TARGET_ARCH64", ...

GCC

ia64

MD

stmt_completion

CPU

673

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<ST...

GCC

arm

CPP

stmt_completion

CPU

674

[ "a", ";" ]

[ "vreinterpretq_p8_p16", "(", "poly16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_" ]

GCC

mips

CPP

stmt_completion

CPU

675

[ "asm_out_file", ")", ";" ]

[ "fputs", "(", "<STR_LIT>", "\\t.end\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", "\\n", "<STR_LIT>", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

676

[ ".", "getRegInfo", "(", ")", ";" ]

[ "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", ...

LLVM

AArch64

TD

stmt_completion

CPU

677

[ "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]

[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",",...

LLVM

X86

CPP

next_suggestion

CPU

678

[ "}" ]

[ "CALLInst", ".", "setOpcode", "(", "Is64Bit", "?", "X86", "::", "CALL64pcrel32", ":", "X86", "::", "CALLpcrel32", ")", ";", "CALLInst", ".", "addOperand", "(", "Op", ")", ";", "Out", ".", "EmitInstruction", "(", "CALLInst", ")", ";", "Out", ".", "EmitBun...

LLVM

Hexagon

TD

stmt_completion

DSP

679

[ "<NUM_LIT>", ";" ]

[ "def", "L2_loadalignh_pci", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii"...

LLVM

ARM

CPP

stmt_completion

CPU

680

[ "false", ";" ]

[ "HasV7Ops", "=", "false", ";", "HasV8Ops", "=", "false", ";", "HasV8_1aOps", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFPARMv8", "=", "false", ";", "HasNEON", "=", "false", ";", ...

GCC

i386

CPP

stmt_completion

CPU

681

[ "_", "B", ",", "(", "_", "_", "v64qi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_psubsb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "A", ",", "(", "_", "_", "v64qi", ")", "_" ]

LLVM

PIC16

CPP

next_suggestion

MPU

682

[ "}" ]

[ "case", "ISD", "::", "SETEQ", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", ...

LLVM

ARM64

TD

next_suggestion

CPU

683

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

684

[ "GPR64RegClass", ",", "&", "HSAIL", "::", "CRRegClass", "}", ";" ]

[ "const", "TargetRegisterClass", "*", "HSAILRegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", ...

LLVM

Hexagon

TD

next_suggestion

DSP

685

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...

LLVM

Hexagon

TD

stmt_completion

DSP

686

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...

LLVM

Sparc

CPP

next_suggestion

CPU

687

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "IsLittleEndian", "?", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ...

LLVM

PIC16

CPP

program_repair

MPU

688

[ "<FIXS>", "SDValue", "TempNode", "=", "DAG", ".", "getUNDEF", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "...

[ "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "SDValue", ",", "<NUM_LIT>", ">", "ArgValues", ";", "unsigned", "NumArgs", "=", "Op", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "N...

LLVM

ARM

CPP

program_repair

CPU

689

[ "<FIXS>", "void", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "bool", "CFI", ",", "bool", "Auth", ")", "const", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "MachineBasicBlock", "::", "iterator", ...

[ "unsigned", "findRegisterToSaveLRTo", "(", "const", "outliner", "::", "Candidate", "&", "C", ")", "const", ";", "<BUGS>", "void", "saveLROnStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "It", ")", "const", ";", "<BUGE>"...

LLVM

Hexagon

TD

stmt_completion

DSP

690

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "le...

GCC

m68k

CPP

stmt_completion

MPU

691

[ ";" ]

[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(",...

LLVM

FISC

CPP

program_repair

CPU

692

[ "<FIXS>", "llvm_unreachable", "(", "<STR_LIT>", "Only dealing with PC-relative fixups for now", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "unsigned", "FISCELFObjectWriter", "::", "GetRelocType", "(", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "IsPCRel", ")", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", ...

LLVM

ARM

TD

next_suggestion

CPU

693

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";",...

LLVM

Hexagon

TD

next_suggestion

DSP

694

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_addipc", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_a813cf9a", ",", "TypeCR", ">", ",", "Enc_607661", "{", "let", "Inst", "{", "<NUM_LIT>",...

GCC

rs6000

MD

program_repair

CPU

695

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DDTD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DDTD", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DDTD", "<NUM_L...

[ "(", "define_code_iterator", "DFP_TEST", "[", "eq", "lt", "gt", "unordered", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "D64_D128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "D64_D128"...

LLVM

Sparc

CPP

stmt_completion

CPU

696

[ "DecodeFPRegsRegisterClass", ")", ";" ]

[ "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

697

[ "false", ")", ";" ]

[ "bool", "iss32Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

698

[ "]", "=", "{" ]

[ "const", "static", "MCFixupKindInfo", "InfosLE", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_arm_ldst_pcrel_12", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR...

LLVM

PowerPC

TD

stmt_completion

CPU

699

[ ",", "IIC_BrB", ",", "[", "]", ">", ";" ]

[ "def", "BCCTRn", ":", "XLForm_2_br2", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>" ]