docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	CPP	code_generation	DSP	7,000	[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Hexagon generate predicate operations", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	sh	CPP	next_suggestion	CPU	7,001	[ "rtx", "pat", "=", "PATTERN", "(", "prev", ")", ";" ]	[ "rtx_insn", "*", "prev", "=", "prev_real_insn", "(", "prev_active_insn", "(", "barrier_or_label", ")", ")", ";", "for", "(", "slot", "=", "<NUM_LIT>", ",", "credit", "=", "(", "<NUM_LIT>", "<<", "(", "CACHE_LOG", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>...
LLVM	Hexagon	TD	next_suggestion	DSP	7,002	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
GCC	sh	CPP	code_generation	CPU	7,003	[ "rtx", "sh_remove_overlapping_post_inc", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "!", "MEM_P", "(", "src", ")", ")", "return", "src", ";", "rtx", "addr", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", ...	[ "Given", "a", "move", "insn", "destiation", "and", "a", "source", ",", "make", "sure", "that", "the", "move", "source", "operand", "is", "not", "a", "post-inc", "mem", "load", "with", "the", "same", "address", "reg", "as", "the", "destination", ".", "Ret...
LLVM	AArch64	CPP	stmt_completion	CPU	7,004	[ "false", ";" ]	[ "static", "bool", "selectCopy", "(", "MachineInstr", "&", "I", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "Registe...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,005	[ ")", ";" ]	[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,006	[ "}" ]	[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", ".", "getNumElements", "(", ")", ">", "<NUM_LIT>", ";", "}", ";" ]
GCC	arm	CPP	stmt_completion	CPU	7,007	[ "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vcmpcsq_m_uv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
LLVM	FISC	CPP	code_generation	CPU	7,008	[ "unsigned", "FISCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
GCC	crx	CPP	code_generation	CPU	7,009	[ "int", "crx_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", "...	[ "Check", "if", "a", "const_double", "is", "ok", "for", "crx", "store-immediate", "instructions" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,010	[ "default", ":" ]	[ "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "<NUM...
LLVM	TPC	CPP	code_generation	Virtual ISA	7,011	[ "bool", "TPCRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtReg...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]
LLVM	ARM	CPP	program_repair	CPU	7,012	[ "<FIXS>", "NumExtraCSSpill", "++", ";", "<FIXE>", "<FIXS>", "while", "(", "(", "RegsNeeded", ">", "NumExtraCSSpill", ")", "&&", "RS", ")", "{", "<FIXE>" ]	[ "for", "(", "unsigned", "Reg", ":", "Extras", ")", "{", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "<BUGS>", "ExtraCSSpill", "=", "true", ";", "<BUGE>", "}", "}", "<BUGS>", "if"...
GCC	mips	MD	stmt_completion	CPU	7,013	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,014	[ "return", "S", ";" ]	[ "S", "+=", "typeListToString", "(", "Sig", "->", "Params", ")", ";", "S", "+=", "<STR_LIT>", ") -> (", "<STR_LIT>", ";", "S", "+=", "typeListToString", "(", "Sig", "->", "Returns", ")", ";", "S", "+=", "<STR_LIT>", ")", "<STR_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,015	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
LLVM	ARM	TD	stmt_completion	CPU	7,016	[ ")", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "ResTy", "(", "IntOp", "(", "OpTy", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", ";" ]	[ "class", "N2VQIntXnp", "<", "bits", "<", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<", "<NUM_LIT>", ">", "op10_8", ",", "bit", "op6", ",", "bit", "op7", ",", "InstrItinClass", "itin", ",", "string", "Opcode...
LLVM	Kudeyar	CPP	stmt_completion	CPU	7,017	[ ";" ]	[ "for", "(", "MachineBasicBlock", "::", "instr_iterator", "it", "=", "BB", "->", "begin", "(", ")", ";", "it", "!=", "BB", "->", "end", "(", ")", ";", "it", "++", ")", "{", "MachineInstr", "*", "insn", "=", "it", ";", "printf", "(", "<STR_LIT>", ">>...
GCC	i386	MD	stmt_completion	CPU	7,018	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,019	[ "let", "addrMode", "=", "PostInc", ";" ]	[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ","...
LLVM	PowerPC	CPP	stmt_completion	CPU	7,020	[ "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]	[ "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction" ]
LLVM	ARM64	TD	stmt_completion	CPU	7,021	[ ">", "Rn", ";" ]	[ "class", "BaseBitfieldImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "imm_type", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", ...
LLVM	Hexagon	TD	next_suggestion	DSP	7,022	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isPredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", ...
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	7,023	[ "METADATA_LEXICAL_BLOCK", ",", "Record", ",", "Abbrev", ")", ";" ]	[ "Record", ".", "push_back", "(", "N", "->", "isDistinct", "(", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getScope", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMeta...
GCC	avr	CPP	next_suggestion	MPU	7,024	[ "}" ]	[ "static", "int", "avr_register_move_cost", "(", "machine_mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "return", "(", "from", "==", "STACK_REG", "?", "<NUM_LIT>", ":", "to", "==", "STACK_REG", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ...
GCC	v850	CPP	code_generation	MPU	7,025	[ "static", "bool", "v850_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", "\|\|", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "\|\|", "(", ...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]
GCC	i386	MD	next_suggestion	CPU	7,026	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,027	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
LLVM	ARM	TD	next_suggestion	CPU	7,028	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,029	[ "case", "AddrModeT2_i7", ":", "return", "<STR_LIT>", "AddrModeT2_i7", "<STR_LIT>", ";" ]	[ "case", "AddrModeT2_i8pos", ":", "return", "<STR_LIT>", "AddrModeT2_i8pos", "<STR_LIT>", ";", "case", "AddrModeT2_i8neg", ":", "return", "<STR_LIT>", "AddrModeT2_i8neg", "<STR_LIT>", ";", "case", "AddrModeT2_so", ":", "return", "<STR_LIT>", "AddrModeT2_so", "<STR_LIT>", ...
LLVM	SIC	CPP	next_suggestion	CPU	7,030	[ "}" ]	[ "void", "SICAsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "&", "MF", "->", "getContext", "(", ")", ")", ";", "return", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,031	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,032	[ "}" ]	[ "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "Asm", ";", "}", "else", "{", "O", "<<", "Default", ";", "}" ]
GCC	tilegx	MD	stmt_completion	VLIW	7,033	[ ")", ")", ")" ]	[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	7,034	[ "_", "_", "B", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_add_epi16", "(", "_", "_", "m256i", "_", "_", "A", ...
LLVM	ARM	TD	stmt_completion	CPU	7,035	[ ")", ",", "N3RegFrm", ",", "IIC_VBINiD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "VBIFd", ":", "N3VX", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", ...
GCC	rx	MD	next_suggestion	CPU	7,036	[ ")" ]	[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BUILTIN_RACW", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	rvex	CPP	stmt_completion	VLIW	7,037	[ "NULL", ";" ]	[ "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "rvexInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return" ]
LLVM	X86	TD	program_repair	CPU	7,038	[ "<FIXS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ",", "VEX_WIG", ";", "<FIXE>" ]	[ "defm", "VPCMPGTB", ":", "avx512_icmp_packed_vl", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86pcmpgtm", ",", "avx512vl_i8_info", ",", "HasBWI", ">", ",", "<BUGS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGE>", "defm", "VPCMPGTW", ":", "avx512_icmp_packed_...
GCC	stormy16	MD	next_suggestion	CPU	7,039	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "xor", ":", "HI", "(", "lshiftrt", ":", "HI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,040	[ "}" ]	[ "break", ";", "case", "ARM", "::", "tPOP_RET", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "NumOps", "=", "mi", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "count", "+=", "<NUM...
LLVM	X86	TD	stmt_completion	CPU	7,041	[ ";" ]	[ "def", ":", "WriteRes", "<", "WriteVecExtract", ",", "[", "SKXPort0", ",", "SKXPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,042	[ "return", "nullptr", ";" ]	[ "static", "MachineInstr", "", "getPrevNonDebugInst", "(", "MachineInstr", "", "MI", ")", "{", "for", "(", "auto", "*", "I", "=", "MI", "->", "getPrevNode", "(", ")", ";", "I", ";", "I", "=", "I", "->", "getPrevNode", "(", ")", ")", "if", "(", "!"...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,043	[ "}" ]	[ "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MF", ",", "Param", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "P...
GCC	h8300	MD	stmt_completion	MPU	7,044	[ "<NUM_LIT>", ")" ]	[ "(", "define_constants", "[", "(", "UNSPEC_INCDEC", "\t" ]
GCC	m32r	MD	next_suggestion	MPU	7,045	[ "<STR_LIT>" ]	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	mcore	CPP	next_suggestion	MPU	7,046	[ "}" ]	[ "if", "(", "TARGET_8ALIGN", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "return", "regno", "<", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,047	[ ")", "break", ";" ]	[ "HOST_WIDE_INT", "parm_size", ";", "HOST_WIDE_INT", "parm_boundary_bytes", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "arg", ")", ")", "break", ";", "parm_size", "=", "int_size_in_bytes", "(", "arg", ")", ";", "if", ...
GCC	s390	MD	stmt_completion	MPU	7,048	[ "]", ")" ]	[ "(", "define_constants", "[", "(", "VEC_INEXACT", "<NUM_LIT>", ")", "(", "VEC_NOINEXACT", "<NUM_LIT>", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	7,049	[ "(", "instregex", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "GenericDSPShort", "]", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	7,050	[ "return", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "m_pLastGlobal", ";" ]	[ "if", "(", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "isConsumed", "(", ")", ")", "++", "m_CurrentGOTPart", ";", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "consumeGlobal", "(", ")", ";" ]
LLVM	TL45	CPP	stmt_completion	MPU	7,051	[ "<STR_LIT>", "TL45", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "tl45", ">", "X", "(", "TheTL45Target", ",", "<STR_LIT>", "tl45", "<STR_LIT>", ",", "<STR_LIT>", "TL45", "<STR_LIT>", "," ]
LLVM	ARM	CPP	program_repair	CPU	7,052	[ "<FIXS>", "<FIXE>", "<FIXS>", "unsigned", "Latency", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "MI", "->", "isRegSequence", "(", ")", "\|\|", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "!", "ItinData", ")", "return", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{...
LLVM	ARM	CPP	stmt_completion	CPU	7,053	[ ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "!", "isMem", "(", ")", "\|\|", "!", "Memory", ".", "OffsetRegNum", "\|\|", "Memory", ".", "isNegative", "\|\|", "Memory" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,054	[ "-", "'", ")", ";" ]	[ "void", "AMDGPUInstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'" ]
GCC	i386	MD	stmt_completion	CPU	7,055	[ "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "match_operand", ":", "X87MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FXAM", ")", ")", "]", "<STR_LIT>", ...
LLVM	Mips	CPP	stmt_completion	CPU	7,056	[ "true", ";" ]	[ "}", "TII", "=", "(", "const", "MipsInstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "constant island processing ", "<STR_LIT>", "<<", "<STR_LIT>", "\\n", "<STR_...
GCC	i386	CPP	next_suggestion	CPU	7,057	[ "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";" ]	[ "}", "else", "{", "gcc_assert", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "&&", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", "&&", "TYPE_MODE", "(", "type", ")", "==", "word_mode", ")", ";", "arg", "=", "gen_rtx_MEM",...
LLVM	ARM	CPP	stmt_completion	CPU	7,058	[ "break", ";" ]	[ "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "\|\|", "Imm", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isARMLowRegister", "(", "MI",...
GCC	m32c	CPP	stmt_completion	MPU	7,059	[ "<NUM_LIT>", ";" ]	[ "int", "m32c_class_likely_spilled_p", "(", "int", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return" ]
GCC	c6x	CPP	code_generation	VLIW	7,060	[ "static", "int", "c6x_sched_reorder_1", "(", "rtx_insn", "", "", "ready", ",", "int", "", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "n_ready", "=", "", "pn_ready", ";", "rtx_insn", "", "", "e_ready", "=", "ready", "+", "n_ready", ";", ...	[ "Helper", "function", "for", "the", "TARGET_SCHED_REORDER", "and", "TARGET_SCHED_REORDER2", "hooks", ".", "If", "scheduling", "an", "insn", "would", "be", "unsafe", "in", "the", "current", "cycle", ",", "move", "it", "down", "in", "the", "ready", "list", "and"...
LLVM	X86	CPP	next_suggestion	CPU	7,061	[ "}" ]	[ "int", "getRegisterTaintSignature", "(", "unsigned", "Reg", ",", "const", "llvm", "::", "MachineFunction", "", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", "->", "getTarget", "(", ")", ";", "const", "MCRegisterInfo", "", "MRI", "=", "T...
LLVM	AArch64	TD	stmt_completion	CPU	7,062	[ ",", "<NUM_LIT>", ")", ")", ",", "sub_32", ")", ")", ",", "sub_32", ")", ")", ",", "<NUM_LIT>", ")", ")", ",", "sub_64", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "sext", "(", "v1i16", "FPR16", ":", "$", "Rn", ")", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "SSHLLvvi_2S", "(", "v2i32", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "v1i3...
LLVM	TL45	TD	next_suggestion	MPU	7,063	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sr1", ";", "let", "Inst", "{", "<NUM_LIT>"...
GCC	pa	CPP	stmt_completion	CPU	7,064	[ ")", ";" ]	[ "if", "(", "gr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",ENTRY_GR=%d", "<STR_LIT>", ",", "gr_saved", "+", "<NUM_LIT>", ")", ";", "if", "(", "fr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",ENTRY_FR=%d", "<STR_LIT>", ",", "fr_saved"...
GCC	i386	CPP	program_repair	CPU	7,065	[ "<FIXS>", "case", "E_V32QImode", ":", "<FIXE>" ]	[ "extract", "=", "high_p", "?", "gen_vec_extract_hi_v64qi", ":", "gen_vec_extract_lo_v64qi", ";", "break", ";", "<BUGS>", "case", "V32QImode", ":", "<BUGE>", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv16qiv16hi2", ";", "else" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,066	[ "}" ]	[ "if", "(", "Ext1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "\|\|", "Ext2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Ext1Op", "=", "dyn...
LLVM	PIC16	CPP	next_suggestion	MPU	7,067	[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", "<<", "Aux", "[", "i", "]", ";" ]	[ "O", "<<", "<STR_LIT>", "\\n\\t.dim ", "<STR_LIT>", "<<", "VarName", "<<", "<STR_LIT>", ", 1", "<STR_LIT>", ";", "if", "(", "TagName", "!=", "<STR_LIT>", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "TagName", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,068	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM	AArch64	CPP	code_generation	CPU	7,069	[ "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,070	[ ";" ]	[ "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "}", "return", "false" ]
LLVM	AArch64	CPP	program_repair	CPU	7,071	[ "<FIXS>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>", "<FIXS>", "dl", ",", "MVT", "::", "i32", ",", "N"...	[ "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "N", ";", "<BUGS>", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGE>",...
GCC	i386	MD	stmt_completion	CPU	7,072	[ "<STR_LIT>", ")", "V16QI" ]	[ "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI" ]
GCC	h8300	CPP	code_generation	MPU	7,073	[ "static", "bool", "h8300_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "h8300_get_index", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", "...	[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", ".", "On", "the", "H8/300", ",", "the", "predecrement", "and", "postincrement", "address", "depend", "thus", "(", "the", "amount", "of", "decrement", "or", "increment", "being", "the", "length", "of",...
LLVM	Mips	CPP	next_suggestion	CPU	7,074	[ "}" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "beg...
GCC	tilegx	CPP	next_suggestion	VLIW	7,075	[ "}" ]	[ "static", "void", "tilegx_conditional_register_usage", "(", "void", ")", "{", "global_regs", "[", "TILEGX_NETORDER_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TILEGX_PIC_TEXT_LABEL_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "TILEGX_PIC_TEXT_LABEL...
GCC	rs6000	CPP	program_repair	CPU	7,076	[ "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", "&&", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "<FIXE>" ]	[ "first_reg_offset", "=", "next_cum", ".", "words", ";", "save_area", "=", "crtl", "->", "args", ".", "internal_arg_pointer", ";", "<BUGS>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "<BUGE>", "first_reg_offset", "+=",...
LLVM	M680x0	CPP	code_generation	MPU	7,077	[ "bool", "M680x0InstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "isSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", ...	[ "Move", "from", "register", "and", "extend", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,078	[ "(", "Top", ")", ";" ]	[ "if", "(", "Top", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "--", ";", "else", "CurrentSubEntries", "-=", "getSubEntrySize" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,079	[ "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CTPOP", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if"...
LLVM	Mips	CPP	next_suggestion	CPU	7,080	[ "}" ]	[ "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	7,081	[ "AMD GPUs HD2XXX-HD6XXX", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "R600", "(", "TheAMDGPUTarget", ",", "<STR_LIT>", "r600", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC	s390	MD	next_suggestion	MPU	7,082	[ "s390_load_address", "(", "addr", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")" ]	[ "{", "rtx", "addr", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "addr", "=", "gen_lowpart", "(", "Pmode", ",", "addr", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	7,083	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	PowerPC	TD	program_repair	CPU	7,084	[ "<FIXS>", "BCDCFN_rec", ",", "BCDCFZ_rec", ",", "BCDCPSGN_rec", ",", "BCDCTN_rec", ",", "BCDCTZ_rec", ",", "BCDSETSGN_rec", ",", "BCDS_rec", ",", "BCDTRUNC_rec", ",", "BCDUS_rec", ",", "BCDUTRUNC_rec", "<FIXE>" ]	[ "XSCMPUQP", ",", "XSTSTDCQP", ",", "XSXSIGQP", ",", "<BUGS>", "BCDCFNo", ",", "BCDCFZo", ",", "BCDCPSGNo", ",", "BCDCTNo", ",", "BCDCTZo", ",", "BCDSETSGNo", ",", "BCDSo", ",", "BCDTRUNCo", ",", "BCDUSo", ",", "BCDUTRUNCo", "<BUGE>", ")", ">", ";" ]
GCC	xtensa	CPP	code_generation	MPU	7,085	[ "bool", "xtensa_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "targetm", ".", "have_tls", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ...	[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]
LLVM	CSKY	CPP	stmt_completion	CPU	7,086	[ ">", "(", ")", ";" ]	[ "bool", "isUImm3", "(", ")", "const", "{", "return", "isUImm", "<", "<NUM_LIT>" ]
LLVM	AVR	CPP	stmt_completion	MPU	7,087	[ "return", "true", ";" ]	[ "if", "(", "Op", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "ImmVal", "==", "<NUM_LIT>", ")" ]
GCC	alpha	CPP	stmt_completion	MPU	7,088	[ ")", "goto", "escapes", ";" ]	[ "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base",...
LLVM	ARM	CPP	next_suggestion	CPU	7,089	[ "}" ]	[ "Binary", "\|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "Binary", "\|=", "(", "(", "RegD", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "Binary", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,090	[ ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";" ]	[ "const", "auto", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	7,091	[ "}" ]	[ "if", "(", "(", "(", "!", "Src", "->", "isVectorTy", "(", ")", "&&", "NumOps", "==", "<NUM_LIT>", ")", "\|\|", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "&&", "I", "!=", "nullptr", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", ...
GCC	nds32	CPP	next_suggestion	CPU	7,092	[ "XVECEXP", "(", "unspec_relax_group", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "group_id", ")", ";" ]	[ "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "unspec_relax_group", ")", "==", "UNSPEC", "&&", "XINT", "(", "unspec_relax_group", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VOLATILE_RELAX_GROUP", ...
LLVM	Hexagon	TD	stmt_completion	DSP	7,093	[ "n1", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]
GCC	arm	CPP	stmt_completion	CPU	7,094	[ ")", "_", "_", "base", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vldrbq_sv8hi", "(", "(", "_", "_", "builtin_neon_qi", "*" ]
GCC	i386	MD	program_repair	CPU	7,095	[ "<FIXS>", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "(", "vec_concat", ":", "V8HI", "(", "vec_concat", ":", "V4HI", "(", "vec_concat", ...	[ "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "ssse3_plusminus", ":", "HI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "p...
LLVM	Lanai	CPP	stmt_completion	CPU	7,096	[ "Function", "&", "F", ")", "const", "{" ]	[ "TargetTransformInfo", "LanaiTargetMachine", "::", "getTargetTransformInfo", "(", "const" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,097	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	7,098	[ ")", "{" ]	[ "_", "_", "arm_vcvtpq_s32_f32", "(", "float32x4_t", "_", "_", "a" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	7,099	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]	[ "DecodeStatus", "Status", "=", "DecodeVRFRegisterClass", "(", "Inst", ",", "Addr1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "Status", "!=", "MCDisassembler", "::", "Success", ")", "return", "Status", ";", "return", "DecodeVRFRegisterClass", "(", "...

LLVM

Hexagon

CPP

code_generation

DSP

7,000

[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "Hexagon generate predicate operations", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

sh

CPP

next_suggestion

CPU

7,001

[ "rtx", "pat", "=", "PATTERN", "(", "prev", ")", ";" ]

[ "rtx_insn", "*", "prev", "=", "prev_real_insn", "(", "prev_active_insn", "(", "barrier_or_label", ")", ")", ";", "for", "(", "slot", "=", "<NUM_LIT>", ",", "credit", "=", "(", "<NUM_LIT>", "<<", "(", "CACHE_LOG", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>...

LLVM

Hexagon

TD

next_suggestion

DSP

7,002

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...

GCC

sh

CPP

code_generation

CPU

7,003

[ "rtx", "sh_remove_overlapping_post_inc", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "!", "MEM_P", "(", "src", ")", ")", "return", "src", ";", "rtx", "addr", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", ...

[ "Given", "a", "move", "insn", "destiation", "and", "a", "source", ",", "make", "sure", "that", "the", "move", "source", "operand", "is", "not", "a", "post-inc", "mem", "load", "with", "the", "same", "address", "reg", "as", "the", "destination", ".", "Ret...

LLVM

AArch64

CPP

stmt_completion

CPU

7,004

[ "false", ";" ]

[ "static", "bool", "selectCopy", "(", "MachineInstr", "&", "I", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "Registe...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,005

[ ")", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,006

[ "}" ]

[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", ".", "getNumElements", "(", ")", ">", "<NUM_LIT>", ";", "}", ";" ]

GCC

arm

CPP

stmt_completion

CPU

7,007

[ "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcmpcsq_m_uv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]

LLVM

FISC

CPP

code_generation

CPU

7,008

[ "unsigned", "FISCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

GCC

crx

CPP

code_generation

CPU

7,009

[ "int", "crx_const_double_ok", "(", "rtx", "op", ")", "{", "if", "(", "GET_MODE", "(", "op", ")", "==", "DFmode", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", "...

[ "Check", "if", "a", "const_double", "is", "ok", "for", "crx", "store-immediate", "instructions" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,010

[ "default", ":" ]

[ "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "<NUM...

LLVM

TPC

CPP

code_generation

Virtual ISA

7,011

[ "bool", "TPCRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", "VirtReg...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

LLVM

ARM

CPP

program_repair

CPU

7,012

[ "<FIXS>", "NumExtraCSSpill", "++", ";", "<FIXE>", "<FIXS>", "while", "(", "(", "RegsNeeded", ">", "NumExtraCSSpill", ")", "&&", "RS", ")", "{", "<FIXE>" ]

[ "for", "(", "unsigned", "Reg", ":", "Extras", ")", "{", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "<BUGS>", "ExtraCSSpill", "=", "true", ";", "<BUGE>", "}", "}", "<BUGS>", "if"...

GCC

mips

MD

stmt_completion

CPU

7,013

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,014

[ "return", "S", ";" ]

[ "S", "+=", "typeListToString", "(", "Sig", "->", "Params", ")", ";", "S", "+=", "<STR_LIT>", ") -> (", "<STR_LIT>", ";", "S", "+=", "typeListToString", "(", "Sig", "->", "Returns", ")", ";", "S", "+=", "<STR_LIT>", ")", "<STR_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,015

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

LLVM

ARM

TD

stmt_completion

CPU

7,016

[ ")", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "ResTy", "(", "IntOp", "(", "OpTy", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", ";" ]

[ "class", "N2VQIntXnp", "<", "bits", "<", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<", "<NUM_LIT>", ">", "op10_8", ",", "bit", "op6", ",", "bit", "op7", ",", "InstrItinClass", "itin", ",", "string", "Opcode...

LLVM

Kudeyar

CPP

stmt_completion

CPU

7,017

[ ";" ]

[ "for", "(", "MachineBasicBlock", "::", "instr_iterator", "it", "=", "BB", "->", "begin", "(", ")", ";", "it", "!=", "BB", "->", "end", "(", ")", ";", "it", "++", ")", "{", "MachineInstr", "*", "insn", "=", "it", ";", "printf", "(", "<STR_LIT>", ">>...

GCC

i386

MD

stmt_completion

CPU

7,018

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,019

[ "let", "addrMode", "=", "PostInc", ";" ]

[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ","...

LLVM

PowerPC

CPP

stmt_completion

CPU

7,020

[ "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

[ "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction" ]

LLVM

ARM64

TD

stmt_completion

CPU

7,021

[ ">", "Rn", ";" ]

[ "class", "BaseBitfieldImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "imm_type", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", ...

LLVM

Hexagon

TD

next_suggestion

DSP

7,022

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isPredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", ...

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

7,023

[ "METADATA_LEXICAL_BLOCK", ",", "Record", ",", "Abbrev", ")", ";" ]

[ "Record", ".", "push_back", "(", "N", "->", "isDistinct", "(", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getScope", "(", ")", ")", ")", ";", "Record", ".", "push_back", "(", "VE", ".", "getMeta...

GCC

avr

CPP

next_suggestion

MPU

7,024

[ "}" ]

[ "static", "int", "avr_register_move_cost", "(", "machine_mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "return", "(", "from", "==", "STACK_REG", "?", "<NUM_LIT>", ":", "to", "==", "STACK_REG", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ...

GCC

v850

CPP

code_generation

MPU

7,025

[ "static", "bool", "v850_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", "||", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "||", "(", ...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

GCC

i386

MD

next_suggestion

CPU

7,026

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,027

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...

LLVM

ARM

TD

next_suggestion

CPU

7,028

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,029

[ "case", "AddrModeT2_i7", ":", "return", "<STR_LIT>", "AddrModeT2_i7", "<STR_LIT>", ";" ]

[ "case", "AddrModeT2_i8pos", ":", "return", "<STR_LIT>", "AddrModeT2_i8pos", "<STR_LIT>", ";", "case", "AddrModeT2_i8neg", ":", "return", "<STR_LIT>", "AddrModeT2_i8neg", "<STR_LIT>", ";", "case", "AddrModeT2_so", ":", "return", "<STR_LIT>", "AddrModeT2_so", "<STR_LIT>", ...

LLVM

SIC

CPP

next_suggestion

CPU

7,030

[ "}" ]

[ "void", "SICAsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "&", "MF", "->", "getContext", "(", ")", ")", ";", "return", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,031

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,032

[ "}" ]

[ "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "if", "(", "Op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "Asm", ";", "}", "else", "{", "O", "<<", "Default", ";", "}" ]

GCC

tilegx

MD

stmt_completion

VLIW

7,033

[ ")", ")", ")" ]

[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

7,034

[ "_", "_", "B", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_add_epi16", "(", "_", "_", "m256i", "_", "_", "A", ...

LLVM

ARM

TD

stmt_completion

CPU

7,035

[ ")", ",", "N3RegFrm", ",", "IIC_VBINiD", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "VBIFd", ":", "N3VX", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", ...

GCC

rx

MD

next_suggestion

CPU

7,036

[ ")" ]

[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BUILTIN_RACW", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

rvex

CPP

stmt_completion

VLIW

7,037

[ "NULL", ";" ]

[ "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "(", "new", "rvexInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ")", ";", "else", "return" ]

LLVM

X86

TD

program_repair

CPU

7,038

[ "<FIXS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ",", "VEX_WIG", ";", "<FIXE>", "<FIXS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ",", "VEX_WIG", ";", "<FIXE>" ]

[ "defm", "VPCMPGTB", ":", "avx512_icmp_packed_vl", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86pcmpgtm", ",", "avx512vl_i8_info", ",", "HasBWI", ">", ",", "<BUGS>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VF", ">", ";", "<BUGE>", "defm", "VPCMPGTW", ":", "avx512_icmp_packed_...

GCC

stormy16

MD

next_suggestion

CPU

7,039

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "xor", ":", "HI", "(", "lshiftrt", ":", "HI", "(", "subreg", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,040

[ "}" ]

[ "break", ";", "case", "ARM", "::", "tPOP_RET", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "NumOps", "=", "mi", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "count", "+=", "<NUM...

LLVM

X86

TD

stmt_completion

CPU

7,041

[ ";" ]

[ "def", ":", "WriteRes", "<", "WriteVecExtract", ",", "[", "SKXPort0", ",", "SKXPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,042

[ "return", "nullptr", ";" ]

[ "static", "MachineInstr", "*", "getPrevNonDebugInst", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "auto", "*", "I", "=", "MI", "->", "getPrevNode", "(", ")", ";", "I", ";", "I", "=", "I", "->", "getPrevNode", "(", ")", ")", "if", "(", "!"...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,043

[ "}" ]

[ "uint64_t", "Offset", "=", "getImplicitParameterOffset", "(", "MF", ",", "Param", ")", ";", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "P...

GCC

h8300

MD

stmt_completion

MPU

7,044

[ "<NUM_LIT>", ")" ]

[ "(", "define_constants", "[", "(", "UNSPEC_INCDEC", "\t" ]

GCC

m32r

MD

next_suggestion

MPU

7,045

[ "<STR_LIT>" ]

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

mcore

CPP

next_suggestion

MPU

7,046

[ "}" ]

[ "if", "(", "TARGET_8ALIGN", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "return", "regno", "<", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,047

[ ")", "break", ";" ]

[ "HOST_WIDE_INT", "parm_size", ";", "HOST_WIDE_INT", "parm_boundary_bytes", "=", "PARM_BOUNDARY", "/", "BITS_PER_UNIT", ";", "if", "(", "!", "COMPLETE_TYPE_P", "(", "arg", ")", ")", "break", ";", "parm_size", "=", "int_size_in_bytes", "(", "arg", ")", ";", "if", ...

GCC

s390

MD

stmt_completion

MPU

7,048

[ "]", ")" ]

[ "(", "define_constants", "[", "(", "VEC_INEXACT", "<NUM_LIT>", ")", "(", "VEC_NOINEXACT", "<NUM_LIT>", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

7,049

[ "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "GenericDSPShort", "]", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

7,050

[ "return", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "m_pLastGlobal", ";" ]

[ "if", "(", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "isConsumed", "(", ")", ")", "++", "m_CurrentGOTPart", ";", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "consumeGlobal", "(", ")", ";" ]

LLVM

TL45

CPP

stmt_completion

MPU

7,051

[ "<STR_LIT>", "TL45", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "tl45", ">", "X", "(", "TheTL45Target", ",", "<STR_LIT>", "tl45", "<STR_LIT>", ",", "<STR_LIT>", "TL45", "<STR_LIT>", "," ]

LLVM

ARM

CPP

program_repair

CPU

7,052

[ "<FIXS>", "<FIXE>", "<FIXS>", "unsigned", "Latency", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "MI", "->", "isRegSequence", "(", ")", "||", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "!", "ItinData", ")", "return", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{...

LLVM

ARM

CPP

stmt_completion

CPU

7,053

[ ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,054

[ "-", "'", ")", ";" ]

[ "void", "AMDGPUInstPrinter", "::", "printNeg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "'" ]

GCC

i386

MD

stmt_completion

CPU

7,055

[ "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "match_operand", ":", "X87MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FXAM", ")", ")", "]", "<STR_LIT>", ...

LLVM

Mips

CPP

stmt_completion

CPU

7,056

[ "true", ";" ]

[ "}", "TII", "=", "(", "const", "MipsInstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "constant island processing ", "<STR_LIT>", "<<", "<STR_LIT>", "\\n", "<STR_...

GCC

i386

CPP

next_suggestion

CPU

7,057

[ "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";" ]

[ "}", "else", "{", "gcc_assert", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "&&", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", "&&", "TYPE_MODE", "(", "type", ")", "==", "word_mode", ")", ";", "arg", "=", "gen_rtx_MEM",...

LLVM

ARM

CPP

stmt_completion

CPU

7,058

[ "break", ";" ]

[ "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "||", "Imm", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isARMLowRegister", "(", "MI",...

GCC

m32c

CPP

stmt_completion

MPU

7,059

[ "<NUM_LIT>", ";" ]

[ "int", "m32c_class_likely_spilled_p", "(", "int", "regclass", ")", "{", "if", "(", "regclass", "==", "A_REGS", ")", "return" ]

GCC

c6x

CPP

code_generation

VLIW

7,060

[ "static", "int", "c6x_sched_reorder_1", "(", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "n_ready", "=", "*", "pn_ready", ";", "rtx_insn", "*", "*", "e_ready", "=", "ready", "+", "n_ready", ";", ...

[ "Helper", "function", "for", "the", "TARGET_SCHED_REORDER", "and", "TARGET_SCHED_REORDER2", "hooks", ".", "If", "scheduling", "an", "insn", "would", "be", "unsafe", "in", "the", "current", "cycle", ",", "move", "it", "down", "in", "the", "ready", "list", "and"...

LLVM

X86

CPP

next_suggestion

CPU

7,061

[ "}" ]

[ "int", "getRegisterTaintSignature", "(", "unsigned", "Reg", ",", "const", "llvm", "::", "MachineFunction", "*", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", "->", "getTarget", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "T...

LLVM

AArch64

TD

stmt_completion

CPU

7,062

[ ",", "<NUM_LIT>", ")", ")", ",", "sub_32", ")", ")", ",", "sub_32", ")", ")", ",", "<NUM_LIT>", ")", ")", ",", "sub_64", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "sext", "(", "v1i16", "FPR16", ":", "$", "Rn", ")", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "v2i64", "(", "SSHLLvvi_2S", "(", "v2i32", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "(", "v1i3...

LLVM

TL45

TD

next_suggestion

MPU

7,063

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sr1", ";", "let", "Inst", "{", "<NUM_LIT>"...

GCC

pa

CPP

stmt_completion

CPU

7,064

[ ")", ";" ]

[ "if", "(", "gr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",ENTRY_GR=%d", "<STR_LIT>", ",", "gr_saved", "+", "<NUM_LIT>", ")", ";", "if", "(", "fr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",ENTRY_FR=%d", "<STR_LIT>", ",", "fr_saved"...

GCC

i386

CPP

program_repair

CPU

7,065

[ "<FIXS>", "case", "E_V32QImode", ":", "<FIXE>" ]

[ "extract", "=", "high_p", "?", "gen_vec_extract_hi_v64qi", ":", "gen_vec_extract_lo_v64qi", ";", "break", ";", "<BUGS>", "case", "V32QImode", ":", "<BUGE>", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv16qiv16hi2", ";", "else" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,066

[ "}" ]

[ "if", "(", "Ext1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", "||", "Ext2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Ext1Op", "=", "dyn...

LLVM

PIC16

CPP

next_suggestion

MPU

7,067

[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", "<<", "Aux", "[", "i", "]", ";" ]

[ "O", "<<", "<STR_LIT>", "\\n\\t.dim ", "<STR_LIT>", "<<", "VarName", "<<", "<STR_LIT>", ", 1", "<STR_LIT>", ";", "if", "(", "TagName", "!=", "<STR_LIT>", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "TagName", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,068

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...

LLVM

AArch64

CPP

code_generation

CPU

7,069

[ "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,070

[ ";" ]

[ "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "}", "return", "false" ]

LLVM

AArch64

CPP

program_repair

CPU

7,071

[ "<FIXS>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "<FIXE>", "<FIXS>", "dl", ",", "MVT", "::", "i32", ",", "N"...

[ "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "N", ";", "<BUGS>", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGE>",...

GCC

i386

MD

stmt_completion

CPU

7,072

[ "<STR_LIT>", ")", "V16QI" ]

[ "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI" ]

GCC

h8300

CPP

code_generation

MPU

7,073

[ "static", "bool", "h8300_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "h8300_get_index", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", "...

[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", ".", "On", "the", "H8/300", ",", "the", "predecrement", "and", "postincrement", "address", "depend", "thus", "(", "the", "amount", "of", "decrement", "or", "increment", "being", "the", "length", "of",...

LLVM

Mips

CPP

next_suggestion

CPU

7,074

[ "}" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "beg...

GCC

tilegx

CPP

next_suggestion

VLIW

7,075

[ "}" ]

[ "static", "void", "tilegx_conditional_register_usage", "(", "void", ")", "{", "global_regs", "[", "TILEGX_NETORDER_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TILEGX_PIC_TEXT_LABEL_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "TILEGX_PIC_TEXT_LABEL...

GCC

rs6000

CPP

program_repair

CPU

7,076

[ "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", "&&", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "<FIXE>" ]

[ "first_reg_offset", "=", "next_cum", ".", "words", ";", "save_area", "=", "crtl", "->", "args", ".", "internal_arg_pointer", ";", "<BUGS>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "<BUGE>", "first_reg_offset", "+=",...

LLVM

M680x0

CPP

code_generation

MPU

7,077

[ "bool", "M680x0InstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "isSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", ...

[ "Move", "from", "register", "and", "extend", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,078

[ "(", "Top", ")", ";" ]

[ "if", "(", "Top", "==", "CFStack", "::", "ENTRY", ")", "CurrentEntries", "--", ";", "else", "CurrentSubEntries", "-=", "getSubEntrySize" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,079

[ "SDValue", "rbit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "Bits", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "LSB", ",", "One", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "CTPOP", ",", "dl", ",", "VT", ",", "Bits", ")", ";", "}", "if"...

LLVM

Mips

CPP

next_suggestion

CPU

7,080

[ "}" ]

[ "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

7,081

[ "AMD GPUs HD2XXX-HD6XXX", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "r600", ",", "false", ">", "R600", "(", "TheAMDGPUTarget", ",", "<STR_LIT>", "r600", "<STR_LIT>", ",", "<STR_LIT>" ]

GCC

s390

MD

next_suggestion

MPU

7,082

[ "s390_load_address", "(", "addr", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")" ]

[ "{", "rtx", "addr", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "addr", "=", "gen_lowpart", "(", "Pmode", ",", "addr", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

7,083

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

PowerPC

TD

program_repair

CPU

7,084

[ "<FIXS>", "BCDCFN_rec", ",", "BCDCFZ_rec", ",", "BCDCPSGN_rec", ",", "BCDCTN_rec", ",", "BCDCTZ_rec", ",", "BCDSETSGN_rec", ",", "BCDS_rec", ",", "BCDTRUNC_rec", ",", "BCDUS_rec", ",", "BCDUTRUNC_rec", "<FIXE>" ]

[ "XSCMPUQP", ",", "XSTSTDCQP", ",", "XSXSIGQP", ",", "<BUGS>", "BCDCFNo", ",", "BCDCFZo", ",", "BCDCPSGNo", ",", "BCDCTNo", ",", "BCDCTZo", ",", "BCDSETSGNo", ",", "BCDSo", ",", "BCDTRUNCo", ",", "BCDUSo", ",", "BCDUTRUNCo", "<BUGE>", ")", ">", ";" ]

GCC

xtensa

CPP

code_generation

MPU

7,085

[ "bool", "xtensa_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "targetm", ".", "have_tls", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ...

[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]

LLVM

CSKY

CPP

stmt_completion

CPU

7,086

[ ">", "(", ")", ";" ]

[ "bool", "isUImm3", "(", ")", "const", "{", "return", "isUImm", "<", "<NUM_LIT>" ]

LLVM

AVR

CPP

stmt_completion

MPU

7,087

[ "return", "true", ";" ]

[ "if", "(", "Op", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "ImmVal", "==", "<NUM_LIT>", ")" ]

GCC

alpha

CPP

stmt_completion

MPU

7,088

[ ")", "goto", "escapes", ";" ]

[ "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_stmt", ")", "&&", "gimple_assign_rhs_code", "(", "base_stmt", ")", "==", "COMPONENT_REF", ")", "base", "=", "gimple_assign_rhs1", "(", "base_stmt", ")", ";", "}", "if", "(", "TREE_CODE", "(", "base",...

LLVM

ARM

CPP

next_suggestion

CPU

7,089

[ "}" ]

[ "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "Binary", "|=", "(", "(", "RegD", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "Binary", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,090

[ ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";" ]

[ "const", "auto", "&", "STI", "=", "DAG", ".", "getMachineFunction", "(", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

7,091

[ "}" ]

[ "if", "(", "(", "(", "!", "Src", "->", "isVectorTy", "(", ")", "&&", "NumOps", "==", "<NUM_LIT>", ")", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "&&", "I", "!=", "nullptr", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", ...

GCC

nds32

CPP

next_suggestion

CPU

7,092

[ "XVECEXP", "(", "unspec_relax_group", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "group_id", ")", ";" ]

[ "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "unspec_relax_group", ")", "==", "UNSPEC", "&&", "XINT", "(", "unspec_relax_group", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VOLATILE_RELAX_GROUP", ...

LLVM

Hexagon

TD

stmt_completion

DSP

7,093

[ "n1", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

GCC

arm

CPP

stmt_completion

CPU

7,094

[ ")", "_", "_", "base", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vldrbq_sv8hi", "(", "(", "_", "_", "builtin_neon_qi", "*" ]

GCC

i386

MD

program_repair

CPU

7,095

[ "<FIXS>", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "(", "vec_concat", ":", "V8HI", "(", "vec_concat", ":", "V4HI", "(", "vec_concat", ...

[ "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "ssse3_plusminus", ":", "HI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "p...

LLVM

Lanai

CPP

stmt_completion

CPU

7,096

[ "Function", "&", "F", ")", "const", "{" ]

[ "TargetTransformInfo", "LanaiTargetMachine", "::", "getTargetTransformInfo", "(", "const" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,097

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

7,098

[ ")", "{" ]

[ "_", "_", "arm_vcvtpq_s32_f32", "(", "float32x4_t", "_", "_", "a" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

7,099

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "DecodeStatus", "Status", "=", "DecodeVRFRegisterClass", "(", "Inst", ",", "Addr1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "Status", "!=", "MCDisassembler", "::", "Success", ")", "return", "Status", ";", "return", "DecodeVRFRegisterClass", "(", "...