docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	MOS	CPP	stmt_completion	MPU	7,200	[ "&&", "isImm24", "(", ")", ")", ";" ]	[ "bool", "isImm16To24", "(", ")", "const", "{", "return", "(", "!", "isImm16", "(", ")" ]
GCC	sh	MD	program_repair	CPU	7,201	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,202	[ "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";" ]	[ "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "IsFunc", ")", "report_fatal_error", "(", "<STR_LIT>", "Function addresses with offsets not supported", "<STR_LIT>", ")", ";", "if", "(", "IsGlob", ")", "report_fatal_error", "(", "<STR_LIT>", "Global inde...
LLVM	Hexagon	TD	next_suggestion	DSP	7,203	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,204	[ "UnusedCarry", ",", "RegState", "::", "Define", "\|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ...
LLVM	ARM	CPP	stmt_completion	CPU	7,205	[ "MVT", "::", "i32", ")", ")", ";" ]	[ "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT_i1 called without MVE!", "<STR_LIT>", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", ...
LLVM	R600	CPP	code_generation	GPU	7,206	[ "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	7,207	[ "if", "(", "TT", ".", "isMIPS64", "(", ")", ")", "return", "MipsABIInfo", "::", "N64", "(", ")", ";" ]	[ "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", "n32", "<STR_LIT>", ")", ")", "return", "MipsABIInfo", "::", "N32", "(", ")", ";", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_...
LLVM	PowerPC	CPP	stmt_completion	CPU	7,208	[ ")", ",", "AddressSpace", ",", "CostKind", ")", ";" ]	[ "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type for interleaved memory op", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(...
LLVM	AArch64	CPP	stmt_completion	CPU	7,209	[ ";" ]	[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "static", "const", "LoadStoreMethod", "PossibleClasses", "[", "]", "=", "{", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<S...
GCC	pdp11	CPP	stmt_completion	MPU	7,210	[ "const", "char", "*", "name", ")", "{" ]	[ "void", "pdp11_output_labelref", "(", "FILE", "*", "file", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	7,211	[ "}", "=", "BD2", ";" ]	[ "class", "InstVRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM	Mips	CPP	program_repair	CPU	7,212	[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "HasMips64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ","...	[ "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "return", "getAddrGlobal", "(", "N", ",", "Ty", ",", "...
LLVM	AArch64	TD	stmt_completion	CPU	7,213	[ "extend", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
LLVM	AArch64	TD	next_suggestion	CPU	7,214	[ "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]	[ "def", "tvecshiftL8", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", ...
LLVM	SNES	TD	stmt_completion	DSP	7,215	[ "atomic_load_or_8", ",", "MainRegs", ">", ";" ]	[ "def", "AtomicLoadOr8", ":", "AtomicLoadOp", "<" ]
GCC	arm	CPP	stmt_completion	CPU	7,216	[ "b", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vsliq_m_n_uv4si", "(", "_", "_", "a", ",", "_", "_" ]
LLVM	AMDGPU	CPP	program_repair	GPU	7,217	[ "<FIXS>", "Register", "TrueBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "FalseBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "<FIXE>" ]	[ "BBSelectReg", ",", "TrueBB", "->", "getNumber", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "BBSelectReg", ")", ";", "<BUGS>", "unsigned", "TrueBBReg", "=", "MRI", "->", "cre...
LLVM	R600	TD	stmt_completion	GPU	7,218	[ ",", "<STR_LIT>", ",", "VReg_32", ">", ";" ]	[ "def", "DS_MAX_RTN_F32", ":", "DS_1A1D_RET", "<", "<NUM_LIT>" ]
GCC	aarch64	CPP	code_generation	CPU	7,219	[ "static", "bool", "is_fmul_fmac_insn", "(", "rtx_insn", "*", "insn", ",", "bool", "fmul_ok", ")", "{", "enum", "attr_type", "t", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "recog_memoized", "(", "ins...	[ "Return", "whether", "INSN", "is", "an", "FMUL", "(", "if", "FMUL_OK", "is", "true", ")", "or", "FMADD/FMSUB", "instruction", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	7,220	[ ";" ]	[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVTi16", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", ...
LLVM	ARM	CPP	code_generation	CPU	7,221	[ "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "i...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
GCC	ia64	CPP	program_repair	CPU	7,222	[ "<FIXS>", "int", "*", "pn_ready", ",", "int", "clock_var", ",", "<FIXE>" ]	[ "static", "intia64_dfa_sched_reorder", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx", "", "ready", ",", "<BUGS>", "int", "*", "pn_ready", ",", "int", "clock_var", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "int", "reorder_type", ")", "{", "int", ...
GCC	i386	MD	stmt_completion	CPU	7,223	[ ")" ]	[ "(", "vec_select", ":", "V2DI", "(", "vec_concat", ":", "V4DI", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "con...
LLVM	R600	CPP	next_suggestion	GPU	7,224	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "Lo", ",", "Hi", ")", ";" ]	[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADDC", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "PtrLo", ",", "GA", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNod...
LLVM	X86	CPP	stmt_completion	CPU	7,225	[ ",", "EltVT", ")", ")", ";" ]	[ "Ops", ".", "append", "(", "Split", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "const", "APInt", "&", "V", "=", "Bits", "[", "i", "]", ";", "assert", "(", "V", ".", "getBitW...
LLVM	M680x0	CPP	stmt_completion	MPU	7,226	[ ")", "{" ]	[ "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes" ]
LLVM	Mips	CPP	next_suggestion	CPU	7,227	[ "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";" ]	[ "if", "(", "!", "EraseGPOpnd", ")", "return", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MVT", "::", "SimpleValueType", "Ty", "=", "getRegTy", "(", "MI", ".", "getOperand", "(", "...
GCC	ia64	MD	next_suggestion	CPU	7,228	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "["...
LLVM	PowerPC	TD	stmt_completion	CPU	7,229	[ ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCDirectBrAsmOperand" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,230	[ "return", "<NUM_LIT>", "-", "DefaultSafety", ";" ]	[ "case", "PPC", "::", "GPRC_NOR0RegClassID", ":", "case", "PPC", "::", "SPERCRegClassID", ":", "case", "PPC", "::", "G8RCRegClassID", ":", "case", "PPC", "::", "GPRCRegClassID", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "...
LLVM	X86	TD	program_repair	CPU	7,231	[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ",", "LOOPNE", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ")", ">", ";", "def", ":", "InstRW"...
LLVM	PowerPC	CPP	next_suggestion	CPU	7,232	[ "break", ";" ]	[ "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", ...
GCC	sh	MD	program_repair	CPU	7,233	[ "<FIXS>", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "use", "(", "...	[ "(", "define_insn", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "mem", ":", "BLK", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "mem", ":", "BLK", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "<BUGS>", "(", "use", "(", "match...
LLVM	R600	CPP	stmt_completion	GPU	7,234	[ "AMDGPU", "::", "V_LSHL_B32_e32", ";" ]	[ "unsigned", "SIInstrInfo", "::", "getVALUOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPU", "::", "INSTRUCTION_LIST_END", ";", "case", "AMDGPU", "::", "REG_...
LLVM	Hexagon	TD	stmt_completion	DSP	7,235	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,236	[ "return", "(", "Code", "&", "~", "UsedOprMask", ")", "==", "<NUM_LIT>", ";" ]	[ "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "Size", ";", "++", "Idx", ")", "{", "const", "auto", "&", "Op", "=", "Opr", "[", "Idx", "]", ";", "if", "(", "!", "Op", ".", "isSupported", "(", "STI", ")", ")", "continue", ";", "U...
GCC	rs6000	CPP	next_suggestion	CPU	7,237	[ "if", "(", "dot", ")", "return", "<STR_LIT>", "rlwinm. %0,%1,0,%3,%4", "<STR_LIT>", ";" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", "rldicl. %0,%1,0,%3", "<STR_LIT>", ";", "return", "<STR_LIT>", "rldicl %0,%1,0,%3", "<STR_LIT>", ";", "}", "if", "(", "mod...
LLVM	PowerPC	CPP	program_repair	CPU	7,238	[ "<FIXS>", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "<FIXE>" ]	[ "bool", "DarwinAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "<BUGS>", "static", "const", "char", "*", "CPUDirectives", "[", "]", "=", "{", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "ppc", "<STR_LIT>", ",", "<STR_LIT>", ...
LLVM	PowerPC	CPP	stmt_completion	CPU	7,239	[ ")", "{" ]	[ "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}...
LLVM	ARM	CPP	stmt_completion	CPU	7,240	[ "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ",", "Legal", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expa...
LLVM	ARM	CPP	next_suggestion	CPU	7,241	[ "return", "ARM", "::", "STRB", ";" ]	[ "return", "ARM", "::", "LDRH", ";", "case", "ARM", "::", "LDRB_PRE", ":", "case", "ARM", "::", "LDRB_POST", ":", "return", "ARM", "::", "LDRB", ";", "case", "ARM", "::", "LDRSH_PRE", ":", "case", "ARM", "::", "LDRSH_POST", ":", "return", "ARM", "::", ...
LLVM	Hexagon	TD	stmt_completion	DSP	7,242	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_df2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", ...
LLVM	TL45	CPP	stmt_completion	MPU	7,243	[ "DL", ",", "VT", ",", "Value", ",", "Value", ")", ";" ]	[ "static", "SDValue", "not", "Value", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ",", "SDValue", "Value", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,244	[ "}" ]	[ "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "VectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Ali...
LLVM	Mips	TD	program_repair	CPU	7,245	[ "<FIXS>", "PseudoSE", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "T", ",", "GPR32Opnd", ":", "$", "cond", ",", "RC", ":", "$", "F", ")", ",", "<FIXE>", "<FIXS>", "PseudoSE", "(", "outs", "RC", ":", "$", "dst", "...	[ "defm", ":", "MovnPats", "GPR64", ",", "FGR64", ",", "MOVN_I64_D64", ",", "XOR64", ">", ",", "INSN_MIPS4_32_NOT_32R6_64R6", ",", "FGR_64", ";", "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "class", "Select_Pseudo", "RegisterOperand", "RC", ">", ":",...
GCC	pa	MD	stmt_completion	CPU	7,246	[ ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,247	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "boundary", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	7,248	[ "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";" ]	[ "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", "," ]
GCC	i386	CPP	stmt_completion	CPU	7,249	[ "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_rolv_epi64", "(", "_", "_", "m128i", "_", "_", "W",...
LLVM	AArch64	CPP	program_repair	CPU	7,250	[ "<FIXS>", "bool", "AArch64FastISel", "::", "ProcessCallArgs", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "MVT", ">", "&", "OutVTs", ",", "unsigned", "&", "NumBytes", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";...	[ "return", "true", ";", "}", "<BUGS>", "bool", "AArch64FastISel", "::", "ProcessCallArgs", "(", "SmallVectorImpl", "Value", "*", ">", "&", "Args", ",", "SmallVectorImpl", "unsigned", ">", "&", "ArgRegs", ",", "SmallVectorImpl", "MVT", ">", "&", "ArgVTs", ",", ...
LLVM	ARM	CPP	stmt_completion	CPU	7,251	[ "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";" ]	[ "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD"...
LLVM	X86	TD	stmt_completion	CPU	7,252	[ "Requires", "<", "[", "In64BitMode", "]", ">", ";" ]	[ "def", "ADJCALLSTACKUP64", ":", "I", "<", "<NUM_LIT>", ",", "Pseudo", ",", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "amt1", ",", "i32imm", ":", "$", "amt2", ")", ",", "<STR_LIT>", ",", "[", "(", "X86callseq_end", "timm", ":", "$", "am...
LLVM	ARM	CPP	next_suggestion	CPU	7,253	[ "}" ]	[ "if", "(", "Copies", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "...
LLVM	X86	CPP	stmt_completion	CPU	7,254	[ ")", "return", "new", "ELFX86_X32AsmBackend", "(", "T", ",", "OSABI", ",", "STI", ")", ";" ]	[ "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubTypeX86", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubTypeX86", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ...
GCC	loongarch	CPP	stmt_completion	CPU	7,255	[ "src", ")", ")", ";" ]	[ "rtx", "loongarch_emit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "(", "can_create_pseudo_p", "(", ")", "?", "emit_move_insn", "(", "dest", ",", "src", ")", ":", "emit_move_insn_1", "(", "dest", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,256	[ ";" ]	[ "case", "Intrinsic", "::", "aarch64_neon_ld4r", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ...
LLVM	SystemZ	CPP	next_suggestion	CPU	7,257	[ "switch", "(", "Opcode", ")", "{" ]	[ "unsigned", "MaskBit", "=", "(", "(", "OpNo", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SrcDemE", ".", "setBit", "(", "(", "Mask", "&", "MaskBit", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "}", "case...
GCC	csky	CPP	code_generation	CPU	7,258	[ "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";"...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...
LLVM	CAHP	CPP	stmt_completion	CPU	7,259	[ "i16", ",", "Expand", ")", ";" ]	[ "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "auto", "N", ":", "{", "ISD", "::", "EXTLOAD", ",", "ISD", "::", "SEXTLOAD",...
GCC	i386	CPP	next_suggestion	CPU	7,260	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_epu32", "(", "_", "_", "mmask16", "_", "_", ...
LLVM	AArch64	TD	stmt_completion	CPU	7,261	[ "<STR_LIT>", ",", "SDT_AArch64UnaryVec", ">", ";" ]	[ "def", "AArch64rev64", ":", "SDNode", "<" ]
GCC	arm	CPP	program_repair	CPU	7,262	[ "<FIXS>", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vtrnv8hi_internal", ";", "b...	[ "switch", "(", "d", "->", "vmode", ")", "{", "<BUGS>", "case", "V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "V8HImode", ":", "gen...
LLVM	X86	CPP	stmt_completion	CPU	7,263	[ "Reg", ";" ]	[ "BaseType", "=", "RegBase", ";", "Base", ".", "Reg", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,264	[ "}" ]	[ "def", "F2_conv_d2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{",...
LLVM	Hexagon	TD	stmt_completion	DSP	7,265	[ "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pu", ";", "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
LLVM	AArch64	TD	stmt_completion	CPU	7,266	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "simm9s16", ":", "Operand", "<", "i64", ">", "{", "let", "ParserMatchClass", "=", "SImmScaledMemoryIndexed", "<" ]
GCC	mips	MD	next_suggestion	CPU	7,267	[ "mips_split_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "curr_insn", ")" ]	[ "(", "match_operand", ":", "MSA", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{" ]
GCC	m32r	CPP	next_suggestion	MPU	7,268	[ "return", "call_address_operand", "(", "op", ",", "mode", ")", ";" ]	[ "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,269	[ "::", "V4_SS2_storebi0", ":" ]	[ "operand", "=", "getRegFromSubinstEncoding", "(", "inst", "&", "<NUM_LIT>", ")", ";", "Op", "=", "MCOperand", "::", "createReg", "(", "operand", ")", ";", "MI", "->", "addOperand", "(", "Op", ")", ";", "operand", "=", "(", "(", "inst", "&", "<NUM_LIT>", ...
LLVM	Mips	TD	next_suggestion	CPU	7,270	[ "def", "PowerOf2LO", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]	[ "}", "]", ">", ";", "def", "Log2HI", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "Log2_64", "(", "(", "unsigned", ")", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", ")", ")", ";"...
GCC	aarch64	CPP	stmt_completion	CPU	7,271	[ "(", ")", ";" ]	[ "this", "->", "m_insn_fma_head_map", "=", "new", "hash_map", "<", "rtx_insn", "", ",", "fma_node", "", ">", ";", "this", "->", "m_fma_forests", ".", "clear" ]
LLVM	X86	CPP	next_suggestion	CPU	7,272	[ "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";" ]	[ "SDValue", "DataToStore", "=", "N", "->", "getValue", "(", ")", ";", "MVT", "VT", "=", "DataToStore", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "...
LLVM	Hexagon	TD	next_suggestion	DSP	7,273	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM	Hexagon	CPP	stmt_completion	DSP	7,274	[ "Ty", ")", "const", "{" ]	[ "bool", "HexagonTargetLowering", "::", "isHvxSingleTy", "(", "MVT" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,275	[ "FPR16", ":", "$", "src", ",", "hsub", ")", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv4f16", "(", "AArch64dup", "(", "f16", "FPR16", ":", "$", "src", ")", ")", ")", ",", "(", "DUP_ZZI_H", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,276	[ "<NUM_LIT>", ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...
LLVM	Hexagon	TD	next_suggestion	DSP	7,277	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_and_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",",...
GCC	i386	MD	next_suggestion	CPU	7,278	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LI...
LLVM	Mips	CPP	next_suggestion	CPU	7,279	[ "O", "<<", "<STR_LIT>", "\\n\\t.set\\tpop", "<STR_LIT>", ";" ]	[ "O", "<<", "<STR_LIT>", "\\t.set\\tpush\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.set\\tmips32r2\\n", "<STR_LIT>", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...
LLVM	Hexagon	TD	next_suggestion	DSP	7,280	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_svsubh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd60...
GCC	rs6000	CPP	program_repair	CPU	7,281	[ "<FIXS>", "if", "(", "target", "==", "<NUM_LIT>", "<FIXE>" ]	[ "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "<BUGS>", "if", "(", "target", "!=", "<NUM_L...
LLVM	AArch64	CPP	program_repair	CPU	7,282	[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nSaved CSRs:", "<STR_LIT>", ";", "<FIXE>" ]	[ "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nUsed CSRs:", "<STR_LIT>", ";", "<BUGE>", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ...
LLVM	X86	CPP	next_suggestion	CPU	7,283	[ "fixShadowLoopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]	[ "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "X86", "::", "COND_E", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "sinkMBB", ")",...
LLVM	Mips	CPP	stmt_completion	CPU	7,284	[ "Success", ";" ]	[ "Value", "*=", "Scale", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "+", "Offset", ")", ")", ";", "return", "MCDisassembler", "::" ]
LLVM	ARM	TD	stmt_completion	CPU	7,285	[ "pred", ")", ",", "(", "v16i8", "MQPR", ":", "$", "inactive", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v16i8", "(", "vselect", "(", "v16i1", "VCCR", ":", "$", "pred", ")", ",", "(", "v16i8", "(", "ARMvdup", "(", "i32", "rGPR", ":", "$", "elem", ")", ")", ")", ",", "(", "v16i8", "MQPR", ":", "$", "inactive", ")", "...
GCC	arm	CPP	stmt_completion	CPU	7,286	[ "_", "_", "value", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vstrhq_scatter_offset_p_s16", "(", "int16_t", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "int16x8_t", "_", "_", "value", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "_", "_", "builtin_mve_vstrhq_scatter_offset_p_sv8hi",...
LLVM	Hexagon	CPP	next_suggestion	DSP	7,287	[ "}" ]	[ "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "return", "true", ";", "case", "ISD", "::", "SHL", ":", "return", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")...
LLVM	Hexagon	CPP	program_repair	DSP	7,288	[ "<FIXS>", "}", "else", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==",...	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[Changing]: ", "<STR_LIT>", "<<", "", "OldMI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[TO]: ", "<STR_LIT>", "<<", "", "MIB", "<<",...
LLVM	Hexagon	TD	stmt_completion	DSP	7,289	[ "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC	rx	MD	stmt_completion	CPU	7,290	[ "current_function_decl", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "not", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ...
GCC	alpha	CPP	next_suggestion	MPU	7,291	[ "return", "false", ";" ]	[ "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "\|\|", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "{", "base", "=", "gimple_assign_rhs2", "(", "stmt", ")", ";", "if", "(", ...
GCC	i386	CPP	next_suggestion	CPU	7,292	[ "if", "(", "ix86_select_alt_pic_regnum", "(", ")", "!=", "INVALID_REGNUM", ")", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "int", "maybe_eh_return", ")", "{", "if", "(", "pic_offset_table_rtx", "&&", "regno", "==", "REAL_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "regs_ever_live", "[", "REAL_PIC_OFFSET_TABLE_REGNUM", "]", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,293	[ "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";" ]	[ "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "s...
GCC	spu	MD	stmt_completion	MPU	7,294	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
GCC	i386	MD	program_repair	CPU	7,295	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>",...	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "minus", ":", "SWI", "<BUGS>", "(", "mat...
LLVM	AMDGPU	CPP	program_repair	GPU	7,296	[ "<FIXS>", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_MAD_F16_e64", ")", "!=", "-", "<NUM_LIT>", ";", "<FIXE>" ]	[ "}", "bool", "GCNSubtarget", "::", "hasMadF16", "(", ")", "const", "{", "<BUGS>", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_MAD_F16", ")", "!=", "-", "<NUM_LIT>", ";", "<BUGE>", "}", "bool", "GCNSubtarget", "::", "useVGPRIndexMode...
LLVM	ARM	CPP	stmt_completion	CPU	7,297	[ "i8", ";" ]	[ "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", ...
LLVM	ARM	CPP	stmt_completion	CPU	7,298	[ "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "R...
LLVM	PowerPC	TD	stmt_completion	CPU	7,299	[ "f32", "(", "XSCVSXDSP", "(", "COPY_TO_REGCLASS", "(", "f64", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VSRC", ")", ")", ",", "VSFRC", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f32", "(", "PPCfcfids", "(", "f64", "(", "PPCmtvsra", "(", "i64", "(", "vector_extract", "v2i64", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ",", "(" ]

LLVM

MOS

CPP

stmt_completion

MPU

7,200

[ "&&", "isImm24", "(", ")", ")", ";" ]

[ "bool", "isImm16To24", "(", ")", "const", "{", "return", "(", "!", "isImm16", "(", ")" ]

GCC

sh

MD

program_repair

CPU

7,201

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "SF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,202

[ "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";" ]

[ "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "IsFunc", ")", "report_fatal_error", "(", "<STR_LIT>", "Function addresses with offsets not supported", "<STR_LIT>", ")", ";", "if", "(", "IsGlob", ")", "report_fatal_error", "(", "<STR_LIT>", "Global inde...

LLVM

Hexagon

TD

next_suggestion

DSP

7,203

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,204

[ "UnusedCarry", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "UnusedCarry", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ...

LLVM

ARM

CPP

stmt_completion

CPU

7,205

[ "MVT", "::", "i32", ")", ")", ";" ]

[ "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT_i1 called without MVE!", "<STR_LIT>", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", ...

LLVM

R600

CPP

code_generation

GPU

7,206

[ "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

7,207

[ "if", "(", "TT", ".", "isMIPS64", "(", ")", ")", "return", "MipsABIInfo", "::", "N64", "(", ")", ";" ]

[ "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", "n32", "<STR_LIT>", ")", ")", "return", "MipsABIInfo", "::", "N32", "(", ")", ";", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_...

LLVM

PowerPC

CPP

stmt_completion

CPU

7,208

[ ")", ",", "AddressSpace", ",", "CostKind", ")", ";" ]

[ "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type for interleaved memory op", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(...

LLVM

AArch64

CPP

stmt_completion

CPU

7,209

[ ";" ]

[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "static", "const", "LoadStoreMethod", "PossibleClasses", "[", "]", "=", "{", "{", "&", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<S...

GCC

pdp11

CPP

stmt_completion

MPU

7,210

[ "const", "char", "*", "name", ")", "{" ]

[ "void", "pdp11_output_labelref", "(", "FILE", "*", "file", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

7,211

[ "}", "=", "BD2", ";" ]

[ "class", "InstVRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...

LLVM

Mips

CPP

program_repair

CPU

7,212

[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ")", ";", "<FIXE>", "<FIXS>", "HasMips64", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ","...

[ "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "return", "getAddrGlobal", "(", "N", ",", "Ty", ",", "...

LLVM

AArch64

TD

stmt_completion

CPU

7,213

[ "extend", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...

LLVM

AArch64

TD

next_suggestion

CPU

7,214

[ "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]

[ "def", "tvecshiftL8", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", ...

LLVM

SNES

TD

stmt_completion

DSP

7,215

[ "atomic_load_or_8", ",", "MainRegs", ">", ";" ]

[ "def", "AtomicLoadOr8", ":", "AtomicLoadOp", "<" ]

GCC

arm

CPP

stmt_completion

CPU

7,216

[ "b", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vsliq_m_n_uv4si", "(", "_", "_", "a", ",", "_", "_" ]

LLVM

AMDGPU

CPP

program_repair

GPU

7,217

[ "<FIXS>", "Register", "TrueBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "Register", "FalseBBReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "<FIXE>" ]

[ "BBSelectReg", ",", "TrueBB", "->", "getNumber", "(", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "BBSelectReg", ")", ";", "<BUGS>", "unsigned", "TrueBBReg", "=", "MRI", "->", "cre...

LLVM

R600

TD

stmt_completion

GPU

7,218

[ ",", "<STR_LIT>", ",", "VReg_32", ">", ";" ]

[ "def", "DS_MAX_RTN_F32", ":", "DS_1A1D_RET", "<", "<NUM_LIT>" ]

GCC

aarch64

CPP

code_generation

CPU

7,219

[ "static", "bool", "is_fmul_fmac_insn", "(", "rtx_insn", "*", "insn", ",", "bool", "fmul_ok", ")", "{", "enum", "attr_type", "t", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "recog_memoized", "(", "ins...

[ "Return", "whether", "INSN", "is", "an", "FMUL", "(", "if", "FMUL_OK", "is", "true", ")", "or", "FMADD/FMSUB", "instruction", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

7,220

[ ";" ]

[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVTi16", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", ...

LLVM

ARM

CPP

code_generation

CPU

7,221

[ "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "i...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

GCC

ia64

CPP

program_repair

CPU

7,222

[ "<FIXS>", "int", "*", "pn_ready", ",", "int", "clock_var", ",", "<FIXE>" ]

[ "static", "intia64_dfa_sched_reorder", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "*", "ready", ",", "<BUGS>", "int", "*", "pn_ready", ",", "int", "clock_var", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "int", "reorder_type", ")", "{", "int", ...

GCC

i386

MD

stmt_completion

CPU

7,223

[ ")" ]

[ "(", "vec_select", ":", "V2DI", "(", "vec_concat", ":", "V4DI", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "con...

LLVM

R600

CPP

next_suggestion

GPU

7,224

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "Lo", ",", "Hi", ")", ";" ]

[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADDC", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "PtrLo", ",", "GA", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNod...

LLVM

X86

CPP

stmt_completion

CPU

7,225

[ ",", "EltVT", ")", ")", ";" ]

[ "Ops", ".", "append", "(", "Split", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "const", "APInt", "&", "V", "=", "Bits", "[", "i", "]", ";", "assert", "(", "V", ".", "getBitW...

LLVM

M680x0

CPP

stmt_completion

MPU

7,226

[ ")", "{" ]

[ "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes" ]

LLVM

Mips

CPP

next_suggestion

CPU

7,227

[ "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";" ]

[ "if", "(", "!", "EraseGPOpnd", ")", "return", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MVT", "::", "SimpleValueType", "Ty", "=", "getRegTy", "(", "MI", ".", "getOperand", "(", "...

GCC

ia64

MD

next_suggestion

CPU

7,228

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "["...

LLVM

PowerPC

TD

stmt_completion

CPU

7,229

[ ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCDirectBrAsmOperand" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,230

[ "return", "<NUM_LIT>", "-", "DefaultSafety", ";" ]

[ "case", "PPC", "::", "GPRC_NOR0RegClassID", ":", "case", "PPC", "::", "SPERCRegClassID", ":", "case", "PPC", "::", "G8RCRegClassID", ":", "case", "PPC", "::", "GPRCRegClassID", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "...

LLVM

X86

TD

program_repair

CPU

7,231

[ "<FIXS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ",", "LOOPNE", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "HWWriteResGroup131", "]", ",", "(", "instrs", "LOOPE", ")", ">", ";", "def", ":", "InstRW"...

LLVM

PowerPC

CPP

next_suggestion

CPU

7,232

[ "break", ";" ]

[ "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", ...

GCC

sh

MD

program_repair

CPU

7,233

[ "<FIXS>", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "use", "(", "...

[ "(", "define_insn", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "mem", ":", "BLK", "(", "reg", ":", "SI", "R4_REG", ")", ")", "(", "mem", ":", "BLK", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "<BUGS>", "(", "use", "(", "match...

LLVM

R600

CPP

stmt_completion

GPU

7,234

[ "AMDGPU", "::", "V_LSHL_B32_e32", ";" ]

[ "unsigned", "SIInstrInfo", "::", "getVALUOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPU", "::", "INSTRUCTION_LIST_END", ";", "case", "AMDGPU", "::", "REG_...

LLVM

Hexagon

TD

stmt_completion

DSP

7,235

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,236

[ "return", "(", "Code", "&", "~", "UsedOprMask", ")", "==", "<NUM_LIT>", ";" ]

[ "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "Size", ";", "++", "Idx", ")", "{", "const", "auto", "&", "Op", "=", "Opr", "[", "Idx", "]", ";", "if", "(", "!", "Op", ".", "isSupported", "(", "STI", ")", ")", "continue", ";", "U...

GCC

rs6000

CPP

next_suggestion

CPU

7,237

[ "if", "(", "dot", ")", "return", "<STR_LIT>", "rlwinm. %0,%1,0,%3,%4", "<STR_LIT>", ";" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", "rldicl. %0,%1,0,%3", "<STR_LIT>", ";", "return", "<STR_LIT>", "rldicl %0,%1,0,%3", "<STR_LIT>", ";", "}", "if", "(", "mod...

LLVM

PowerPC

CPP

program_repair

CPU

7,238

[ "<FIXS>", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "<FIXE>" ]

[ "bool", "DarwinAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "<BUGS>", "static", "const", "char", "*", "CPUDirectives", "[", "]", "=", "{", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "ppc", "<STR_LIT>", ",", "<STR_LIT>", ...

LLVM

PowerPC

CPP

stmt_completion

CPU

7,239

[ ")", "{" ]

[ "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}...

LLVM

ARM

CPP

stmt_completion

CPU

7,240

[ "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ",", "Legal", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "VT", ",", "Expa...

LLVM

ARM

CPP

next_suggestion

CPU

7,241

[ "return", "ARM", "::", "STRB", ";" ]

[ "return", "ARM", "::", "LDRH", ";", "case", "ARM", "::", "LDRB_PRE", ":", "case", "ARM", "::", "LDRB_POST", ":", "return", "ARM", "::", "LDRB", ";", "case", "ARM", "::", "LDRSH_PRE", ":", "case", "ARM", "::", "LDRSH_POST", ":", "return", "ARM", "::", ...

LLVM

Hexagon

TD

stmt_completion

DSP

7,242

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_df2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", ...

LLVM

TL45

CPP

stmt_completion

MPU

7,243

[ "DL", ",", "VT", ",", "Value", ",", "Value", ")", ";" ]

[ "static", "SDValue", "not", "Value", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ",", "SDValue", "Value", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,244

[ "}" ]

[ "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "VectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Ali...

LLVM

Mips

TD

program_repair

CPU

7,245

[ "<FIXS>", "PseudoSE", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "T", ",", "GPR32Opnd", ":", "$", "cond", ",", "RC", ":", "$", "F", ")", ",", "<FIXE>", "<FIXS>", "PseudoSE", "(", "outs", "RC", ":", "$", "dst", "...

[ "defm", ":", "MovnPats", "GPR64", ",", "FGR64", ",", "MOVN_I64_D64", ",", "XOR64", ">", ",", "INSN_MIPS4_32_NOT_32R6_64R6", ",", "FGR_64", ";", "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "class", "Select_Pseudo", "RegisterOperand", "RC", ">", ":",...

GCC

pa

MD

stmt_completion

CPU

7,246

[ ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,247

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "boundary", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

7,248

[ "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";" ]

[ "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", "," ]

GCC

i386

CPP

stmt_completion

CPU

7,249

[ "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_rolv_epi64", "(", "_", "_", "m128i", "_", "_", "W",...

LLVM

AArch64

CPP

program_repair

CPU

7,250

[ "<FIXS>", "bool", "AArch64FastISel", "::", "ProcessCallArgs", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "MVT", ">", "&", "OutVTs", ",", "unsigned", "&", "NumBytes", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";...

[ "return", "true", ";", "}", "<BUGS>", "bool", "AArch64FastISel", "::", "ProcessCallArgs", "(", "SmallVectorImpl", "Value", "*", ">", "&", "Args", ",", "SmallVectorImpl", "unsigned", ">", "&", "ArgRegs", ",", "SmallVectorImpl", "MVT", ">", "&", "ArgVTs", ",", ...

LLVM

ARM

CPP

stmt_completion

CPU

7,251

[ "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";" ]

[ "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD"...

LLVM

X86

TD

stmt_completion

CPU

7,252

[ "Requires", "<", "[", "In64BitMode", "]", ">", ";" ]

[ "def", "ADJCALLSTACKUP64", ":", "I", "<", "<NUM_LIT>", ",", "Pseudo", ",", "(", "outs", ")", ",", "(", "ins", "i32imm", ":", "$", "amt1", ",", "i32imm", ":", "$", "amt2", ")", ",", "<STR_LIT>", ",", "[", "(", "X86callseq_end", "timm", ":", "$", "am...

LLVM

ARM

CPP

next_suggestion

CPU

7,253

[ "}" ]

[ "if", "(", "Copies", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VMov", "->", "use_begin", "(", ")", ",", "UE", "=", "VMov", "->", "use_end", "(", ")", ";", "UI", "...

LLVM

X86

CPP

stmt_completion

CPU

7,254

[ ")", "return", "new", "ELFX86_X32AsmBackend", "(", "T", ",", "OSABI", ",", "STI", ")", ";" ]

[ "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "MachO", "::", "CPUSubTypeX86", "CS", "=", "StringSwitch", "<", "MachO", "::", "CPUSubTypeX86", ">", "(", "TheTriple", ".", "getArchName", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ...

GCC

loongarch

CPP

stmt_completion

CPU

7,255

[ "src", ")", ")", ";" ]

[ "rtx", "loongarch_emit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "(", "can_create_pseudo_p", "(", ")", "?", "emit_move_insn", "(", "dest", ",", "src", ")", ":", "emit_move_insn_1", "(", "dest", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,256

[ ";" ]

[ "case", "Intrinsic", "::", "aarch64_neon_ld4r", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ...

LLVM

SystemZ

CPP

next_suggestion

CPU

7,257

[ "switch", "(", "Opcode", ")", "{" ]

[ "unsigned", "MaskBit", "=", "(", "(", "OpNo", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SrcDemE", ".", "setBit", "(", "(", "Mask", "&", "MaskBit", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "}", "case...

GCC

csky

CPP

code_generation

CPU

7,258

[ "static", "int", "csky_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";"...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", ".", "Return", "the", "number", "of", "bytes", "at", "the", "beginning", "of", "an", "argument", "that", "must", "be", "put", "in", "registers", ".", "The", "value", "must", "be", "zero", "for", "arguments", "that", "...

LLVM

CAHP

CPP

stmt_completion

CPU

7,259

[ "i16", ",", "Expand", ")", ";" ]

[ "computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "auto", "N", ":", "{", "ISD", "::", "EXTLOAD", ",", "ISD", "::", "SEXTLOAD",...

GCC

i386

CPP

next_suggestion

CPU

7,260

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_epu32", "(", "_", "_", "mmask16", "_", "_", ...

LLVM

AArch64

TD

stmt_completion

CPU

7,261

[ "<STR_LIT>", ",", "SDT_AArch64UnaryVec", ">", ";" ]

[ "def", "AArch64rev64", ":", "SDNode", "<" ]

GCC

arm

CPP

program_repair

CPU

7,262

[ "<FIXS>", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vtrnv8hi_internal", ";", "b...

[ "switch", "(", "d", "->", "vmode", ")", "{", "<BUGS>", "case", "V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "V8HImode", ":", "gen...

LLVM

X86

CPP

stmt_completion

CPU

7,263

[ "Reg", ";" ]

[ "BaseType", "=", "RegBase", ";", "Base", ".", "Reg", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,264

[ "}" ]

[ "def", "F2_conv_d2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{",...

LLVM

Hexagon

TD

stmt_completion

DSP

7,265

[ "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pu", ";", "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...

LLVM

AArch64

TD

stmt_completion

CPU

7,266

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "simm9s16", ":", "Operand", "<", "i64", ">", "{", "let", "ParserMatchClass", "=", "SImmScaledMemoryIndexed", "<" ]

GCC

mips

MD

next_suggestion

CPU

7,267

[ "mips_split_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "curr_insn", ")" ]

[ "(", "match_operand", ":", "MSA", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{" ]

GCC

m32r

CPP

next_suggestion

MPU

7,268

[ "return", "call_address_operand", "(", "op", ",", "mode", ")", ";" ]

[ "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,269

[ "::", "V4_SS2_storebi0", ":" ]

[ "operand", "=", "getRegFromSubinstEncoding", "(", "inst", "&", "<NUM_LIT>", ")", ";", "Op", "=", "MCOperand", "::", "createReg", "(", "operand", ")", ";", "MI", "->", "addOperand", "(", "Op", ")", ";", "operand", "=", "(", "(", "inst", "&", "<NUM_LIT>", ...

LLVM

Mips

TD

next_suggestion

CPU

7,270

[ "def", "PowerOf2LO", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "Log2HI", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "Log2_64", "(", "(", "unsigned", ")", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", ")", ")", ";"...

GCC

aarch64

CPP

stmt_completion

CPU

7,271

[ "(", ")", ";" ]

[ "this", "->", "m_insn_fma_head_map", "=", "new", "hash_map", "<", "rtx_insn", "*", ",", "fma_node", "*", ">", ";", "this", "->", "m_fma_forests", ".", "clear" ]

LLVM

X86

CPP

next_suggestion

CPU

7,272

[ "Mask", "=", "ExtendToType", "(", "Mask", ",", "WideMaskVT", ",", "DAG", ",", "true", ")", ";" ]

[ "SDValue", "DataToStore", "=", "N", "->", "getValue", "(", ")", ";", "MVT", "VT", "=", "DataToStore", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "...

LLVM

Hexagon

TD

next_suggestion

DSP

7,273

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...

LLVM

Hexagon

CPP

stmt_completion

DSP

7,274

[ "Ty", ")", "const", "{" ]

[ "bool", "HexagonTargetLowering", "::", "isHvxSingleTy", "(", "MVT" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,275

[ "FPR16", ":", "$", "src", ",", "hsub", ")", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv4f16", "(", "AArch64dup", "(", "f16", "FPR16", ":", "$", "src", ")", ")", ")", ",", "(", "DUP_ZZI_H", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,276

[ "<NUM_LIT>", ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...

LLVM

Hexagon

TD

next_suggestion

DSP

7,277

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_and_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",",...

GCC

i386

MD

next_suggestion

CPU

7,278

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LI...

LLVM

Mips

CPP

next_suggestion

CPU

7,279

[ "O", "<<", "<STR_LIT>", "\\n\\t.set\\tpop", "<STR_LIT>", ";" ]

[ "O", "<<", "<STR_LIT>", "\\t.set\\tpush\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.set\\tmips32r2\\n", "<STR_LIT>", ";", "}", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", ")", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

LLVM

Hexagon

TD

next_suggestion

DSP

7,280

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_svsubh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd60...

GCC

rs6000

CPP

program_repair

CPU

7,281

[ "<FIXS>", "if", "(", "target", "==", "<NUM_LIT>", "<FIXE>" ]

[ "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "<BUGS>", "if", "(", "target", "!=", "<NUM_L...

LLVM

AArch64

CPP

program_repair

CPU

7,282

[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nSaved CSRs:", "<STR_LIT>", ";", "<FIXE>" ]

[ "SavedRegs", ".", "set", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "<BUGS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** determineCalleeSaves\\nUsed CSRs:", "<STR_LIT>", ";", "<BUGE>", "for", "(", "unsigned", "Reg", ":", "SavedRegs", ...

LLVM

X86

CPP

next_suggestion

CPU

7,283

[ "fixShadowLoopMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]

[ "BuildMI", "(", "checkSspMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "X86", "::", "COND_E", ")", ";", "checkSspMBB", "->", "addSuccessor", "(", "sinkMBB", ")",...

LLVM

Mips

CPP

stmt_completion

CPU

7,284

[ "Success", ";" ]

[ "Value", "*=", "Scale", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "+", "Offset", ")", ")", ";", "return", "MCDisassembler", "::" ]

LLVM

ARM

TD

stmt_completion

CPU

7,285

[ "pred", ")", ",", "(", "v16i8", "MQPR", ":", "$", "inactive", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v16i8", "(", "vselect", "(", "v16i1", "VCCR", ":", "$", "pred", ")", ",", "(", "v16i8", "(", "ARMvdup", "(", "i32", "rGPR", ":", "$", "elem", ")", ")", ")", ",", "(", "v16i8", "MQPR", ":", "$", "inactive", ")", "...

GCC

arm

CPP

stmt_completion

CPU

7,286

[ "_", "_", "value", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vstrhq_scatter_offset_p_s16", "(", "int16_t", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "int16x8_t", "_", "_", "value", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "_", "_", "builtin_mve_vstrhq_scatter_offset_p_sv8hi",...

LLVM

Hexagon

CPP

next_suggestion

DSP

7,287

[ "}" ]

[ "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "return", "true", ";", "case", "ISD", "::", "SHL", ":", "return", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")...

LLVM

Hexagon

CPP

program_repair

DSP

7,288

[ "<FIXS>", "}", "else", "if", "(", "ImmOpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "OldMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==",...

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[Changing]: ", "<STR_LIT>", "<<", "*", "OldMI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[TO]: ", "<STR_LIT>", "<<", "*", "MIB", "<<",...

LLVM

Hexagon

TD

stmt_completion

DSP

7,289

[ "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...

GCC

rx

MD

stmt_completion

CPU

7,290

[ "current_function_decl", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "not", ":", "SI", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ...

GCC

alpha

CPP

next_suggestion

MPU

7,291

[ "return", "false", ";" ]

[ "if", "(", "TREE_CODE", "(", "base", ")", "!=", "COMPONENT_REF", "||", "TREE_OPERAND", "(", "base", ",", "<NUM_LIT>", ")", "!=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ")", "{", "base", "=", "gimple_assign_rhs2", "(", "stmt", ")", ";", "if", "(", ...

GCC

i386

CPP

next_suggestion

CPU

7,292

[ "if", "(", "ix86_select_alt_pic_regnum", "(", ")", "!=", "INVALID_REGNUM", ")", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "ix86_save_reg", "(", "unsigned", "int", "regno", ",", "int", "maybe_eh_return", ")", "{", "if", "(", "pic_offset_table_rtx", "&&", "regno", "==", "REAL_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "regs_ever_live", "[", "REAL_PIC_OFFSET_TABLE_REGNUM", "]", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,293

[ "if", "(", "UseReg", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";" ]

[ "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "s...

GCC

spu

MD

stmt_completion

MPU

7,294

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

GCC

i386

MD

program_repair

CPU

7,295

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>",...

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "minus", ":", "SWI", "<BUGS>", "(", "mat...

LLVM

AMDGPU

CPP

program_repair

GPU

7,296

[ "<FIXS>", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_MAD_F16_e64", ")", "!=", "-", "<NUM_LIT>", ";", "<FIXE>" ]

[ "}", "bool", "GCNSubtarget", "::", "hasMadF16", "(", ")", "const", "{", "<BUGS>", "return", "InstrInfo", ".", "pseudoToMCOpcode", "(", "AMDGPU", "::", "V_MAD_F16", ")", "!=", "-", "<NUM_LIT>", ";", "<BUGE>", "}", "bool", "GCNSubtarget", "::", "useVGPRIndexMode...

LLVM

ARM

CPP

stmt_completion

CPU

7,297

[ "i8", ";" ]

[ "unsigned", "EmittedNumMemOps", "=", "<NUM_LIT>", ";", "EVT", "VT", "=", "MVT", "::", "i32", ";", "unsigned", "VTSize", "=", "<NUM_LIT>", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "unsigned", "MAX_LOADS_IN_LDM", "=", "<NUM_LIT>", ";", "SDValue", ...

LLVM

ARM

CPP

stmt_completion

CPU

7,298

[ "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Read", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "R...

LLVM

PowerPC

TD

stmt_completion

CPU

7,299

[ "f32", "(", "XSCVSXDSP", "(", "COPY_TO_REGCLASS", "(", "f64", "(", "COPY_TO_REGCLASS", "$", "S", ",", "VSRC", ")", ")", ",", "VSFRC", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f32", "(", "PPCfcfids", "(", "f64", "(", "PPCmtvsra", "(", "i64", "(", "vector_extract", "v2i64", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ",", "(" ]