Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
stmt_completion
CPU
7,100
[ "+", "j", ")", ";" ]
[ "MVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "DebugLoc", "dl", "=", "SVOp", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", ...
LLVM
Mips
CPP
next_suggestion
CPU
7,101
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", "<<", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";" ]
GCC
s390
MD
next_suggestion
MPU
7,102
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "subreg", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>",...
LLVM
Mips
CPP
next_suggestion
CPU
7,103
[ "if", "(", "!", "Node", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "<NUM_LIT>", ",", "!", "IsLittleEndian", ")", ")", "return", "false", ";" ]
[ "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,104
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,105
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
Hexagon
TD
next_suggestion
DSP
7,106
[ "}" ]
[ "def", "J4_cmpeqn1_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
GCC
rs6000
MD
stmt_completion
CPU
7,107
[ "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "(", "unspec", ":", "FMOVE128_GPR", "[", "(", "match_operand", ":", "FMOVE128_GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_P8V_RELOAD_FROM_GPR", ")", ")", "(", "clobber", "(", "match_operand", ":", "TF", "<NUM_LIT>" ]
GCC
mips
MD
next_suggestion
CPU
7,108
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,109
[ "asm", ",", "ZPR64", ",", "GPR64", ">", ";" ]
[ "def", "_D", ":", "sve_int_index_rr", "<", "<NUM_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
7,110
[ "while", "(", "NumBytes", ")", "{" ]
[ "static", "void", "EmitNops", "(", "MCStreamer", "&", "OS", ",", "unsigned", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "NopsToEmit", "=", "NumBytes", ";", "(", "void", ")", "NopsToEmit", ";" ]
LLVM
Hexagon
CPP
code_generation
DSP
7,111
[ "bool", "HexagonVExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "HST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "const", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
ia64
MD
next_suggestion
CPU
7,112
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,113
[ "}" ]
[ "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage",...
LLVM
SystemZ
CPP
next_suggestion
CPU
7,114
[ "}" ]
[ "for", "(", "MachineInstr", "::", "mmo_iterator", "MMOI", "=", "MI", "->", "memoperands_begin", "(", ")", ",", "EE", "=", "MI", "->", "memoperands_end", "(", ")", ";", "MMOI", "!=", "EE", ";", "++", "MMOI", ")", "if", "(", "(", "*", "MMOI", ")", "-...
GCC
mips
MD
stmt_completion
CPU
7,115
[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "si8_di5", "[", "(", "SI", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,116
[ ")", ",", "FPR64", ":", "$", "Rn", ",", "dsub", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2f64", "(", "AArch64dup", "(", "f64", "FPR64", ":", "$", "Rn", ")", ")", ")", ",", "(", "v2f64", "(", "DUPv2i64lane", "(", "INSERT_SUBREG", "(", "v4i32", "(", "IMPLICIT_DEF", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
7,117
[ "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";" ]
[ "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "auto", "&", "HRI", "=", "*", "HST", ".", ...
LLVM
CSKY
CPP
code_generation
CPU
7,118
[ "bool", "CSKYAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ".csky_attribute", "<STR_LIT>", ")", "return", "parseDire...
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
LLVM
WebAssembly
TD
program_repair
Virtual ISA
7,119
[ "<FIXS>", "<FIXE>", "<FIXS>", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "isEHScopeReturn", "=", "<NUM_LIT>", "in", "{", "<FIXE>" ]
[ "}", "<BUGS>", "<BUGE>", "let", "isTerminator", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "hasCtrlDep", "=", "<NUM_LIT>", ",", "<BUGS>", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "isReturn", "=", "<NUM_LIT>...
GCC
vax
CPP
next_suggestion
CPU
7,120
[ "default", ":" ]
[ "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "addw2 %1,%0", "<STR_LIT>", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CO...
LLVM
XCore
CPP
stmt_completion
MPU
7,121
[ "getValueType", "(", ")", ")", ")", ";" ]
[ "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,122
[ "if", "(", "Info", "->", "hasWorkGroupIDZ", "(", ")", ")", "{" ]
[ "if", "(", "Info", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", "->", "addPrivateSegmentBuffer", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateSegmentBufferReg", ",", "&", "AMDGPU", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,123
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "if", "(", "!", "CarryOut", ")", "return", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "CarryIn", "->", "getReg", "(", ")", ")", "||", "!", "MRI", "->", "use_empty", "(", "CarryOut", "->", "getReg", "(", ")", ")", ")", "return", ";", "Mac...
GCC
i386
CPP
stmt_completion
CPU
7,124
[ "(", ")", ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtsepi32_epi8", "(", "_", "_", "mmask8", "_", "_...
GCC
avr
MD
next_suggestion
MPU
7,125
[ "(", "rotate", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
7,126
[ "<NUM_LIT>", ")", "{" ]
[ "return", "HexagonMCInstrInfo", "::", "hasTmpDst", "(", "MCII", ",", "I", ")", "||", "HexagonMCInstrInfo", "::", "hasHvxTmp", "(", "MCII", ",", "I", ")", ";", "}", ";", "unsigned", "HasTmpCount", "=", "llvm", "::", "count_if", "(", "HexagonMCInstrInfo", "::"...
LLVM
Hexagon
CPP
next_suggestion
DSP
7,127
[ "(", "*", "TUL", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_ZW", ",", "<NUM_LIT>", ")", ";" ]
[ "(", "*", "TUL", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", ",", "<NUM_LIT>", ...
GCC
mips
CPP
stmt_completion
CPU
7,128
[ "function", "*", ")", "{" ]
[ "virtual", "bool", "gate", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
7,129
[ "TotalOffs", ")", "{" ]
[ "if", "(", "!", "N", ")", "return", "false", ";", "uint64_t", "TotalOffs", "=", "<NUM_LIT>", ";", "MVT", "VT", "=", "TLI", ".", "getPointerTy", "(", "DL", ")", ";", "for", "(", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "I", ")", ",", "E...
LLVM
Hexagon
CPP
stmt_completion
DSP
7,130
[ "V", ";" ]
[ "if", "(", "const", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "return", "returnEdge", "(", "PN", ",", "IntrBaseVal", ")", ";", "else", "return" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,131
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "LHS", ")", ";" ]
[ "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Fcmeq", ";", "if", "(", "IsZero", ")", "Fcmeq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ")", ...
GCC
aarch64
MD
stmt_completion
CPU
7,132
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,133
[ ";" ]
[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INLINEASM", ")", "return", "true", ";", "}", "while", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "CopyFromReg", ")", ";", "return", "false" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,134
[ "getValOperand", "(", ")", ";" ]
[ "if", "(", "!", "isSplitFatPtr", "(", "AI", ".", "getPointerOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "return", "{", "nullptr", ",", "nullptr", "}", ";", "Value", "*", "Arg", "=", "AI", "." ]
LLVM
PowerPC
CPP
next_suggestion
CPU
7,135
[ "if", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]
[ "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT...
LLVM
Mips
CPP
stmt_completion
CPU
7,136
[ "(", "<NUM_LIT>", ")", ";" ]
[ "}", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", ".", ...
GCC
m68k
CPP
stmt_completion
MPU
7,137
[ ")", "{" ]
[ "if", "(", "USE_MOVQ", "(", "i", ")", ")", "return", "MOVQ", ";", "if", "(", "!", "TARGET_COLDFIRE", ")", "{", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTB", ";", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ...
LLVM
XCore
CPP
next_suggestion
MPU
7,138
[ "if", "(", "emitFrameMoves", ")", "{" ]
[ "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "hasFP", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", "LR & FP a...
LLVM
SystemZ
CPP
code_generation
CPU
7,139
[ "void", "SystemZHazardRecognizer", "::", "emitInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "TakenBranch", ")", "{", "SUnit", "SU", "(", "MI", ",", "<NUM_LIT>", ")", ";", "SU", ".", "isCall", "=", "MI", "->", "isCall", "(", ")", ";", "const"...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
LLVM
PowerPC
CPP
program_repair
CPU
7,140
[ "<FIXS>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCC", "&&", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BDNZ8", "&&", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BDNZ", "&&", "I", "->", "getOpcode", ...
[ "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "-", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCC", ")", "<BUGE>", "return", "<NUM_LIT>", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
7,141
[ "<STR_LIT>", ";" ]
[ "def", "size_ins", ":", "Operand", "<", "i32", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]
GCC
arm
MD
program_repair
CPU
7,142
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
7,143
[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "PPC", "::", "SLW", ")", ",", "MaskReg", ")", ".", "addReg", "(", "Mask2Reg", ")", ".", "addReg", "(", "ShiftReg", ")", ";" ]
[ "const", "TargetRegisterClass", "*", "RC", "=", "is64bit", "?", "&", "PPC", "::", "G8RCRegClass", ":", "&", "PPC", "::", "GPRCRegClass", ";", "unsigned", "PtrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Shift1Reg", "=...
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,144
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
7,145
[ "<NUM_LIT>", ";" ]
[ "if", "(", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "return", "<NUM_LIT>", ";", "return" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,146
[ ":", "&", "AMDGPU", "::", "SReg_64_XEXECRegClass", ";" ]
[ "const", "TargetRegisterClass", "*", "getWaveMaskRegClass", "(", ")", "const", "{", "return", "isWave32", "?", "&", "AMDGPU", "::", "SReg_32_XM0_XEXECRegClass" ]
LLVM
X86
TD
program_repair
CPU
7,147
[ "<FIXS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "GR32orGR64", ":", "$", "src2", ",", "timm", ":", "$", "src3", ")", ")", "]", ">", ",", "EVEX", ",", "VVVV", ",", "<FIXE>" ]
[ "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "GR32orGR64", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "_", ".", "RC", ":", "$", "dst", ",", "<BUGS>", "(", "OpNode", "...
LLVM
ARM
CPP
next_suggestion
CPU
7,148
[ "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";" ]
[ "void", "ARMAsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "OutStreamer", ".", "ForceCodeRegion", "(", ")", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,149
[ "if", "(", "!", "IdxOn", "||", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_indirect_write", "||", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_indirect_read", ")", ")", "return", "false", ";" ]
[ "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")...
GCC
mmix
MD
stmt_completion
CPU
7,150
[ "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":" ]
LLVM
X86
CPP
program_repair
CPU
7,151
[ "<FIXS>", "if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "<FIXE>" ]
[ "Amount", "-=", "InternalAmt", ";", "<BUGS>", "if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", "&&", "MMI", ".", "usePreciseUnwindInfo", "(", ")", ")", "<BUGE>", "BuildCFI", "(", "MBB", ",", "I", ",", "...
LLVM
ARM64
TD
stmt_completion
CPU
7,152
[ ":", "$", "src2", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "ANDSXrs", "XZR", ",", "GPR64", ":", "$", "src1", ",", "GPR64" ]
LLVM
AMDGPU
CPP
program_repair
GPU
7,153
[ "<FIXS>", "NewOpcode", "=", "ST", "->", "hasTrue16BitInsts", "(", ")", "?", "AMDGPU", "::", "V_FMAAK_F16_t16", ":", "AMDGPU", "::", "V_FMAAK_F16", ";", "<FIXE>" ]
[ "break", ";", "case", "AMDGPU", "::", "V_FMA_F16_e64", ":", "case", "AMDGPU", "::", "V_FMA_F16_gfx9_e64", ":", "<BUGS>", "NewOpcode", "=", "AMDGPU", "::", "V_FMAAK_F16", ";", "<BUGE>", "break", ";", "}", "}" ]
GCC
csky
CPP
stmt_completion
CPU
7,154
[ ";" ]
[ "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_LABEL", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC_SYMBOL_GOTPC_G...
LLVM
SystemZ
CPP
next_suggestion
CPU
7,155
[ "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "bool", "SystemZDAGToDAGISel", "::", "tryGather", "(", "SDNode", "*", "N", ",", "unsigned", "Opcode", ")", "{", "SDValue", "ElemV", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "ElemN", "=", "dyn_cast", "<", "ConstantSDNode", ">",...
LLVM
Sparc
CPP
next_suggestion
CPU
7,156
[ "O", "<<", "<STR_LIT>", "\\t sethi\\t", "<STR_LIT>", "<<", "<STR_LIT>", "%hi(_GLOBAL_OFFSET_TABLE_+(.-.LLGETPCH", "<STR_LIT>", "<<", "mfNum", "<<", "'", "_", "'", "<<", "bbNum", "<<", "<STR_LIT>", ")), ", "<STR_LIT>", "<<", "operand", "<<", "'", "\\n", "'", ";"...
[ "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "Operand is not a physical register ", "<STR_LIT>", ")", ";", "operand", "=", "<STR_LIT>"...
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,157
[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ...
GCC
i386
CPP
next_suggestion
CPU
7,158
[ "emit_insn", "(", "insn", ")", ";" ]
[ "machine_mode", "smode", "=", "GET_MODE", "(", "op1", ")", ";", "machine_mode", "inner_dmode", "=", "GET_MODE_INNER", "(", "dmode", ")", ";", "machine_mode", "inner_smode", "=", "GET_MODE_INNER", "(", "smode", ")", ";", "int", "nunits", "=", "<NUM_LIT>", "/", ...
LLVM
ARM
CPP
stmt_completion
CPU
7,159
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", "s", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "asrs", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "cps", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "mls", "<STR_LI...
GCC
gcn
MD
stmt_completion
GPU
7,160
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
7,161
[ ")", "{" ]
[ "error", "(", "<STR_LIT>", "attribute %<target%> argument not a string", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "char", "*", "argstr", "=", "ASTRDUP", "(", "TREE_STRING_POINTER", "(", "args", ")", ")", ";", "char", "*", "q", ";", "while", "(", "...
LLVM
R600
CPP
stmt_completion
GPU
7,162
[ "x", "]", ";" ]
[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "v4i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "v2i32", ",", "Custom", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "v2i32", ",...
LLVM
AArch64
TD
next_suggestion
CPU
7,163
[ "}" ]
[ "def", "roW", ":", "LoadStore8RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend8", ":", "$", "ex...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
7,164
[ "}" ]
[ "void", "addDeducedCompositeType", "(", "Value", "*", "Val", ",", "Type", "*", "Ty", ")", "{", "DeducedNestedTys", "[", "Val", "]", "=", "Ty", ";" ]
GCC
i386
CPP
next_suggestion
CPU
7,165
[ "if", "(", "!", "(", "*", "asm_str", "==", "'", "*", "'", "||", "strchr", "(", "asm_str", ",", "'", "@", "'", ")", ")", "&&", "(", "new", "_", "id", "=", "i386_pe_maybe_mangle_decl_assembler_name", "(", "decl", ",", "old_id", ")", ")", ")", "XSTR",...
[ "gcc_assert", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", ")", ";", "switch", "(", "TREE_CODE", "(", "decl", ")", ")", "{", "case", "FUNCTION_DECL", ":", "if", "(", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", "GNU Ada", "<STR...
LLVM
ARM
TD
stmt_completion
CPU
7,166
[ "i32", "<NUM_LIT>", ")", ")", ",", "$", "src", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "vecreduce_smax", "(", "v16i8", "MQPR", ":", "$", "src", ")", ")", ")", ",", "(", "i32", "(", "MVE_VMAXVs8", "(", "t2MVNi", "(" ]
GCC
i386
MD
next_suggestion
CPU
7,167
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Videocore
CPP
stmt_completion
DSP
7,168
[ "uint64_t", "Value", ")", "{" ]
[ "static", "unsigned", "adjustFixupValue", "(", "unsigned", "Kind", "," ]
LLVM
Mips
CPP
next_suggestion
CPU
7,169
[ "}" ]
[ "void", "MipsTargetELFStreamer", "::", "emitDirectiveModuleOddSPReg", "(", "bool", "Enabled", ",", "bool", "IsO32ABI", ")", "{", "MipsTargetStreamer", "::", "emitDirectiveModuleOddSPReg", "(", "Enabled", ",", "IsO32ABI", ")", ";", "ABIFlagsSection", ".", "OddSPReg", "...
GCC
i386
CPP
code_generation
CPU
7,170
[ "static", "unsigned", "ix86_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "class", "_", "stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where", ...
[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,171
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
ARM64
TD
stmt_completion
CPU
7,172
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
X86
CPP
stmt_completion
CPU
7,173
[ ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";" ]
[ "Adjust", "=", "DAG", ".", "getSelect", "(", "DL", ",", "MVT", "::", "i32", ",", "Cmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
7,174
[ "}" ]
[ "if", "(", "LastFPdOpCycleIdx", ">", "getCurrCycleIdx", "(", ")", ")", "return", "(", "(", "LastFPdOpCycleIdx", "-", "getCurrCycleIdx", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "return", "(", "(", "getCurrCycleIdx", "(", ")", "-", "LastFPdOpCycleIdx", ")"...
LLVM
Hexagon
TD
next_suggestion
DSP
7,175
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_cmpeqp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_...
GCC
rs6000
CPP
stmt_completion
CPU
7,176
[ "F", ",", "_", "_", "F", ",", "_", "_", "F", "}", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_set1_ps", "(", "float", "_", "_", "F", ")", "{", "retur...
GCC
aarch64
MD
stmt_completion
CPU
7,177
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
GCC
mips
MD
stmt_completion
CPU
7,178
[ "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", ")", "]", "UNSPEC_SINGLE_CC", ")" ]
[ "[", "(", "ne", "(", "unspec", ":", "CC", "[", "(", "match_operand" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,179
[ "}" ]
[ "clearFlag", "(", "*", "predSet", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "CfAlu", "=", "FindLastAluClause", "(", "MBB", ")", ";", "if", "(", "CfAlu", "==", "MBB",...
LLVM
Hexagon
TD
next_suggestion
DSP
7,180
[ "}" ]
[ "def", "A2_vrsadub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_bafaade3", ",", "TypeM", ">", ",", "Enc...
LLVM
Mips
CPP
next_suggestion
CPU
7,181
[ "int64_t", "LeftLoadOffset", "=", "<NUM_LIT>", ",", "RightLoadOffset", "=", "<NUM_LIT>", ";" ]
[ "unsigned", "SrcReg", "=", "SrcRegOp", ".", "getReg", "(", ")", ";", "int64_t", "OffsetValue", "=", "OffsetImmOp", ".", "getImm", "(", ")", ";", "unsigned", "ATReg", "=", "<NUM_LIT>", ";", "bool", "LoadedOffsetInAT", "=", "false", ";", "if", "(", "!", "i...
GCC
rs6000
MD
stmt_completion
CPU
7,182
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")"...
LLVM
Mips
CPP
next_suggestion
CPU
7,183
[ "return", "true", ";" ]
[ "TII", ".", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "Mips", "::", "T0", ",", "Reg", ",", "true", ")", ";", "TII", ".", "copyPhysReg", "(", "MBB", ",", "UseMI", ",", "DL", ",", "Reg", ",", "Mips", "::", "T0", ",", "true", ")", ";"...
GCC
i386
CPP
stmt_completion
CPU
7,184
[ "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_vpermi2varpd128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "I", ",", "(", "_", "_" ]
LLVM
AArch64
TD
next_suggestion
CPU
7,185
[ "}" ]
[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
7,186
[ ";" ]
[ "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection" ]
GCC
aarch64
MD
stmt_completion
CPU
7,187
[ ")" ]
[ "(", "V4HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "V2SF", "V4SF", "V2DF", "]" ]
GCC
rs6000
MD
stmt_completion
CPU
7,188
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
GCC
bfin
MD
stmt_completion
DSP
7,189
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
m68k
MD
next_suggestion
MPU
7,190
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
LLVM
AArch64
CPP
next_suggestion
CPU
7,191
[ "case", "TargetOpcode", "::", "G_BITCAST", ":" ]
[ "void", "AArch64RegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "switch", "(", "OpdMapper", ".", "getMI", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_OR", ...
LLVM
X86
TD
program_repair
CPU
7,192
[ "<FIXS>", "VEX", ",", "Sched", "[", "WriteVecStore", "]", ">", ";", "<FIXE>", "<FIXS>", "Sched", "[", "WriteVecLoad", "]", ">", ";", "<FIXE>" ]
[ "def", "VMOVSDto64mr", ":", "VRS2I", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "FR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "i64", "(", "bitconvert", "FR6...
GCC
i386
CPP
next_suggestion
CPU
7,193
[ "emit_insn", "(", "gen_divxf3", "(", "e2", ",", "e1", ",", "e2", ")", ")", ";" ]
[ "emit_insn", "(", "gen_addxf3", "(", "e2", ",", "op1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_absxf2", "(", "e2", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_negxf2", "(", "e2", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_expm1...
LLVM
X86
TD
program_repair
CPU
7,194
[ "<FIXS>", "def", ":", "InstRW", "[", "SBWriteResGroup104", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SBWriteResGroup104", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";...
GCC
msp430
CPP
program_repair
MPU
7,195
[ "<FIXS>", "F", "(", "emit_insn", "(", "gen_addpsi3", "(", "sp", ",", "sp", ",", "inc", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "F", "(", "emit_insn", "(", "gen_addhi3", "(", "sp", ",", "sp", ",", "inc", ")", ")", ")", ";", "<FIXE>" ]
[ "{", "inc", "=", "GEN_INT", "(", "amount", ")", ";", "if", "(", "TARGET_LARGE", ")", "<BUGS>", "emit_insn", "(", "gen_addpsi3", "(", "sp", ",", "sp", ",", "inc", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "emit_insn", "(", "gen_addhi3", "(", "sp", ",...
LLVM
X86
CPP
stmt_completion
CPU
7,196
[ ",", "F", ")", ")", ";" ]
[ "return", "TargetTransformInfo", "(", "X86TTIImpl", "(", "this" ]
GCC
rs6000
MD
stmt_completion
CPU
7,197
[ "operands", "[", "<NUM_LIT>", "]", ",", "false", ")" ]
[ "{", "rs6000_secondary_reload_gpr", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC
i386
CPP
next_suggestion
CPU
7,198
[ "insn_count", "++", ";" ]
[ "static", "int", "ix86_count_insn_bb", "(", "basic_block", "bb", ")", "{", "rtx_insn", "*", "insn", ";", "int", "insn_count", "=", "<NUM_LIT>", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETUR...
LLVM
AMDGPU
TD
program_repair
GPU
7,199
[ "<FIXS>", "(", "vt", "(", "!", "cast", "SM_Pseudo", ">", "(", "Instr", "#", "<STR_LIT>", ")", "$", "sbase", ",", "$", "offset", ",", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "vt", "(", "!", "cast", "SM_Pseudo", ">", "(", "Instr", "#", "<STR_...
[ "def", ":", "Pat", "(", "smrd_load", "(", "SMRDImm", "i64", ":", "$", "sbase", ",", "i32", ":", "$", "offset", ")", ")", ",", "<BUGS>", "(", "vt", "(", "!", "cast", "SM_Pseudo", ">", "(", "Instr", "#", "<STR_LIT>", ")", "$", "sbase", ",", "$", ...