docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	PowerPC	CPP	next_suggestion	CPU	7,900	[ "return", "true", ";" ]	[ "auto", "NewDefFor", "=", "[", "&", "]", "(", "unsigned", "Reg", ",", "MachineBasicBlock", "::", "iterator", "Start", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{", "for", "(", "auto", "It", "=", "++", "Start", ";", "It", "!=", "End", ";"...
LLVM	ARM	TD	stmt_completion	CPU	7,901	[ "[", "{" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "D...
LLVM	Hexagon	TD	stmt_completion	DSP	7,902	[ ";" ]	[ "def", "tc_13bfbcf9", ":", "InstrItinClass" ]
LLVM	X86	CPP	stmt_completion	CPU	7,903	[ ".", "isOSNaCl", "(", ")", ")", ";" ]	[ "return", "Is64Bit", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&", "!", "TargetTriple" ]
GCC	arm	CPP	stmt_completion	CPU	7,904	[ "base", ",", "_", "_", "offset", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vldrhq_gather_shifted_offset_z_s16", "(", "int16_t", "const", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vldrhq_gather_shifted_offset_z_sv8hi", "(", ...
LLVM	JVM	CPP	next_suggestion	Virtual ISA	7,905	[ "IRB", ".", "CreateStore", "(", "SrcLoad", ",", "DstGEP", ")", ";" ]	[ "IdxVec", ".", "pop_back", "(", ")", ";", "}", "else", "{", "IdxVec", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Cxt", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "i", ")", ")", ")", ";", "Value", "*", ...
LLVM	Hexagon	TD	next_suggestion	DSP	7,906	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
GCC	visium	MD	next_suggestion	Virtual ISA	7,907	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,908	[ "<NUM_LIT>", ";" ]	[ "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "<NUM_LIT>", ";", "if", "(", "msb", "!=", "<NUM_LIT>", ")", "msb_mask", "=", "("...
LLVM	ARM	TD	stmt_completion	CPU	7,909	[ ",", "v4i32", ",", "v2i32", ",", "ShOp", ">", ";" ]	[ "def", "v4i32", ":", "N3VQSL", "<", "<NUM_LIT>", ",", "op11_8", ",", "IIC_VMULi32Q", ",", "OpcodeStr", ",", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	7,910	[ "}" ]	[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")...
LLVM	ARM	TD	stmt_completion	CPU	7,911	[ "WriteVST4", "]", ">", ";" ]	[ "def", "VST1q16LowQPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST1x4", ">", ",", "Sched", "<", "[" ]
GCC	alpha	CPP	program_repair	MPU	7,912	[ "<FIXS>", "static", "bool", "vms_valid_pointer_mode", "(", "scalar_int_mode", ")", ";", "<FIXE>" ]	[ "#", "if", "TARGET_ABI_OPEN_VMSstatic", "void", "alpha_write_linkage", "(", "FILE", "", ",", "const", "char", "", ")", ";", "<BUGS>", "static", "bool", "vms_valid_pointer_mode", "(", "machine_mode", ")", ";", "<BUGE>", "#", "else", "#", "define", "vms_patch_bu...
LLVM	PowerPC	CPP	program_repair	CPU	7,913	[ "<FIXS>", "FunctionPass", "*", "createPPC64ISelPattern", "(", "TargetMachine", "&", "TM", ")", ";", "<FIXE>" ]	[ "FunctionPass", "", "createPPCBranchSelectionPass", "(", ")", ";", "FunctionPass", "", "createPPC32ISelSimple", "(", "TargetMachine", "&", "TM", ")", ";", "FunctionPass", "*", "createPPC32ISelPattern", "(", "TargetMachine", "&", "TM", ")", ";", "<BUGS>", "Function...
LLVM	AMDGPU	CPP	program_repair	GPU	7,914	[ "<FIXS>", "Policy", ".", "ShouldTrackLaneMasks", "=", "enableSubRegLiveness", "(", ")", ";", "<FIXE>" ]	[ "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "<BUGS>", "if", "(", "!", "enableSIScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";", "<BUGE>", "}", "bool", "SISubtarget", ...
LLVM	AArch64	CPP	next_suggestion	CPU	7,915	[ "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";" ]	[ "unsigned", "NbReg", "=", "RegToId", ".", "size", "(", ")", ";", "bool", "Modified", "=", "false", ";", "InstrToInstrs", "*", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ...
LLVM	X86	CPP	stmt_completion	CPU	7,916	[ "NMBBI", ";" ]	[ "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator...
GCC	nds32	CPP	code_generation	CPU	7,917	[ "const", "char", "", "nds32_output_casesi_pc_relative", "(", "rtx", "", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", ...	[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...
LLVM	ARM	TD	next_suggestion	CPU	7,918	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,919	[ "has_soffset", ":", "false", ";" ]	[ "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->" ]
LLVM	X86	CPP	next_suggestion	CPU	7,920	[ "}" ]	[ "SDValue", "Broadcast", "=", "LowerVectorBroadcast", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Broadcast", ".", "getNode", "(", ")", ")", "return", "Broadcast", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "&&", "NumElem", "<=", "<NUM_LIT>", ")", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,921	[ ";" ]	[ "unsigned", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "RSI", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Pos", "->", ...
GCC	rs6000	CPP	program_repair	CPU	7,922	[ "<FIXS>", "bool", "first", ",", "last", ";", "<FIXE>", "<FIXS>", "first", "=", "insn_must_be_first_in_group", "(", "insn", ")", ";", "last", "=", "insn_must_be_last_in_group", "(", "insn", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "first", "&&", "last", ")", ...	[ "static", "boolinsn_terminates_group_p", "(", "rtx", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "<BUGS>", "enum", "attr_type", "type", ";", "<BUGE>", "if", "(", "!", "insn", ")", "return", "false", ";", "<BUGS>", "type", "=", "get_attr_...
GCC	arm	CPP	next_suggestion	CPU	7,923	[ "}" ]	[ "rtx", "scratch_hi", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_movhi", "(", "scratch_hi", ",", "outval", ")", ")", ";", "outval", "=", "scratch_hi", ";", "}", "}", "em...
GCC	m32c	MD	stmt_completion	MPU	7,924	[ ")" ]	[ "(", "define_constants", "[", "(", "R0_REGNO", "<NUM_LIT>", ")", "(", "R2_REGNO", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,925	[ "}" ]	[ "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlock...
GCC	i386	MD	stmt_completion	CPU	7,926	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM	X86	CPP	next_suggestion	CPU	7,927	[ "case", "X86", "::", "SQRTSSm", ":" ]	[ "case", "X86", "::", "CVTSD2SSrr", ":", "case", "X86", "::", "CVTSD2SSrm", ":", "case", "X86", "::", "Int_CVTSD2SSrr", ":", "case", "X86", "::", "Int_CVTSD2SSrm", ":", "case", "X86", "::", "CVTSS2SDrr", ":", "case", "X86", "::", "CVTSS2SDrm", ":", "case", ...
LLVM	R600	TD	stmt_completion	GPU	7,928	[ "=", "<NUM_LIT>", ";" ]	[ "let", "SIMM16", "=", "<NUM_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "hasCtrlDep", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore" ]
LLVM	DLX	CPP	code_generation	CPU	7,929	[ "const", "MCFixupKindInfo", "&", "DLXAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "const", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "FIXUP_DLX_NONE", "<STR_...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]
GCC	arm	MD	next_suggestion	CPU	7,930	[ "}", ")" ]	[ "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
GCC	nds32	MD	stmt_completion	CPU	7,931	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,932	[ "(", ")", ";" ]	[ "L", "=", "TheLoop", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "TLI"...
GCC	aarch64	MD	program_repair	CPU	7,933	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "UNSPEC_GOTSMALLPIC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	7,934	[ ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddul_vsvvl", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDULrvl_v", "i64", ":", "$", "sy", ",", "v256f64" ]
LLVM	ARM	TD	stmt_completion	CPU	7,935	[ ")", ",", "(", "ins", "addrmode6", ":", "$", "addr", ")", ",", "itin", ",", "<STR_LIT>", ">", ";" ]	[ "class", "VLDQPseudo", "<", "InstrItinClass", "itin", ">", ":", "PseudoNLdSt", "<", "(", "outs", "QPR", ":", "$", "dst" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,936	[ "}" ]	[ "static", "bool", "isGTorGE", "(", "ISD", "::", "CondCode", "CC", ")", "{", "return", "CC", "==", "ISD", "::", "SETGT", "\|\|", "CC", "==", "ISD", "::", "SETGE", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,937	[ "}" ]	[ "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createARMDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createARMDisassembler", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,938	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	7,939	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT...
GCC	mips	MD	next_suggestion	CPU	7,940	[ "<NUM_LIT>", "<NUM_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	7,941	[ "(", "set", "dstRegtype", ":", "$", "Rd", ",", "(", "OpNode", "srcRegtype", ":", "$", "Rn", ",", "immtype", ":", "$", "imm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{" ]	[ "class", "BaseAddSubImm", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "dstRegtype", ",", "RegisterClass", "srcRegtype", ",", "addsub_shifted_imm", "immtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "("...
GCC	mips	MD	stmt_completion	CPU	7,942	[ "UNSPEC_SUBQ", ")", ")", "]" ]	[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,943	[ "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT2", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty2", ")", ";" ]	[ "if", "(", "!", "ST", "->", "vectorsUseTwoUnits", "(", ")", "\|\|", "!", "Ty1", "->", "isVectorTy", "(", ")", ")", "return", "Cost", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT1", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ...
LLVM	Hexagon	TD	stmt_completion	DSP	7,944	[ "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_b388cf", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let"...
LLVM	ARM	TD	next_suggestion	CPU	7,945	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,946	[ "}" ]	[ "if", "(", "isPIC", ")", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ",", "Hi", ")", ";", "return", "DAG", "....
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,947	[ "}" ]	[ "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "CallerRetTys", ";", "computeLegalValueVTs", "(", "F", ",", "TM", ",", "RetTy", ",", "CallerRetTys", ")", ";", "valTypesFromMVTs", "(", ...
GCC	arm	MD	program_repair	CPU	7,948	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "rtx", "vec", "=", "gen_reg_rtx", "(", ...
LLVM	X86	CPP	next_suggestion	CPU	7,949	[ "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "SrcVT", ".", "SimpleTy", "==", "MVT", "::", "i1", ")", "{", "ResultReg", "=", "FastEmitZExtFromI1", "(", "MVT", "::", "i8", ",", "ResultReg", ",", "false", ")", ";", "SrcVT", "=", "MVT", "::", "i8", ";", "if", "(", "ResultReg", "==", "<...
LLVM	MBlaze	CPP	next_suggestion	MPU	7,950	[ "}" ]	[ "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "default", ":", "return", "new", "MBlazeMCAsmInfo", "(", ")", ";", "}" ]
GCC	aarch64	MD	stmt_completion	CPU	7,951	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_test" ]
LLVM	ARM	TD	program_repair	CPU	7,952	[ "<FIXS>", "Requires", "[", "HasNEON", ",", "UseFPVMLx", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON", ",", "UseFPVMLx", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON", ",", "HasFullFP16", ",", "UseFPVMLx", "]", ">", ";", "...	[ "IIC_VMACi16Q", ",", "IIC_VMACi32Q", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "add", ">", ";", "def", "VMLAfd", ":", "N3VDMulOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VMACD", ",", "<STR_LIT>", ",", "<...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,953	[ "}", ",", "<STR_LIT>", "label", "<STR_LIT>", ")", ";" ]	[ "LLVMContext", "&", "C", "=", "M", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "DL", ")", ";", "IRB", ".", "SetInsertPoint", "(", "BB", ")", ";", "BasicBlock", "*", ...
LLVM	X86	CPP	next_suggestion	CPU	7,954	[ "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";" ]	[ "unsigned", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrStoreOpc", "...
LLVM	X86	CPP	stmt_completion	CPU	7,955	[ "Zero", ")", ";" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "EVT", "InVT", "=", "N0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "ge...
LLVM	ARM	CPP	next_suggestion	CPU	7,956	[ "case", "ARM", "::", "MOVr_TC", ":" ]	[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "ARM", "::", "MOVr", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,957	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqi_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", "...
GCC	nds32	CPP	code_generation	CPU	7,958	[ "static", "void", "nds32_emit_isr_vector_section", "(", "int", "vector_id", ")", "{", "unsigned", "int", "vector_number_offset", "=", "<NUM_LIT>", ";", "const", "char", "", "c_str", "=", "<STR_LIT>", "CATEGORY", "<STR_LIT>", ";", "const", "char", "", "sr_str", ...	[ "Function", "to", "emit", "isr", "vector", "section", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	7,959	[ ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]	[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVTi16", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", ...
LLVM	Mips	CPP	stmt_completion	CPU	7,960	[ "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";" ]	[ "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_GPRel_4", ":", "if", "(", "isN64", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "...
LLVM	PowerPC	CPP	next_suggestion	CPU	7,961	[ "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";" ]	[ "assert", "(", "!", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "isVarArg", ")", "&&", "<STR_LIT>", "fastcc not supported on varargs functions", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ...
LLVM	MSP430	CPP	next_suggestion	MPU	7,962	[ "}" ]	[ "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	7,963	[ "Type", "*", ">", "ArgTys", ";" ]	[ "static", "const", "FunctionType", "", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "id", ")", "{", "const", "Type", "", "ResultTy", "=", "NULL", ";", "std", "::", "vector", "<", "const" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,964	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ...
LLVM	SystemZ	CPP	stmt_completion	CPU	7,965	[ ")", "return", "Op", ";" ]	[ "SDValue", "Op2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "Op1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BITC...
GCC	arm	MD	stmt_completion	CPU	7,966	[ ")" ]	[ "(", "unspec", ":", "MVE_0", "[", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VORRQ_F", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	7,967	[ ")", ";" ]	[ "static", "SDValue", "getConstVector", "(", "ArrayRef", "<", "APInt", ">", "Bits", ",", "MVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "APInt", "Undefs", "=", "APInt", "::", "getZero", "(", "Bits", ".", "size"...
LLVM	X86	CPP	stmt_completion	CPU	7,968	[ ")", "{" ]	[ "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "("...
GCC	aarch64	CPP	next_suggestion	CPU	7,969	[ "}" ]	[ "uint16x8_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uabdl2 %0.8h,%1.16b,%2.16b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", ...
LLVM	ARM	CPP	stmt_completion	CPU	7,970	[ ";" ]	[ "unsigned", "ArchID", "=", "ARM", "::", "parseArch", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "ARM", "::", "AK_INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "\|\|", "CPU", "==", "<STR_LIT>", "generic", "<STR_L...
LLVM	AArch64	TD	next_suggestion	CPU	7,971	[ "}" ]	[ "def", "simm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "SImm8Operand", ";"...
LLVM	AArch64	CPP	next_suggestion	CPU	7,972	[ "}" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", "Success", ";" ]
GCC	arm	CPP	stmt_completion	CPU	7,973	[ ")", ";" ]	[ "return", "_", "_", "builtin_mve_vctp64q_mv2qi", "(", "_", "_", "a", ",", "_", "_", "p" ]
GCC	arm	CPP	stmt_completion	CPU	7,974	[ "acle gebits", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";" ]	[ "bool", "arm_ge_bits_access", "(", "void", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>" ]
LLVM	Lanai	CPP	stmt_completion	CPU	7,975	[ "<STR_LIT>", ";" ]	[ "return", "<STR_LIT>", "Lanai Assembly Printer" ]
LLVM	MSP430	CPP	next_suggestion	MPU	7,976	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]	[ "SDValue", "MSP430TargetLowering", "::", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "...
GCC	i386	MD	stmt_completion	CPU	7,977	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	7,978	[ "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Scale with no index!", "<STR_LIT>", ")", ";" ]	[ "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", ...
LLVM	X86	CPP	stmt_completion	CPU	7,979	[ "Load", ",", "STI", ")", ";" ]	[ "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Scale", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(...
GCC	frv	CPP	stmt_completion	VLIW	7,980	[ "(", ")", ")", ",", "SImode", ",", "fnaddr", ",", "Pmode", ",", "sc_reg", ",", "Pmode", ")", ";" ]	[ "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "__trampoline_setup", "<STR_LIT>", ")", ",", "FALSE", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "addr",...
LLVM	Hexagon	TD	stmt_completion	DSP	7,981	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "...
LLVM	ARM	CPP	stmt_completion	CPU	7,982	[ "]", ";" ]	[ "bool", "ARMTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,983	[ "AMDGPU", "::", "V_PK_SUB_U16", ";" ]	[ "ModIdx", "=", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ";", "SrcIdx", "=", "<NUM_LIT>", ";", "}", "assert", "(", "ModIdx", "!=", "-", "<NUM_LIT>", ")", ";", "ModIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "ModIdx", ")", ...
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	7,984	[ "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", ",", "raw_ostream", "&", ",", "raw_ostream", "&", ...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,985	[ "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";" ]	[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LowestAvailableVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MF"...
GCC	rs6000	CPP	program_repair	CPU	7,986	[ "<FIXS>", "get_ppc476_thunk_name", "(", "name", ")", ";", "<FIXE>" ]	[ "if", "(", "TARGET_LINK_STACK", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "get_ppc64_thunk_name", "(", "name", ")", ";", "<BUGE>", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ":\\n\\tmflr r0\\n\\tbl ", "<STR_LIT>", ")", ";", "strcat", "("...
GCC	i386	CPP	next_suggestion	CPU	7,987	[ "else", "{" ]	[ "if", "(", "(", "OPTION_SET_P", "(", "flag_unroll_loops", ")", ")", "\|\|", "(", "OPTION_SET_P", "(", "flag_unroll_all_loops", ")", "&&", "flag_unroll_all_loops", ")", ")", "{", "if", "(", "!", "OPTION_SET_P", "(", "ix86_unroll_only_small_loops", ")", ")", "ix86_u...
GCC	msp430	MD	next_suggestion	MPU	7,988	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "call", ":", "HI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,989	[ ",", "EXTvvvi_16b", ",", "neon_uimm4", ">", ";" ]	[ "def", ":", "NI_Extract", "<", "v4f32", ",", "VPR128" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,990	[ ")", ";" ]	[ "Register", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "<STR_LIT>", "Wrong CountValue accessor", "<STR_LIT>" ]
LLVM	OR1K	TD	next_suggestion	CPU	7,991	[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ",", "i32imm", ")", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,992	[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,993	[ "}" ]	[ "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "if", "(", "VT", "!=", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValue...
LLVM	ARM64	TD	stmt_completion	CPU	7,994	[ "(", "OpNode", "(", "v8i16", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]	[ "def", "v8i16_v4i32", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "Rd", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,995	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", ...
GCC	arm	CPP	stmt_completion	CPU	7,996	[ "c", ")", ";" ]	[ "vst1q_lane_u16", "(", "uint16_t", "", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "_", "_", "builtin_neon_vst1_lanev8hi", "(", "(", "_", "_", "builtin_neon_hi", "", ")", "_", "_", "a", ",", "(",...
GCC	m68k	MD	next_suggestion	MPU	7,997	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "...
LLVM	AArch64	CPP	code_generation	CPU	7,998	[ "uint32_t", "generateCompactUnwindEncoding", "(", "ArrayRef", "<", "MCCFIInstruction", ">", "Instrs", ")", "const", "override", "{", "if", "(", "Instrs", ".", "empty", "(", ")", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_FRAMELESS", ";", "bool", "HasFP", "=",...	[ "Generate", "compact", "unwind", "encoding", "for", "the", "function", "based", "on", "the", "CFI", "instructions", "." ]
GCC	pa	MD	stmt_completion	CPU	7,999	[ ")", "]", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "...

LLVM

PowerPC

CPP

next_suggestion

CPU

7,900

[ "return", "true", ";" ]

[ "auto", "NewDefFor", "=", "[", "&", "]", "(", "unsigned", "Reg", ",", "MachineBasicBlock", "::", "iterator", "Start", ",", "MachineBasicBlock", "::", "iterator", "End", ")", "{", "for", "(", "auto", "It", "=", "++", "Start", ";", "It", "!=", "End", ";"...

LLVM

ARM

TD

stmt_completion

CPU

7,901

[ "[", "{" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "D...

LLVM

Hexagon

TD

stmt_completion

DSP

7,902

[ ";" ]

[ "def", "tc_13bfbcf9", ":", "InstrItinClass" ]

LLVM

X86

CPP

stmt_completion

CPU

7,903

[ ".", "isOSNaCl", "(", ")", ")", ";" ]

[ "return", "Is64Bit", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&", "!", "TargetTriple" ]

GCC

arm

CPP

stmt_completion

CPU

7,904

[ "base", ",", "_", "_", "offset", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vldrhq_gather_shifted_offset_z_s16", "(", "int16_t", "const", "*", "_", "_", "base", ",", "uint16x8_t", "_", "_", "offset", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vldrhq_gather_shifted_offset_z_sv8hi", "(", ...

LLVM

JVM

CPP

next_suggestion

Virtual ISA

7,905

[ "IRB", ".", "CreateStore", "(", "SrcLoad", ",", "DstGEP", ")", ";" ]

[ "IdxVec", ".", "pop_back", "(", ")", ";", "}", "else", "{", "IdxVec", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Cxt", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "i", ")", ")", ")", ";", "Value", "*", ...

LLVM

Hexagon

TD

next_suggestion

DSP

7,906

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...

GCC

visium

MD

next_suggestion

Virtual ISA

7,907

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,908

[ "<NUM_LIT>", ";" ]

[ "if", "(", "lsb", ">", "msb", ")", "{", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "lsb", "=", "msb", ";", "}", "uint32_t", "msb_mask", "=", "<NUM_LIT>", ";", "if", "(", "msb", "!=", "<NUM_LIT>", ")", "msb_mask", "=", "("...

LLVM

ARM

TD

stmt_completion

CPU

7,909

[ ",", "v4i32", ",", "v2i32", ",", "ShOp", ">", ";" ]

[ "def", "v4i32", ":", "N3VQSL", "<", "<NUM_LIT>", ",", "op11_8", ",", "IIC_VMULi32Q", ",", "OpcodeStr", ",", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

7,910

[ "}" ]

[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")...

LLVM

ARM

TD

stmt_completion

CPU

7,911

[ "WriteVST4", "]", ">", ";" ]

[ "def", "VST1q16LowQPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST1x4", ">", ",", "Sched", "<", "[" ]

GCC

alpha

CPP

program_repair

MPU

7,912

[ "<FIXS>", "static", "bool", "vms_valid_pointer_mode", "(", "scalar_int_mode", ")", ";", "<FIXE>" ]

[ "#", "if", "TARGET_ABI_OPEN_VMSstatic", "void", "alpha_write_linkage", "(", "FILE", "*", ",", "const", "char", "*", ")", ";", "<BUGS>", "static", "bool", "vms_valid_pointer_mode", "(", "machine_mode", ")", ";", "<BUGE>", "#", "else", "#", "define", "vms_patch_bu...

LLVM

PowerPC

CPP

program_repair

CPU

7,913

[ "<FIXS>", "FunctionPass", "*", "createPPC64ISelPattern", "(", "TargetMachine", "&", "TM", ")", ";", "<FIXE>" ]

[ "FunctionPass", "*", "createPPCBranchSelectionPass", "(", ")", ";", "FunctionPass", "*", "createPPC32ISelSimple", "(", "TargetMachine", "&", "TM", ")", ";", "FunctionPass", "*", "createPPC32ISelPattern", "(", "TargetMachine", "&", "TM", ")", ";", "<BUGS>", "Function...

LLVM

AMDGPU

CPP

program_repair

GPU

7,914

[ "<FIXS>", "Policy", ".", "ShouldTrackLaneMasks", "=", "enableSubRegLiveness", "(", ")", ";", "<FIXE>" ]

[ "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";", "<BUGS>", "if", "(", "!", "enableSIScheduler", "(", ")", ")", "Policy", ".", "ShouldTrackLaneMasks", "=", "true", ";", "<BUGE>", "}", "bool", "SISubtarget", ...

LLVM

AArch64

CPP

next_suggestion

CPU

7,915

[ "DEBUG", "(", "printReachingDef", "(", "ColorOpToReachedUses", ",", "NbReg", ",", "TRI", ",", "IdToReg", ")", ")", ";" ]

[ "unsigned", "NbReg", "=", "RegToId", ".", "size", "(", ")", ";", "bool", "Modified", "=", "false", ";", "InstrToInstrs", "*", "ColorOpToReachedUses", "=", "new", "InstrToInstrs", "[", "NbReg", "]", ";", "reachingDef", "(", "MF", ",", "ColorOpToReachedUses", ...

LLVM

X86

CPP

stmt_completion

CPU

7,916

[ "NMBBI", ";" ]

[ "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator...

GCC

nds32

CPP

code_generation

CPU

7,917

[ "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", ...

[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...

LLVM

ARM

TD

next_suggestion

CPU

7,918

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,919

[ "has_soffset", ":", "false", ";" ]

[ "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->" ]

LLVM

X86

CPP

next_suggestion

CPU

7,920

[ "}" ]

[ "SDValue", "Broadcast", "=", "LowerVectorBroadcast", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Broadcast", ".", "getNode", "(", ")", ")", "return", "Broadcast", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "&&", "NumElem", "<=", "<NUM_LIT>", ")", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,921

[ ";" ]

[ "unsigned", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Pos", "=", "RSI", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Pos", "->", ...

GCC

rs6000

CPP

program_repair

CPU

7,922

[ "<FIXS>", "bool", "first", ",", "last", ";", "<FIXE>", "<FIXS>", "first", "=", "insn_must_be_first_in_group", "(", "insn", ")", ";", "last", "=", "insn_must_be_last_in_group", "(", "insn", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "first", "&&", "last", ")", ...

[ "static", "boolinsn_terminates_group_p", "(", "rtx", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "<BUGS>", "enum", "attr_type", "type", ";", "<BUGE>", "if", "(", "!", "insn", ")", "return", "false", ";", "<BUGS>", "type", "=", "get_attr_...

GCC

arm

CPP

next_suggestion

CPU

7,923

[ "}" ]

[ "rtx", "scratch_hi", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_movhi", "(", "scratch_hi", ",", "outval", ")", ")", ";", "outval", "=", "scratch_hi", ";", "}", "}", "em...

GCC

m32c

MD

stmt_completion

MPU

7,924

[ ")" ]

[ "(", "define_constants", "[", "(", "R0_REGNO", "<NUM_LIT>", ")", "(", "R2_REGNO", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,925

[ "}" ]

[ "OptimizeSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "MinimizeSize", "=", "STI", "->", "hasMinSize", "(", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlock...

GCC

i386

MD

stmt_completion

CPU

7,926

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

LLVM

X86

CPP

next_suggestion

CPU

7,927

[ "case", "X86", "::", "SQRTSSm", ":" ]

[ "case", "X86", "::", "CVTSD2SSrr", ":", "case", "X86", "::", "CVTSD2SSrm", ":", "case", "X86", "::", "Int_CVTSD2SSrr", ":", "case", "X86", "::", "Int_CVTSD2SSrm", ":", "case", "X86", "::", "CVTSS2SDrr", ":", "case", "X86", "::", "CVTSS2SDrm", ":", "case", ...

LLVM

R600

TD

stmt_completion

GPU

7,928

[ "=", "<NUM_LIT>", ";" ]

[ "let", "SIMM16", "=", "<NUM_LIT>", ";", "let", "isBarrier", "=", "<NUM_LIT>", ";", "let", "hasCtrlDep", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore" ]

LLVM

DLX

CPP

code_generation

CPU

7,929

[ "const", "MCFixupKindInfo", "&", "DLXAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "const", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", "FIXUP_DLX_NONE", "<STR_...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

GCC

arm

MD

next_suggestion

CPU

7,930

[ "}", ")" ]

[ "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

GCC

nds32

MD

stmt_completion

CPU

7,931

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,932

[ "(", ")", ";" ]

[ "L", "=", "TheLoop", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "TLI"...

GCC

aarch64

MD

program_repair

CPU

7,933

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "UNSPEC_GOTSMALLPIC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

7,934

[ ":", "$", "vz", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddul_vsvvl", "i64", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDULrvl_v", "i64", ":", "$", "sy", ",", "v256f64" ]

LLVM

ARM

TD

stmt_completion

CPU

7,935

[ ")", ",", "(", "ins", "addrmode6", ":", "$", "addr", ")", ",", "itin", ",", "<STR_LIT>", ">", ";" ]

[ "class", "VLDQPseudo", "<", "InstrItinClass", "itin", ">", ":", "PseudoNLdSt", "<", "(", "outs", "QPR", ":", "$", "dst" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,936

[ "}" ]

[ "static", "bool", "isGTorGE", "(", "ISD", "::", "CondCode", "CC", ")", "{", "return", "CC", "==", "ISD", "::", "SETGT", "||", "CC", "==", "ISD", "::", "SETGE", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,937

[ "}" ]

[ "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbLETarget", "(", ")", ",", "createARMDisassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheThumbBETarget", "(", ")", ",", "createARMDisassembler", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,938

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

7,939

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "return", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT...

GCC

mips

MD

next_suggestion

CPU

7,940

[ "<NUM_LIT>", "<NUM_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

7,941

[ "(", "set", "dstRegtype", ":", "$", "Rd", ",", "(", "OpNode", "srcRegtype", ":", "$", "Rn", ",", "immtype", ":", "$", "imm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{" ]

[ "class", "BaseAddSubImm", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "dstRegtype", ",", "RegisterClass", "srcRegtype", ",", "addsub_shifted_imm", "immtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "("...

GCC

mips

MD

stmt_completion

CPU

7,942

[ "UNSPEC_SUBQ", ")", ")", "]" ]

[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,943

[ "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT2", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty2", ")", ";" ]

[ "if", "(", "!", "ST", "->", "vectorsUseTwoUnits", "(", ")", "||", "!", "Ty1", "->", "isVectorTy", "(", ")", ")", "return", "Cost", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT1", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ...

LLVM

Hexagon

TD

stmt_completion

DSP

7,944

[ "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_b388cf", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let"...

LLVM

ARM

TD

next_suggestion

CPU

7,945

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,946

[ "}" ]

[ "if", "(", "isPIC", ")", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ",", "Hi", ")", ";", "return", "DAG", "....

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,947

[ "}" ]

[ "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "CallerRetTys", ";", "computeLegalValueVTs", "(", "F", ",", "TM", ",", "RetTy", ",", "CallerRetTys", ")", ";", "valTypesFromMVTs", "(", ...

GCC

arm

MD

program_repair

CPU

7,948

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VD", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "rtx", "vec", "=", "gen_reg_rtx", "(", ...

LLVM

X86

CPP

next_suggestion

CPU

7,949

[ "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "SrcVT", ".", "SimpleTy", "==", "MVT", "::", "i1", ")", "{", "ResultReg", "=", "FastEmitZExtFromI1", "(", "MVT", "::", "i8", ",", "ResultReg", ",", "false", ")", ";", "SrcVT", "=", "MVT", "::", "i8", ";", "if", "(", "ResultReg", "==", "<...

LLVM

MBlaze

CPP

next_suggestion

MPU

7,950

[ "}" ]

[ "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "default", ":", "return", "new", "MBlazeMCAsmInfo", "(", ")", ";", "}" ]

GCC

aarch64

MD

stmt_completion

CPU

7,951

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_test" ]

LLVM

ARM

TD

program_repair

CPU

7,952

[ "<FIXS>", "Requires", "[", "HasNEON", ",", "UseFPVMLx", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON", ",", "UseFPVMLx", "]", ">", ";", "<FIXE>", "<FIXS>", "Requires", "[", "HasNEON", ",", "HasFullFP16", ",", "UseFPVMLx", "]", ">", ";", "...

[ "IIC_VMACi16Q", ",", "IIC_VMACi32Q", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "add", ">", ";", "def", "VMLAfd", ":", "N3VDMulOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VMACD", ",", "<STR_LIT>", ",", "<...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,953

[ "}", ",", "<STR_LIT>", "label", "<STR_LIT>", ")", ";" ]

[ "LLVMContext", "&", "C", "=", "M", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "DL", ")", ";", "IRB", ".", "SetInsertPoint", "(", "BB", ")", ";", "BasicBlock", "*", ...

LLVM

X86

CPP

next_suggestion

CPU

7,954

[ "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";" ]

[ "unsigned", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrStoreOpc", "...

LLVM

X86

CPP

stmt_completion

CPU

7,955

[ "Zero", ")", ";" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "EVT", "InVT", "=", "N0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "ge...

LLVM

ARM

CPP

next_suggestion

CPU

7,956

[ "case", "ARM", "::", "MOVr_TC", ":" ]

[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "ARM", "::", "MOVr", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,957

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqi_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", "...

GCC

nds32

CPP

code_generation

CPU

7,958

[ "static", "void", "nds32_emit_isr_vector_section", "(", "int", "vector_id", ")", "{", "unsigned", "int", "vector_number_offset", "=", "<NUM_LIT>", ";", "const", "char", "*", "c_str", "=", "<STR_LIT>", "CATEGORY", "<STR_LIT>", ";", "const", "char", "*", "sr_str", ...

[ "Function", "to", "emit", "isr", "vector", "section", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

7,959

[ ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MOVTi16", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", ...

LLVM

Mips

CPP

stmt_completion

CPU

7,960

[ "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";" ]

[ "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_GPRel_4", ":", "if", "(", "isN64", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "...

LLVM

PowerPC

CPP

next_suggestion

CPU

7,961

[ "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";" ]

[ "assert", "(", "!", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "isVarArg", ")", "&&", "<STR_LIT>", "fastcc not supported on varargs functions", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ...

LLVM

MSP430

CPP

next_suggestion

MPU

7,962

[ "}" ]

[ "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

7,963

[ "Type", "*", ">", "ArgTys", ";" ]

[ "static", "const", "FunctionType", "*", "getType", "(", "LLVMContext", "&", "Context", ",", "unsigned", "id", ")", "{", "const", "Type", "*", "ResultTy", "=", "NULL", ";", "std", "::", "vector", "<", "const" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,964

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ...

LLVM

SystemZ

CPP

stmt_completion

CPU

7,965

[ ")", "return", "Op", ";" ]

[ "SDValue", "Op2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2f64", "&&", "Op1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BITC...

GCC

arm

MD

stmt_completion

CPU

7,966

[ ")" ]

[ "(", "unspec", ":", "MVE_0", "[", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VORRQ_F", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

7,967

[ ")", ";" ]

[ "static", "SDValue", "getConstVector", "(", "ArrayRef", "<", "APInt", ">", "Bits", ",", "MVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "APInt", "Undefs", "=", "APInt", "::", "getZero", "(", "Bits", ".", "size"...

LLVM

X86

CPP

stmt_completion

CPU

7,968

[ ")", "{" ]

[ "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "("...

GCC

aarch64

CPP

next_suggestion

CPU

7,969

[ "}" ]

[ "uint16x8_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uabdl2 %0.8h,%1.16b,%2.16b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", ...

LLVM

ARM

CPP

stmt_completion

CPU

7,970

[ ";" ]

[ "unsigned", "ArchID", "=", "ARM", "::", "parseArch", "(", "TT", ".", "getArchName", "(", ")", ")", ";", "if", "(", "ArchID", "!=", "ARM", "::", "AK_INVALID", "&&", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", "generic", "<STR_L...

LLVM

AArch64

TD

next_suggestion

CPU

7,971

[ "}" ]

[ "def", "simm8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "SImm8Operand", ";"...

LLVM

AArch64

CPP

next_suggestion

CPU

7,972

[ "}" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", "Success", ";" ]

GCC

arm

CPP

stmt_completion

CPU

7,973

[ ")", ";" ]

[ "return", "_", "_", "builtin_mve_vctp64q_mv2qi", "(", "_", "_", "a", ",", "_", "_", "p" ]

GCC

arm

CPP

stmt_completion

CPU

7,974

[ "acle gebits", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";" ]

[ "bool", "arm_ge_bits_access", "(", "void", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>" ]

LLVM

Lanai

CPP

stmt_completion

CPU

7,975

[ "<STR_LIT>", ";" ]

[ "return", "<STR_LIT>", "Lanai Assembly Printer" ]

LLVM

MSP430

CPP

next_suggestion

MPU

7,976

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]

[ "SDValue", "MSP430TargetLowering", "::", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "...

GCC

i386

MD

stmt_completion

CPU

7,977

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

7,978

[ "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Scale with no index!", "<STR_LIT>", ")", ";" ]

[ "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", ...

LLVM

X86

CPP

stmt_completion

CPU

7,979

[ "Load", ",", "STI", ")", ";" ]

[ "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseReg", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Scale", ")", ")", ";", "Load", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(...

GCC

frv

CPP

stmt_completion

VLIW

7,980

[ "(", ")", ")", ",", "SImode", ",", "fnaddr", ",", "Pmode", ",", "sc_reg", ",", "Pmode", ")", ";" ]

[ "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "<STR_LIT>", "__trampoline_setup", "<STR_LIT>", ")", ",", "FALSE", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "addr",...

LLVM

Hexagon

TD

stmt_completion

DSP

7,981

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "...

LLVM

ARM

CPP

stmt_completion

CPU

7,982

[ "]", ";" ]

[ "bool", "ARMTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVectorImpl", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,983

[ "AMDGPU", "::", "V_PK_SUB_U16", ";" ]

[ "ModIdx", "=", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ";", "SrcIdx", "=", "<NUM_LIT>", ";", "}", "assert", "(", "ModIdx", "!=", "-", "<NUM_LIT>", ")", ";", "ModIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "ModIdx", ")", ...

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

7,984

[ "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", ",", "raw_ostream", "&", ",", "raw_ostream", "&", ...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,985

[ "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";" ]

[ "const", "SIRegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "Register", "LowestAvailableVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MF"...

GCC

rs6000

CPP

program_repair

CPU

7,986

[ "<FIXS>", "get_ppc476_thunk_name", "(", "name", ")", ";", "<FIXE>" ]

[ "if", "(", "TARGET_LINK_STACK", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "get_ppc64_thunk_name", "(", "name", ")", ";", "<BUGE>", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ":\\n\\tmflr r0\\n\\tbl ", "<STR_LIT>", ")", ";", "strcat", "("...

GCC

i386

CPP

next_suggestion

CPU

7,987

[ "else", "{" ]

[ "if", "(", "(", "OPTION_SET_P", "(", "flag_unroll_loops", ")", ")", "||", "(", "OPTION_SET_P", "(", "flag_unroll_all_loops", ")", "&&", "flag_unroll_all_loops", ")", ")", "{", "if", "(", "!", "OPTION_SET_P", "(", "ix86_unroll_only_small_loops", ")", ")", "ix86_u...

GCC

msp430

MD

next_suggestion

MPU

7,988

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "call", ":", "HI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,989

[ ",", "EXTvvvi_16b", ",", "neon_uimm4", ">", ";" ]

[ "def", ":", "NI_Extract", "<", "v4f32", ",", "VPR128" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,990

[ ")", ";" ]

[ "Register", "getReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "<STR_LIT>", "Wrong CountValue accessor", "<STR_LIT>" ]

LLVM

OR1K

TD

next_suggestion

CPU

7,991

[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ",", "i32imm", ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,992

[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,993

[ "}" ]

[ "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "if", "(", "VT", "!=", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValue...

LLVM

ARM64

TD

stmt_completion

CPU

7,994

[ "(", "OpNode", "(", "v8i16", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]

[ "def", "v8i16_v4i32", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "Rd", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,995

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", ...

GCC

arm

CPP

stmt_completion

CPU

7,996

[ "c", ")", ";" ]

[ "vst1q_lane_u16", "(", "uint16_t", "*", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "_", "_", "builtin_neon_vst1_lanev8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ",", "(",...

GCC

m68k

MD

next_suggestion

MPU

7,997

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "...

LLVM

AArch64

CPP

code_generation

CPU

7,998

[ "uint32_t", "generateCompactUnwindEncoding", "(", "ArrayRef", "<", "MCCFIInstruction", ">", "Instrs", ")", "const", "override", "{", "if", "(", "Instrs", ".", "empty", "(", ")", ")", "return", "CU", "::", "UNWIND_ARM64_MODE_FRAMELESS", ";", "bool", "HasFP", "=",...

[ "Generate", "compact", "unwind", "encoding", "for", "the", "function", "based", "on", "the", "CFI", "instructions", "." ]

GCC

pa

MD

stmt_completion

CPU

7,999

[ ")", "]", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "...