docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM64	TD	next_suggestion	CPU	7,700	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...
GCC	i386	MD	stmt_completion	CPU	7,701	[ "V4SF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_iterator", "REDUC_SSE_PLUS_MODE", "[", "(", "V2DF", "<STR_LIT>", ")", "(" ]
LLVM	Nyuzi	TD	stmt_completion	GPU	7,702	[ ">", ";" ]	[ "def", "FmtI_V", ":", "FmtI", "<", "<NUM_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	7,703	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,704	[ "if", "(", "i", "!=", "<NUM_LIT>", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "<NUM_LIT>", "*", "i", ",", "MemSize", ")", ";" ]	[ "const", "RegisterBank", "", "RSrcBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "<NUM_LIT>", ")", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ";", "const", "RegisterBank", "", "OffsetBank", "=", "OpdMa...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,705	[ "return", "<STR_LIT>", "char", "<STR_LIT>", ";" ]	[ "std", "::", "string", "MetadataStreamerV3", "::", "getTypeName", "(", "Type", "*", "Ty", ",", "bool", "Signed", ")", "const", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", ...
GCC	arm	MD	program_repair	CPU	7,706	[ "<FIXS>", "[", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_...	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "crypto_mode", ">", "<BUGS>", "[", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "m...
LLVM	AArch64	CPP	stmt_completion	CPU	7,707	[ "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM	XCore	TD	stmt_completion	MPU	7,708	[ ":", "$", "b", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "LDAWDP_ru6", ":", "_FRU6", "<", "<NUM_LIT>", ",", "(", "outs", "RRegs", ":", "$", "a", ")", ",", "(", "ins", "i32imm" ]
GCC	i386	MD	stmt_completion	CPU	7,709	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	next_suggestion	CPU	7,710	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,711	[ "if", "(", "!", "HWLoopInfo", ".", "isHardwareLoopCandidate", "(", "SE", ",", "", "LI", ",", "", "DT", ")", ")", "{" ]	[ "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "<STR_LIT>", "preferPredicateOverEpilogue: inner-loop expected", "<STR_LIT>", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI...
LLVM	Hexagon	TD	stmt_completion	DSP	7,712	[ "<STR_LIT>", ";" ]	[ "def", "A2_padditnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM	Hexagon	TD	next_suggestion	DSP	7,713	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_isub_memopb_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT...
GCC	ia64	MD	next_suggestion	CPU	7,714	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "...
LLVM	AArch64	CPP	code_generation	CPU	7,715	[ "bool", "AArch64PostCoalescer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,716	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
GCC	rs6000	MD	program_repair	CPU	7,717	[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "VEC_E", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_base", ">", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<...
GCC	nds32	MD	next_suggestion	CPU	7,718	[ "DONE" ]	[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{",...
GCC	arm	MD	program_repair	CPU	7,719	[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "VDQIW", "(", "match_oper...
GCC	mmix	CPP	program_repair	CPU	7,720	[ "<FIXS>", "static", "void", "mmix_emit_sp_add", "PARAMS", "(", "(", "HOST_WIDE_INT", "offset", ")", ")", ";", "static", "void", "mmix_target_asm_function_prologue", "<FIXE>", "<FIXS>", "static", "void", "mmix_target_asm_function_end_prologue", "PARAMS", "(", "(", "FILE"...	[ "static", "struct", "machine_function", "", "mmix_init_machine_status", "PARAMS", "(", "(", "void", ")", ")", ";", "static", "void", "mmix_encode_section_info", "PARAMS", "(", "(", "tree", ",", "int", ")", ")", ";", "static", "const", "char", "", "mmix_strip...
LLVM	AArch64	CPP	stmt_completion	CPU	7,721	[ "break", ";" ]	[ "switch", "(", "cast", "<", "AArch64MCExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid expression modifier", "<STR_LIT>", ")", ";", "case", "AArch64MCExp...
LLVM	X86	CPP	program_repair	CPU	7,722	[ "<FIXS>", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]	[ "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "<BUGS>", "const", "unsigned", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")...
GCC	gcn	CPP	next_suggestion	GPU	7,723	[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "files", "[", "i", "]", ";", "i", "++", ")", "maybe_unlink", "(", "files", "[", "i", "]", ")", ";" ]	[ "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "obstack_ptr_grow", "(", "&", "files_to_cleanup", ",", "NULL", ")", ";", "const", "char", "", "", "files", "=", "XOBFINISH", "(", "&", "files_to_cleanup", ",", "const", "char",...
GCC	s390	CPP	program_repair	MPU	7,724	[ "<FIXS>", "const_tree", "type", ",", "bool", "named", ")", "<FIXE>", "<FIXS>", "if", "(", "s390_function_arg_vector", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "!", "named", ")", "return", ";", "cum", "->", "vrs", "+=", "<NUM_LIT>", ";", "}",...	[ "static", "voids390_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "<BUGS>", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "("...
LLVM	Hexagon	TD	next_suggestion	DSP	7,725	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "def", "A2_addpsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...
GCC	i386	CPP	next_suggestion	CPU	7,726	[ "return", "x", ";" ]	[ "}", "else", "return", "or", "ig_x", ";", "x", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")",...
GCC	m68k	MD	next_suggestion	MPU	7,727	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	aarch64	CPP	code_generation	CPU	7,728	[ "bool", "aarch64_simd_check_vect_par_cnst_half", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nelts", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "\|\|", "!", "GET_MODE_NUNITS", "(", "mode", ")", ".", "is_...	[ "Check", "OP", "for", "validity", "as", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "lanes", ",", "from", "the", "perspective", "of", "the"...
LLVM	Hexagon	TD	next_suggestion	DSP	7,729	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
GCC	cris	CPP	next_suggestion	MPU	7,730	[ "regno", "+=", "regno_inc", ";" ]	[ "if", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "{", "RTVEC_ELT", "(", "vec", ",", "nprefix", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "srcreg", ",", "plus_constant", "(", "Pmod...
LLVM	R600	CPP	next_suggestion	GPU	7,731	[ "return", "true", ";" ]	[ "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", ...
LLVM	R600	CPP	stmt_completion	GPU	7,732	[ "MI", ",", "int", "&", "FrameIndex", ")", "const", "{" ]	[ "unsigned", "AMDGPUInstrInfo", "::", "isStoreFromStackSlot", "(", "const", "MachineInstr", "*" ]
LLVM	X86	CPP	code_generation	CPU	7,733	[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")"...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	7,734	[ "IMPLICIT_DEF", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "V128", ":", "$", "Rn", ")", ",", "bsub", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "intOp", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", ",", "i8", ")", ")", ",", "(", "i32", "(", "SMOVvi8to32", "(", "INSERT_SUBREG", "(", "v16i8", "(" ]
GCC	arm	CPP	stmt_completion	CPU	7,735	[ "_", "a", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vmovltq_uv16qi", "(", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	7,736	[ "WriteVST2", "]", ">", ";" ]	[ "def", "VST4LNd32Pseudo", ":", "VSTQQLNPseudo", "<", "IIC_VST4ln", ">", ",", "Sched", "<", "[" ]
LLVM	MBlaze	CPP	code_generation	MPU	7,737	[ "void", "MBlazeAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";", "u...	[ "Frame", "Directive", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,738	[ "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...
GCC	rs6000	MD	stmt_completion	CPU	7,739	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,740	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "<=", "<NUM_LIT>", ...
GCC	sh	CPP	stmt_completion	CPU	7,741	[ ":", "gen_ashift", ";" ]	[ "void", "(", "*", "gen_fun", ")", "(", "int", ",", "int", ",", "rtx", ")", ";", "value", "&=", "<NUM_LIT>", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "return", ";", "}", "gen_fun", "=",...
LLVM	Hexagon	TD	next_suggestion	DSP	7,742	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_max", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_5ab2be", ...
LLVM	Hexagon	TD	next_suggestion	DSP	7,743	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,744	[ "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";" ]	[ "class", "Enc_412ff0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";",...
LLVM	AArch64	TD	next_suggestion	CPU	7,745	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...
GCC	alpha	CPP	program_repair	MPU	7,746	[ "<FIXS>", "<FIXE>", "<FIXS>", "reg_mask", "\|=", "<NUM_LIT>", "<<", "REG_RA", ";", "<FIXE>" ]	[ "sa_reg", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "<BUGE>", "if", "(", "sa_size", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "reg_mask", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tstq $26,%d($%d)\\n", "<STR_LIT...
GCC	arm	CPP	stmt_completion	CPU	7,747	[ ")", ";" ]	[ "static", "void", "arm_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "FUNC_OR_METHOD_TYPE_P", "(", "type", ")", ")", "{", "tree", "type_attr_list", ",", "attr_name", ";", "type_attr_list", "=", "TYPE_ATTRIBUTES", "(", "type", ")", ";", ...
GCC	alpha	MD	program_repair	MPU	7,748	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT...
LLVM	X86	CPP	next_suggestion	CPU	7,749	[ "}" ]	[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "false", ";", "return", "true", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,750	[ ")" ]	[ "[", "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", ...
LLVM	Hexagon	TD	stmt_completion	DSP	7,751	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
GCC	mips	MD	program_repair	CPU	7,752	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_C", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "m...
LLVM	X86	CPP	next_suggestion	CPU	7,753	[ "}" ]	[ "case", "ISD", "::", "MUL", ":", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "VT", ")", "&&", "!", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,754	[ "}" ]	[ "AU", ".", "addRequired", "<", "WebAssemblyExceptionInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	7,755	[ ",", "EndLoc", ")", ";" ]	[ "auto", "Res", "=", "std", "::", "make_unique", "<", "TPCOperand", ">", "(", "OpKind", "::", "Comparison", ",", "StartLoc" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,756	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM	PowerPC	TD	program_repair	CPU	7,757	[ "<FIXS>", "[", "(", "set", "i32", ":", "$", "rA", ",", "(", "PPCmfvsr", "f64", ":", "$", "XT", ")", ")", "]", ">", ",", "ZExt32To64", ";", "<FIXE>" ]	[ "Requires", "[", "In64BitMode", "]", ">", ";", "def", "MFVSRWZ", ":", "XX1_RS6_RD5_XO", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "gprc", ":", "$", "rA", ")", ",", "(", "ins", "vsfrc", ":", "$", "XT", ")", ",", "<STR_LIT>", ",", "IIC_VecGeneral"...
LLVM	Mips	CPP	stmt_completion	CPU	7,758	[ ";" ]	[ "bool", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "int", "Offset", ",", "std", "::", "function", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MipsTargetStreamer", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,759	[ "MI", "->", "eraseFromParent", "(", ")", ";" ]	[ "unsigned", "new", "val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AtomicOrdering", "Ord", "=", "st...
GCC	gcn	CPP	code_generation	GPU	7,760	[ "static", "void", "load_image", "(", "const", "char", "", "filename", ")", "{", "size_t", "image_size", ";", "Elf64_Ehdr", "", "image", "=", "(", "void", "*", ")", "read_file", "(", "filename", ",", "&", "image_size", ")", ";", "XHSA", "(", "hsa_fns", ...	[ "Read", "a", "HSA", "Code", "Object", "(", "HSACO", ")", "from", "file", ",", "and", "load", "it", "into", "the", "device", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	7,761	[ ")", "{" ]	[ "vqshlq_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b" ]
GCC	tilegx	MD	stmt_completion	VLIW	7,762	[ "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
GCC	arm	CPP	stmt_completion	CPU	7,763	[ "(", "fndecl", ")", ")", ";" ]	[ "fndecl", "=", "*", "node", ";", "if", "(", "!", "TREE_PUBLIC", "(", "fndecl", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute has no effect on functions ", "<STR_LIT>", "<STR_LIT>", "with static linkage", "<STR_LIT>", ",", "name",...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,764	[ "}" ]	[ "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SL", ",", "MVT", "::", "i32", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", ...
LLVM	ARM	CPP	next_suggestion	CPU	7,765	[ "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "ARM", "::", "VTOSIZD", ":", "ARM", "::", "VTOUIZD", ";" ]	[ "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", ...
LLVM	Hexagon	TD	next_suggestion	DSP	7,766	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM	Hexagon	TD	next_suggestion	DSP	7,767	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ...
LLVM	Mips	CPP	next_suggestion	CPU	7,768	[ "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", "<STR_LIT>", ",", "&", "Inst", ")", ";" ]	[ "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "T", ")", ";", "if", "(", "RV", "==", "NoFPRet", ")", "continue", ";", "static", "const", "char", "*", "Helper", "[", "NoFPRet", "]", "=", "{", "<STR_LIT>", "__mips16_ret_sf", "<STR_LIT>", ",", "<S...
LLVM	ARM64	TD	next_suggestion	CPU	7,769	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,770	[ "(", "<NUM_LIT>", ")", ";" ]	[ "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "if", "(", "ST", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "(", "ST", "->", "isSVEAvailable", "(", ")", "\|\|", "EnableFixedwidthAutovecInStreamingMode", ")", ")", "return", "TypeSize", "::",...
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,771	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "SReg_64RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ...
GCC	fr30	MD	next_suggestion	DSP	7,772	[ ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	7,773	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_...
LLVM	AArch64	CPP	next_suggestion	CPU	7,774	[ "if", "(", "!", "AFI", "\|\|", "AFI", "->", "hasRedZone", "(", ")", ".", "value_or", "(", "true", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Unable to insert indirect branch inside function that has red zone", "<STR_LIT>", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addSym", "(", "DestBB", ".", "getSymbol", "(", ")", ",", "<STR_LIT>",...
LLVM	AArch64	TD	next_suggestion	CPU	7,775	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]	[ "def", "imm32_0_7", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	7,776	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CV...
GCC	m68k	MD	stmt_completion	MPU	7,777	[ ")", "-", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ...
LLVM	AArch64	CPP	next_suggestion	CPU	7,778	[ "for", "(", "auto", "&", "Opnd", ":", "MI", "->", "uses", "(", ")", ")", "{" ]	[ "if", "(", "TLI", ".", "supportSwiftError", "(", ")", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "SV", ")", ")", "{", "if", "(", "Arg", "->", "hasSwiftErrorAttr", "(", ")", ")", "return", "fals...
GCC	powerpcspe	CPP	stmt_completion	CPU	7,779	[ "<STR_LIT>", ",", "attr_id", ")", ";" ]	[ "return", "is_attribute_p", "(", "<STR_LIT>", "altivec" ]
GCC	i386	MD	stmt_completion	CPU	7,780	[ ")", "]", ")" ]	[ "(", "define_mode_attr", "SDOT_PMADD_SUF", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,781	[ ")", ";" ]	[ "assert", "(", "ValSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported value size", "<STR_LIT>", ")", ";", "assert", "(", "LocSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported location size", "<STR_LIT>", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")...
LLVM	VE	TD	next_suggestion	CPU	7,782	[ "}" ]	[ "def", "VEMEMziiAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	7,783	[ "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "cas...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]
GCC	rs6000	CPP	stmt_completion	CPU	7,784	[ "new", "_", "optimize", ";" ]	[ "if", "(", "func_optimize", "&&", "func_optimize", "!=", "old_optimize", ")", "cl_optimization_restore", "(", "&", "global_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_save", "(", "&", "cur_target", ",", "&", "global_opt...
LLVM	AArch64	TD	stmt_completion	CPU	7,785	[ "<STR_LIT>", ";" ]	[ "def", "movimm64_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,786	[ "(", ")", ";" ]	[ "AU", ".", "addRequired", "<", "MachineLoopInfoWrapperPass", ">" ]
GCC	rs6000	MD	next_suggestion	CPU	7,787	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	7,788	[ "<FIXS>", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "<BUGS>", "MIRBuilder", ".", "buildConstant", "(", "ShiftAmt", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "MIRBuilder", ".", "buildInstr", "(...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,789	[ "(", ")", ";" ]	[ "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "return", ";"...
GCC	i386	MD	program_repair	CPU	7,790	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "}", ")", "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "...
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,791	[ "{" ]	[ "bool", "isVCSrc32", "(", ")", "const" ]
GCC	ia64	CPP	program_repair	CPU	7,792	[ "<FIXS>", "ia64_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "<FIXE>" ]	[ "static", "bool", "<BUGS>", "ia64_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "cod...
LLVM	X86	CPP	stmt_completion	CPU	7,793	[ "<NUM_LIT>", ",", "X86", "::", "MaxShuffleCombineDepth", ",", "false", ",", "true", ",", "true", ",", "DAG", ",", "Subtarget", ")", ";" ]	[ "static", "SDValue", "combineX86ShufflesRecursively", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "return", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",...
LLVM	X86	CPP	stmt_completion	CPU	7,794	[ "EFLAGS", ".", "getResNo", "(", ")", ")", ";" ]	[ "X86", "::", "CondCode", "CC", "=", "X86", "::", "CondCode", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "X86", "::", ...
GCC	aarch64	CPP	stmt_completion	CPU	7,795	[ "_", "b", ")", ";" ]	[ "vqrshrnh_n_u16", "(", "uint16_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_uqrshrn_nhi_uus", "(", "_", "_", "a", ",", "_" ]
LLVM	VE	CPP	code_generation	CPU	7,796	[ "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,797	[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", ...
LLVM	Mips	TD	stmt_completion	CPU	7,798	[ ",", "<NUM_LIT>", ">", ";" ]	[ "class", "FRCP_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,799	[ "(", "COPY_TO_REGCLASS", "$", "A", ",", "VRRC", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v16i8", "(", "bitconvert", "v2f64", ":", "$", "A", ")", ")", "," ]

LLVM

ARM64

TD

next_suggestion

CPU

7,700

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...

GCC

i386

MD

stmt_completion

CPU

7,701

[ "V4SF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_iterator", "REDUC_SSE_PLUS_MODE", "[", "(", "V2DF", "<STR_LIT>", ")", "(" ]

LLVM

Nyuzi

TD

stmt_completion

GPU

7,702

[ ">", ";" ]

[ "def", "FmtI_V", ":", "FmtI", "<", "<NUM_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

7,703

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,704

[ "if", "(", "i", "!=", "<NUM_LIT>", ")", "BaseMMO", "=", "MF", ".", "getMachineMemOperand", "(", "BaseMMO", ",", "MMOOffset", "+", "<NUM_LIT>", "*", "i", ",", "MemSize", ")", ";" ]

[ "const", "RegisterBank", "*", "RSrcBank", "=", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getOperandMapping", "(", "<NUM_LIT>", ")", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ";", "const", "RegisterBank", "*", "OffsetBank", "=", "OpdMa...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,705

[ "return", "<STR_LIT>", "char", "<STR_LIT>", ";" ]

[ "std", "::", "string", "MetadataStreamerV3", "::", "getTypeName", "(", "Type", "*", "Ty", ",", "bool", "Signed", ")", "const", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "IntegerTyID", ":", "{", "if", "(", ...

GCC

arm

MD

program_repair

CPU

7,706

[ "<FIXS>", "[", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "CRYPTO_...

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "crypto_mode", ">", "<BUGS>", "[", "(", "match_operand", ":", "crypto_mode", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "m...

LLVM

AArch64

CPP

stmt_completion

CPU

7,707

[ "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...

LLVM

XCore

TD

stmt_completion

MPU

7,708

[ ":", "$", "b", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "LDAWDP_ru6", ":", "_FRU6", "<", "<NUM_LIT>", ",", "(", "outs", "RRegs", ":", "$", "a", ")", ",", "(", "ins", "i32imm" ]

GCC

i386

MD

stmt_completion

CPU

7,709

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

next_suggestion

CPU

7,710

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,711

[ "if", "(", "!", "HWLoopInfo", ".", "isHardwareLoopCandidate", "(", "SE", ",", "*", "LI", ",", "*", "DT", ")", ")", "{" ]

[ "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "<STR_LIT>", "preferPredicateOverEpilogue: inner-loop expected", "<STR_LIT>", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI...

LLVM

Hexagon

TD

stmt_completion

DSP

7,712

[ "<STR_LIT>", ";" ]

[ "def", "A2_padditnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...

LLVM

Hexagon

TD

next_suggestion

DSP

7,713

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_isub_memopb_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT...

GCC

ia64

MD

next_suggestion

CPU

7,714

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "...

LLVM

AArch64

CPP

code_generation

CPU

7,715

[ "bool", "AArch64PostCoalescer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,716

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...

GCC

rs6000

MD

program_repair

CPU

7,717

[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "VEC_E", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC_base", ">", "<NUM_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<...

GCC

nds32

MD

next_suggestion

CPU

7,718

[ "DONE" ]

[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{",...

GCC

arm

MD

program_repair

CPU

7,719

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "VDQIW", "(", "match_oper...

GCC

mmix

CPP

program_repair

CPU

7,720

[ "<FIXS>", "static", "void", "mmix_emit_sp_add", "PARAMS", "(", "(", "HOST_WIDE_INT", "offset", ")", ")", ";", "static", "void", "mmix_target_asm_function_prologue", "<FIXE>", "<FIXS>", "static", "void", "mmix_target_asm_function_end_prologue", "PARAMS", "(", "(", "FILE"...

[ "static", "struct", "machine_function", "*", "mmix_init_machine_status", "PARAMS", "(", "(", "void", ")", ")", ";", "static", "void", "mmix_encode_section_info", "PARAMS", "(", "(", "tree", ",", "int", ")", ")", ";", "static", "const", "char", "*", "mmix_strip...

LLVM

AArch64

CPP

stmt_completion

CPU

7,721

[ "break", ";" ]

[ "switch", "(", "cast", "<", "AArch64MCExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid expression modifier", "<STR_LIT>", ")", ";", "case", "AArch64MCExp...

LLVM

X86

CPP

program_repair

CPU

7,722

[ "<FIXS>", "const", "Register", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]

[ "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", "&&", "<STR_LIT>", "unexpected instruction", "<STR_LIT>", ")", ";", "<BUGS>", "const", "unsigned", "DefReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")...

GCC

gcn

CPP

next_suggestion

GPU

7,723

[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "files", "[", "i", "]", ";", "i", "++", ")", "maybe_unlink", "(", "files", "[", "i", "]", ")", ";" ]

[ "void", "tool_cleanup", "(", "bool", "from_signal", "ATTRIBUTE_UNUSED", ")", "{", "obstack_ptr_grow", "(", "&", "files_to_cleanup", ",", "NULL", ")", ";", "const", "char", "*", "*", "files", "=", "XOBFINISH", "(", "&", "files_to_cleanup", ",", "const", "char",...

GCC

s390

CPP

program_repair

MPU

7,724

[ "<FIXS>", "const_tree", "type", ",", "bool", "named", ")", "<FIXE>", "<FIXS>", "if", "(", "s390_function_arg_vector", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "!", "named", ")", "return", ";", "cum", "->", "vrs", "+=", "<NUM_LIT>", ";", "}",...

[ "static", "voids390_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "<BUGS>", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "<BUGE>", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "("...

LLVM

Hexagon

TD

next_suggestion

DSP

7,725

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "def", "A2_addpsat", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...

GCC

i386

CPP

next_suggestion

CPU

7,726

[ "return", "x", ";" ]

[ "}", "else", "return", "or", "ig_x", ";", "x", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")",...

GCC

m68k

MD

next_suggestion

MPU

7,727

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

aarch64

CPP

code_generation

CPU

7,728

[ "bool", "aarch64_simd_check_vect_par_cnst_half", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "high", ")", "{", "int", "nelts", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "||", "!", "GET_MODE_NUNITS", "(", "mode", ")", ".", "is_...

[ "Check", "OP", "for", "validity", "as", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "lanes", ",", "from", "the", "perspective", "of", "the"...

LLVM

Hexagon

TD

next_suggestion

DSP

7,729

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...

GCC

cris

CPP

next_suggestion

MPU

7,730

[ "regno", "+=", "regno_inc", ";" ]

[ "if", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "{", "RTVEC_ELT", "(", "vec", ",", "nprefix", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "srcreg", ",", "plus_constant", "(", "Pmod...

LLVM

R600

CPP

next_suggestion

GPU

7,731

[ "return", "true", ";" ]

[ "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", ...

LLVM

R600

CPP

stmt_completion

GPU

7,732

[ "MI", ",", "int", "&", "FrameIndex", ")", "const", "{" ]

[ "unsigned", "AMDGPUInstrInfo", "::", "isStoreFromStackSlot", "(", "const", "MachineInstr", "*" ]

LLVM

X86

CPP

code_generation

CPU

7,733

[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")"...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

7,734

[ "IMPLICIT_DEF", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "!", "strconcat", "(", "baseOpc", ",", "<STR_LIT>", ")", ")", "V128", ":", "$", "Rn", ")", ",", "bsub", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "intOp", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", ",", "i8", ")", ")", ",", "(", "i32", "(", "SMOVvi8to32", "(", "INSERT_SUBREG", "(", "v16i8", "(" ]

GCC

arm

CPP

stmt_completion

CPU

7,735

[ "_", "a", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vmovltq_uv16qi", "(", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

7,736

[ "WriteVST2", "]", ">", ";" ]

[ "def", "VST4LNd32Pseudo", ":", "VSTQQLNPseudo", "<", "IIC_VST4ln", ">", ",", "Sched", "<", "[" ]

LLVM

MBlaze

CPP

code_generation

MPU

7,737

[ "void", "MBlazeAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "u...

[ "Frame", "Directive", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,738

[ "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...

GCC

rs6000

MD

stmt_completion

CPU

7,739

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,740

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "<=", "<NUM_LIT>", ...

GCC

sh

CPP

stmt_completion

CPU

7,741

[ ":", "gen_ashift", ";" ]

[ "void", "(", "*", "gen_fun", ")", "(", "int", ",", "int", ",", "rtx", ")", ";", "value", "&=", "<NUM_LIT>", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "return", ";", "}", "gen_fun", "=",...

LLVM

Hexagon

TD

next_suggestion

DSP

7,742

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_max", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_5ab2be", ...

LLVM

Hexagon

TD

next_suggestion

DSP

7,743

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,744

[ "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";" ]

[ "class", "Enc_412ff0", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";",...

LLVM

AArch64

TD

next_suggestion

CPU

7,745

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...

GCC

alpha

CPP

program_repair

MPU

7,746

[ "<FIXS>", "<FIXE>", "<FIXS>", "reg_mask", "|=", "<NUM_LIT>", "<<", "REG_RA", ";", "<FIXE>" ]

[ "sa_reg", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "<BUGE>", "if", "(", "sa_size", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "reg_mask", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "<BUGE>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tstq $26,%d($%d)\\n", "<STR_LIT...

GCC

arm

CPP

stmt_completion

CPU

7,747

[ ")", ";" ]

[ "static", "void", "arm_set_default_type_attributes", "(", "tree", "type", ")", "{", "if", "(", "FUNC_OR_METHOD_TYPE_P", "(", "type", ")", ")", "{", "tree", "type_attr_list", ",", "attr_name", ";", "type_attr_list", "=", "TYPE_ATTRIBUTES", "(", "type", ")", ";", ...

GCC

alpha

MD

program_repair

MPU

7,748

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT...

LLVM

X86

CPP

next_suggestion

CPU

7,749

[ "}" ]

[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "false", ";", "return", "true", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,750

[ ")" ]

[ "[", "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMDI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", ...

LLVM

Hexagon

TD

stmt_completion

DSP

7,751

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

GCC

mips

MD

program_repair

CPU

7,752

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_C", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "m...

LLVM

X86

CPP

next_suggestion

CPU

7,753

[ "}" ]

[ "case", "ISD", "::", "MUL", ":", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i64", "&&", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "VT", ")", "&&", "!", "TLI", ".", "isOperationLegal", "(", "SrcOpcode", ",", "...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,754

[ "}" ]

[ "AU", ".", "addRequired", "<", "WebAssemblyExceptionInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

7,755

[ ",", "EndLoc", ")", ";" ]

[ "auto", "Res", "=", "std", "::", "make_unique", "<", "TPCOperand", ">", "(", "OpKind", "::", "Comparison", ",", "StartLoc" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,756

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...

LLVM

PowerPC

TD

program_repair

CPU

7,757

[ "<FIXS>", "[", "(", "set", "i32", ":", "$", "rA", ",", "(", "PPCmfvsr", "f64", ":", "$", "XT", ")", ")", "]", ">", ",", "ZExt32To64", ";", "<FIXE>" ]

[ "Requires", "[", "In64BitMode", "]", ">", ";", "def", "MFVSRWZ", ":", "XX1_RS6_RD5_XO", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "gprc", ":", "$", "rA", ")", ",", "(", "ins", "vsfrc", ":", "$", "XT", ")", ",", "<STR_LIT>", ",", "IIC_VecGeneral"...

LLVM

Mips

CPP

stmt_completion

CPU

7,758

[ ";" ]

[ "bool", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "int", "Offset", ",", "std", "::", "function", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MipsTargetStreamer", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,759

[ "MI", "->", "eraseFromParent", "(", ")", ";" ]

[ "unsigned", "new", "val", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AtomicOrdering", "Ord", "=", "st...

GCC

gcn

CPP

code_generation

GPU

7,760

[ "static", "void", "load_image", "(", "const", "char", "*", "filename", ")", "{", "size_t", "image_size", ";", "Elf64_Ehdr", "*", "image", "=", "(", "void", "*", ")", "read_file", "(", "filename", ",", "&", "image_size", ")", ";", "XHSA", "(", "hsa_fns", ...

[ "Read", "a", "HSA", "Code", "Object", "(", "HSACO", ")", "from", "file", ",", "and", "load", "it", "into", "the", "device", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

7,761

[ ")", "{" ]

[ "vqshlq_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b" ]

GCC

tilegx

MD

stmt_completion

VLIW

7,762

[ "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...

GCC

arm

CPP

stmt_completion

CPU

7,763

[ "(", "fndecl", ")", ")", ";" ]

[ "fndecl", "=", "*", "node", ";", "if", "(", "!", "TREE_PUBLIC", "(", "fndecl", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute has no effect on functions ", "<STR_LIT>", "<STR_LIT>", "with static linkage", "<STR_LIT>", ",", "name",...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,764

[ "}" ]

[ "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SL", ",", "MVT", "::", "i32", ",", "Load", ",", "ShiftAmt", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", ...

LLVM

ARM

CPP

next_suggestion

CPU

7,765

[ "else", "if", "(", "OpTy", "->", "isDoubleTy", "(", ")", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "Opc", "=", "isSigned", "?", "ARM", "::", "VTOSIZD", ":", "ARM", "::", "VTOUIZD", ";" ]

[ "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "Type", "*", "OpTy", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "if", "(", "OpTy", "->", "isFloatTy", "(", ")", ")", ...

LLVM

Hexagon

TD

next_suggestion

DSP

7,766

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...

LLVM

Hexagon

TD

next_suggestion

DSP

7,767

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ...

LLVM

Mips

CPP

next_suggestion

CPU

7,768

[ "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", "<STR_LIT>", ",", "&", "Inst", ")", ";" ]

[ "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "T", ")", ";", "if", "(", "RV", "==", "NoFPRet", ")", "continue", ";", "static", "const", "char", "*", "Helper", "[", "NoFPRet", "]", "=", "{", "<STR_LIT>", "__mips16_ret_sf", "<STR_LIT>", ",", "<S...

LLVM

ARM64

TD

next_suggestion

CPU

7,769

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,770

[ "(", "<NUM_LIT>", ")", ";" ]

[ "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "if", "(", "ST", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "(", "ST", "->", "isSVEAvailable", "(", ")", "||", "EnableFixedwidthAutovecInStreamingMode", ")", ")", "return", "TypeSize", "::",...

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,771

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "SReg_64RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "AMDGPU", "::", "sub0", ",", "DL", ",", "MVT", "::", "i32", ...

GCC

fr30

MD

next_suggestion

DSP

7,772

[ ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

7,773

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_...

LLVM

AArch64

CPP

next_suggestion

CPU

7,774

[ "if", "(", "!", "AFI", "||", "AFI", "->", "hasRedZone", "(", ")", ".", "value_or", "(", "true", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Unable to insert indirect branch inside function that has red zone", "<STR_LIT>", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addSym", "(", "DestBB", ".", "getSymbol", "(", ")", ",", "<STR_LIT>",...

LLVM

AArch64

TD

next_suggestion

CPU

7,775

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";" ]

[ "def", "imm32_0_7", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

7,776

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CV...

GCC

m68k

MD

stmt_completion

MPU

7,777

[ ")", "-", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ...

LLVM

AArch64

CPP

next_suggestion

CPU

7,778

[ "for", "(", "auto", "&", "Opnd", ":", "MI", "->", "uses", "(", ")", ")", "{" ]

[ "if", "(", "TLI", ".", "supportSwiftError", "(", ")", ")", "{", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "SV", ")", ")", "{", "if", "(", "Arg", "->", "hasSwiftErrorAttr", "(", ")", ")", "return", "fals...

GCC

powerpcspe

CPP

stmt_completion

CPU

7,779

[ "<STR_LIT>", ",", "attr_id", ")", ";" ]

[ "return", "is_attribute_p", "(", "<STR_LIT>", "altivec" ]

GCC

i386

MD

stmt_completion

CPU

7,780

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "SDOT_PMADD_SUF", "[", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,781

[ ")", ";" ]

[ "assert", "(", "ValSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported value size", "<STR_LIT>", ")", ";", "assert", "(", "LocSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unsupported location size", "<STR_LIT>", ")", ";", "markPhysRegUsed", "(", "PhysReg", ")...

LLVM

VE

TD

next_suggestion

CPU

7,782

[ "}" ]

[ "def", "VEMEMziiAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

7,783

[ "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "cas...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

GCC

rs6000

CPP

stmt_completion

CPU

7,784

[ "new", "_", "optimize", ";" ]

[ "if", "(", "func_optimize", "&&", "func_optimize", "!=", "old_optimize", ")", "cl_optimization_restore", "(", "&", "global_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_save", "(", "&", "cur_target", ",", "&", "global_opt...

LLVM

AArch64

TD

stmt_completion

CPU

7,785

[ "<STR_LIT>", ";" ]

[ "def", "movimm64_shift", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,786

[ "(", ")", ";" ]

[ "AU", ".", "addRequired", "<", "MachineLoopInfoWrapperPass", ">" ]

GCC

rs6000

MD

next_suggestion

CPU

7,787

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

7,788

[ "<FIXS>", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "<BUGS>", "MIRBuilder", ".", "buildConstant", "(", "ShiftAmt", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "MIRBuilder", ".", "buildInstr", "(...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,789

[ "(", ")", ";" ]

[ "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "!", "Value", ")", "return", ";"...

GCC

i386

MD

program_repair

CPU

7,790

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "}", ")", "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "...

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,791

[ "{" ]

[ "bool", "isVCSrc32", "(", ")", "const" ]

GCC

ia64

CPP

program_repair

CPU

7,792

[ "<FIXS>", "ia64_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "<FIXE>" ]

[ "static", "bool", "<BUGS>", "ia64_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "cod...

LLVM

X86

CPP

stmt_completion

CPU

7,793

[ "<NUM_LIT>", ",", "X86", "::", "MaxShuffleCombineDepth", ",", "false", ",", "true", ",", "true", ",", "DAG", ",", "Subtarget", ")", ";" ]

[ "static", "SDValue", "combineX86ShufflesRecursively", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "return", "combineX86ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",...

LLVM

X86

CPP

stmt_completion

CPU

7,794

[ "EFLAGS", ".", "getResNo", "(", ")", ")", ";" ]

[ "X86", "::", "CondCode", "CC", "=", "X86", "::", "CondCode", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", "==", "X86", "::", ...

GCC

aarch64

CPP

stmt_completion

CPU

7,795

[ "_", "b", ")", ";" ]

[ "vqrshrnh_n_u16", "(", "uint16_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_uqrshrn_nhi_uus", "(", "_", "_", "a", ",", "_" ]

LLVM

VE

CPP

code_generation

CPU

7,796

[ "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,797

[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", ...

LLVM

Mips

TD

stmt_completion

CPU

7,798

[ ",", "<NUM_LIT>", ">", ";" ]

[ "class", "FRCP_D_ENC", ":", "MSA_2RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,799

[ "(", "COPY_TO_REGCLASS", "$", "A", ",", "VRRC", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v16i8", "(", "bitconvert", "v2f64", ":", "$", "A", ")", ")", "," ]