docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	next_suggestion	CPU	8,400	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";" ]	[ "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")"...
LLVM	Mips	TD	next_suggestion	CPU	8,401	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]	[ "class", "CLO_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "...
LLVM	GBZ80	CPP	stmt_completion	MPU	8,402	[ "FS", ")", ";" ]	[ "return", "createGBZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", "," ]
GCC	i386	MD	next_suggestion	CPU	8,403	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_...
LLVM	PowerPC	TD	stmt_completion	CPU	8,404	[ "set", "v4f32", ":", "$", "XT", ",", "(", "fadd", "v4f32", ":", "$", "XA", ",", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]	[ "def", "XVADDSP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(" ]
GCC	c4x	MD	program_repair	DSP	8,405	[ "<FIXS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "mult", ":", "QF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_opera...
GCC	nds32	MD	next_suggestion	CPU	8,406	[ "<STR_LIT>" ]	[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<S...
GCC	alpha	CPP	code_generation	MPU	8,407	[ "static", "bool", "alpha_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ...	[ "legitimate_address_p", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "t...
LLVM	AArch64	TD	next_suggestion	CPU	8,408	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "!", "cast", "<", "Operand", ">", "(", "<STR_LIT>", "#", "width", ")", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	8,409	[ ")", ";" ]	[ "}", "x", ";", "x", ".", "l", "[", "<NUM_LIT>", "]", "=", "l", ";", "return", "(", "x", ".", "q" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,410	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...
LLVM	HSAIL	TD	next_suggestion	Virtual ISA	8,411	[ "int", "UNDEF", "=", "<NUM_LIT>", ";" ]	[ "int", "SMALL", "=", "<NUM_LIT>", ";", "int", "LARGE", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,412	[ "return", "ConsumerSingleIndex", "==", "ProdPairIndex", ";" ]	[ "bool", "HexagonMCInstrInfo", "::", "IsSingleConsumerRefPairProducer", "(", "unsigned", "Producer", ",", "unsigned", "Consumer", ")", "{", "if", "(", "IsVecRegPair", "(", "Producer", ")", "&&", "IsVecRegSingle", "(", "Consumer", ")", ")", "{", "const", "unsigned",...
GCC	aarch64	CPP	stmt_completion	CPU	8,413	[ ")", ";" ]	[ "std", "::", "string", "extension", "=", "aarch64_get_extension_string_for_isa_flags", "(", "default_isa_flags", ",", "default_arch", "->", "flags", ")", ";", "aarch64_last_printed_arch_string", "=", "default_arch", "->", "name", "+", "extension", ";", "aarch64_last_print...
GCC	arm	MD	stmt_completion	CPU	8,414	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Blackfin	CPP	next_suggestion	DSP	8,415	[ "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";" ]	[ "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==",...
LLVM	VE	CPP	next_suggestion	CPU	8,416	[ "}" ]	[ "inline", "static", "<STR_LIT>", "::", "<STR_LIT>", "stringToVERD", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_...
GCC	rs6000	CPP	stmt_completion	CPU	8,417	[ ",", "op0", ")", ";" ]	[ "break", ";", "case", "ALTIVEC_BUILTIN_LD_INTERNAL_1ti", ":", "icode", "=", "CODE_FOR_vector_altivec_load_v1ti", ";", "break", ";", "default", ":", "", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "", "expandedp", "=", "true", ";", "arg0", ...
LLVM	PowerPC	CPP	stmt_completion	CPU	8,418	[ ",", "Ops", ".", "size", "(", ")", ")", ";" ]	[ "unsigned", "CallOpc", "=", "PrepareCall", "(", "DAG", ",", "Callee", ",", "InFlag", ",", "Chain", ",", "dl", ",", "SPDiff", ",", "isTailCall", ",", "RegsToPass", ",", "Ops", ",", "NodeTys", ",", "PPCSubTarget", ")", ";", "int", "BytesCalleePops", "=", "...
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,419	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32"...
GCC	i386	CPP	stmt_completion	CPU	8,420	[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmadd52luq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(", "_", "_", "v4di", ")", "_", "_", "Y", ",", "(", "_", "_", "v4di", ")", "_", "_", "Z", ",", "(", "...
LLVM	ARM	CPP	next_suggestion	CPU	8,421	[ "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";" ]	[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ...
LLVM	SystemZ	TD	next_suggestion	CPU	8,422	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "InstRRE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
LLVM	Hexagon	CPP	stmt_completion	DSP	8,423	[ "(", "RC", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "W0", ",", "W1", ",", "W2", ",", "W3", ",", "W4", ",", "W5", ",", "W6", ",", "W7", ",", "W8", ",", "W9", ",", "W10", ",", "W11", ",", "W12", ",", "W13", ",", "W14", ",", "W15", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "Ve...
LLVM	AArch64	CPP	next_suggestion	CPU	8,424	[ "}" ]	[ "EncodedValue", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "EncodedValue", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,425	[ ")", ")", ")", ")" ]	[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>"...
GCC	nios2	MD	next_suggestion	MPU	8,426	[ "<STR_LIT>" ]	[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ...
LLVM	SystemZ	CPP	program_repair	CPU	8,427	[ "<FIXS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<FIXE>" ]	[ "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "<BUGS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "<BUGE>", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstL...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	8,428	[ "FunctionType", "*", "DestType", "=", "CB", "->", "getFunctionType", "(", ")", ";" ]	[ "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "", ",", "Function", "", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "\|\|", "!", "F", "...
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,429	[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "...	[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm",...
GCC	sparc	CPP	stmt_completion	CPU	8,430	[ "NULL_RTX", ";" ]	[ "enum", "sparc_builtins", "code", "=", "(", "enum", "sparc_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "insn_code", "icode", "=", "sparc_builtins_icode", "[", "code", "]", ";", "bool", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "...
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	8,431	[ ")", "{" ]	[ "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")",...
LLVM	Hexagon	CPP	stmt_completion	DSP	8,432	[ ")", ")", ";" ]	[ "insert", "(", "std", "::", "make_pair", "(", "N", ",", "++", "LastNum" ]
LLVM	M68k	CPP	next_suggestion	MPU	8,433	[ "return", "Match_Success", ";" ]	[ "}", "break", ";", "case", "MCK_AR32_NOSP", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "false", ",", "true", ",", "false", ")", ")", "{", "return", "Match_Success", ";", ...
GCC	c6x	MD	next_suggestion	VLIW	8,434	[ "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,435	[ "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ","...	[ "uint32_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Constant", ")", "->", "getZExtValue", "(", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Imm", "<=", "<NUM_LIT>", "+...
LLVM	Hexagon	TD	next_suggestion	DSP	8,436	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadruht_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", "...
GCC	spu	MD	stmt_completion	MPU	8,437	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<ST...
LLVM	TPC	TD	stmt_completion	Virtual ISA	8,438	[ "src", ";" ]	[ "class", "VpuInstConvert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorIn...
GCC	arm	CPP	stmt_completion	CPU	8,439	[ "_", "a", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vcvtaq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "float32x4_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vcvtaq_m_u32_f32", "(", "_", "_", "inactive", ",", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,440	[ "}" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LI...
LLVM	X86	CPP	next_suggestion	CPU	8,441	[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PHI", ")", ",", "JoinReg", ")", ".", "addReg", "(", "LimitReg", ")", ".", "addMBB", "(", "RoundMBB", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addMBB", "(", "L...	[ "assert", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", "&&", "<STR_LIT>", "custom expansion expects CoreCLR", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "", ...
LLVM	AArch64	CPP	next_suggestion	CPU	8,442	[ "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "OS", ")", ";" ]	[ "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "I", ",", "OS", ")", ";", "}", "OS", "<<", "'", "]", "'", ";", "OS", "<<", "<S...
LLVM	Hexagon	TD	stmt_completion	DSP	8,443	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	mips	MD	next_suggestion	CPU	8,444	[ "{", "return", "mips_output_jump", "(", "operands", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")" ]	[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "SET_FCSR_REGNUM", ")", "]", "UNSPEC_SET_FCSR", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGN...
LLVM	AArch64	TD	next_suggestion	CPU	8,445	[ "}" ]	[ "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-",...
GCC	i386	CPP	stmt_completion	CPU	8,446	[ "_", "_", "m256h", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_scalef_ph", "(", "_", "_", "mmask16", "_", "_", ...
LLVM	AArch64	CPP	stmt_completion	CPU	8,447	[ "else", "{" ]	[ "static", "void", "trackRegDefsUses", "(", "const", "MachineInstr", "&", "MI", ",", "BitVector", "&", "ModifiedRegs", ",", "BitVector", "&", "UsedRegs", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO",...
LLVM	X86	CPP	next_suggestion	CPU	8,448	[ "}" ]	[ "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", "-", "X86", "::", "FP0", ";", "if", "(...
LLVM	Alpha	CPP	next_suggestion	MPU	8,449	[ "}" ]	[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", "::", "<S...
LLVM	ARM	CPP	next_suggestion	CPU	8,450	[ "}" ]	[ "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "T...
GCC	aarch64	MD	next_suggestion	CPU	8,451	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "ANY_EXTEND", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	8,452	[ "case", "X86", "::", "ADD16ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16ri", ")", ")", ";", "break", ";" ]	[ "case", "X86", "::", "VMOVUPSZ128mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF32x4Zmr", ")", ",", "X86", "::", "su...
LLVM	VE	TD	next_suggestion	CPU	8,453	[ "}" ]	[ "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ",", "LO7", ">", "{", "let", "ParserMatchClass", "=", "SImm7AsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	frv	MD	stmt_completion	VLIW	8,454	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	8,455	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-"...
GCC	aarch64	CPP	next_suggestion	CPU	8,456	[ "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";" ]	[ "tree", "cv_argtype", ";", "cv_argtype", "=", "build_qualified_type", "(", "void_type_node", ",", "TYPE_QUAL_CONST", "\|", "TYPE_QUAL_VOLATILE", ")", ";", "cv_argtype", "=", "build_pointer_type", "(", "cv_argtype", ")", ";", "ftype", "=", "build_function_type_list", "(...
GCC	arm	CPP	next_suggestion	CPU	8,457	[ "}" ]	[ "_", "_", "arm_vhsubq_m_u8", "(", "uint8x16_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vhsubq_m_uv16qi", "(", "_", "_", "i...
GCC	rs6000	MD	next_suggestion	CPU	8,458	[ "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST_INT" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND" ]
LLVM	MCS51	CPP	stmt_completion	MPU	8,459	[ "MCS51MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";" ]	[ "MCRegisterClass", "const", "*", "Class", "=", "&" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	8,460	[ ";" ]	[ "SDValue", "PatmosTargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAd...
LLVM	PowerPC	CPP	stmt_completion	CPU	8,461	[ ";" ]	[ "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "create...
LLVM	ARM64	TD	next_suggestion	CPU	8,462	[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]	[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "...
GCC	frv	MD	next_suggestion	VLIW	8,463	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,464	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<N...
LLVM	AArch64	CPP	stmt_completion	CPU	8,465	[ ";" ]	[ "ShiftedImm", "=", "o", ".", "ShiftedImm", ";", "break", ";", "case", "k_CondCode", ":", "CondCode", "=", "o", ".", "CondCode", ";", "break", ";", "case", "k_FPImm", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_Barrier", ":", "...
LLVM	AArch64	TD	next_suggestion	CPU	8,466	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "...
GCC	sparc	MD	next_suggestion	CPU	8,467	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "W", "(", "match_operand", "<NUM_L...
LLVM	ARM	CPP	next_suggestion	CPU	8,468	[ "return", "false", ";" ]	[ "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "ARM", "::", "AEK_CRC", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCRC", "}", "}", ",", "{", "ARM", "::", "AEK_CRYPTO", ",", "{", "Feature_Has...
LLVM	ARM	CPP	stmt_completion	CPU	8,469	[ "return", "NULL", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "visitVREV64 unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	8,470	[ "=", "<STR_LIT>", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";", "string", ...
GCC	arm	CPP	stmt_completion	CPU	8,471	[ ",", "qualifier_poly", ")", ";" ]	[ "static", "tree", "arm_simd_builtin_type", "(", "machine_mode", "mode", ",", "arm_type_qualifiers", "qualifiers", ")", "{", "if", "(", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", "return", "arm_lookup_simd_builtin_type", "(", "mode" ]
GCC	i386	MD	next_suggestion	CPU	8,472	[ "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "stack_pointer_rtx", ")" ]	[ "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ...
GCC	sh	MD	next_suggestion	CPU	8,473	[ "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	nds32	CPP	next_suggestion	CPU	8,474	[ "else", "return", "<STR_LIT>", "jr\\t$ta", "<STR_LIT>", ";" ]	[ "else", "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";", "mode", "=", "GET_MODE", "(", "diff_vec", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lb\\t%2, [...
LLVM	X86	CPP	program_repair	CPU	8,475	[ "<FIXS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]	[ "Ops", ",", "MVT", "::", "i16", ",", "MMO", ")", ";", "<BUGS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", ...
LLVM	PTX	CPP	stmt_completion	GPU	8,476	[ ")", "{" ]	[ "virtual", "void", "EmitFunctionBodyEnd", "(" ]
LLVM	SystemZ	TD	next_suggestion	CPU	8,477	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,478	[ ")", "==", "&", "AMDGPU", "::", "VGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "AGPRRegBank", ")", ";" ]	[ "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "AMDGPU", "::", "SGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "SGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "VGPR...
LLVM	SystemZ	TD	next_suggestion	CPU	8,479	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "class", "BinaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode...
GCC	ia64	CPP	program_repair	CPU	8,480	[ "<FIXS>", "gen_speculation_check_di", ",", "<FIXE>", "<FIXS>", "gen_func_t", "*", "gen_check", ";", "<FIXE>", "<FIXS>", "if", "(", "ts", "&", "BEGIN_DATA", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "{", "gcc_assert", "(", "mflag_sched_spec_ldc", ...	[ "gen_speculation_check_ti", ",", "gen_speculation_check_di", ",", "gen_speculation_check_di", ",", "<BUGS>", "gen_speculation_check_di", "<BUGE>", "}", ";", "<BUGS>", "extract_insn_cached", "(", "insn", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "label", ")", "{", "gcc_...
GCC	arm	CPP	stmt_completion	CPU	8,481	[ "int64x2_t", ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "poly64x1_t", ")", "_", "_", "builtin_neon_vget_lowv2di", "(", "(" ]
LLVM	MSP430	TD	stmt_completion	MPU	8,482	[ ")", ")", "]", ">", ";" ]	[ "def", "MOVZX16rr8", ":", "I8rr", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "zext", "GR8", ":", "...
LLVM	AMDGPU	CPP	code_generation	GPU	8,483	[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", ...	[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "f...
LLVM	Hexagon	TD	stmt_completion	DSP	8,484	[ ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	8,485	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst1", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "status", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
GCC	s390	MD	program_repair	MPU	8,486	[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCS", "<NUM_LIT>", ")", "(", "compare", ":", "CCS", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<F...	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCU", "<NUM_LIT>", ")", "(", "compare", ":", "CCU", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	8,487	[ "Value", "*", "Res", "=", "CallInst", "::", "Create", "(", "AtExit", ",", "Args", ",", "<STR_LIT>", "call", "<STR_LIT>", ",", "EntryBB", ")", ";" ]	[ "uint16_t", "Priority", "=", "PriorityAndMore", ".", "first", ";", "for", "(", "auto", "&", "AssociatedAndMore", ":", "PriorityAndMore", ".", "second", ")", "{", "Constant", "", "Associated", "=", "AssociatedAndMore", ".", "first", ";", "Function", "", "Call...
LLVM	X86	CPP	stmt_completion	CPU	8,488	[ ">", "(", ")", ";" ]	[ "void", "X86FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "X86RegisterInfo...
LLVM	AArch64	TD	next_suggestion	CPU	8,489	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "simm4s2", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>",...
LLVM	Hexagon	TD	next_suggestion	DSP	8,490	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
GCC	mips	CPP	stmt_completion	CPU	8,491	[ "cpu", ",", "NULL", ")", ";" ]	[ "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "if", "(", "startswith", "(", "buf", ",", "<STR_LIT>", "cpu model", "<STR_LIT>", ")", ")", "{", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", ...
LLVM	X86	CPP	next_suggestion	CPU	8,492	[ "return", "makeArrayRef", "(", "std", "::", "begin", "(", "XMMArgRegs64Bit", ")", ",", "std", "::", "end", "(", "XMMArgRegs64Bit", ")", ")", ";" ]	[ "}", "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";", "if", "(", "isSoftFloat", "\|\|", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{...
LLVM	AArch64	TD	stmt_completion	CPU	8,493	[ "<NUM_LIT>", "}", "=", "Imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	TD	next_suggestion	CPU	8,494	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	GBZ80	CPP	next_suggestion	MPU	8,495	[ "}" ]	[ "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ...
LLVM	AArch64	TD	program_repair	CPU	8,496	[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>", "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>" ]	[ "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "opnode8B", "(", "v8i8", "VPR64", ":", "$", "Rn", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rm", ")", ")", ")", ")", "]", ",...
LLVM	ARM	CPP	next_suggestion	CPU	8,497	[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "t2CMPri", ")...
GCC	sparc	MD	stmt_completion	CPU	8,498	[ ")" ]	[ "(", "define_automaton", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	8,499	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ps", "(", "_", "_", "m512", "_", "_", "W", ...

LLVM

AArch64

CPP

next_suggestion

CPU

8,400

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";" ]

[ "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")"...

LLVM

Mips

TD

next_suggestion

CPU

8,401

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]

[ "class", "CLO_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "...

LLVM

GBZ80

CPP

stmt_completion

MPU

8,402

[ "FS", ")", ";" ]

[ "return", "createGBZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", "," ]

GCC

i386

MD

next_suggestion

CPU

8,403

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_...

LLVM

PowerPC

TD

stmt_completion

CPU

8,404

[ "set", "v4f32", ":", "$", "XT", ",", "(", "fadd", "v4f32", ":", "$", "XA", ",", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]

[ "def", "XVADDSP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(" ]

GCC

c4x

MD

program_repair

DSP

8,405

[ "<FIXS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "mult", ":", "QF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_opera...

GCC

nds32

MD

next_suggestion

CPU

8,406

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<S...

GCC

alpha

CPP

code_generation

MPU

8,407

[ "static", "bool", "alpha_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ...

[ "legitimate_address_p", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "t...

LLVM

AArch64

TD

next_suggestion

CPU

8,408

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "!", "cast", "<", "Operand", ">", "(", "<STR_LIT>", "#", "width", ")", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

8,409

[ ")", ";" ]

[ "}", "x", ";", "x", ".", "l", "[", "<NUM_LIT>", "]", "=", "l", ";", "return", "(", "x", ".", "q" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,410

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...

LLVM

HSAIL

TD

next_suggestion

Virtual ISA

8,411

[ "int", "UNDEF", "=", "<NUM_LIT>", ";" ]

[ "int", "SMALL", "=", "<NUM_LIT>", ";", "int", "LARGE", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,412

[ "return", "ConsumerSingleIndex", "==", "ProdPairIndex", ";" ]

[ "bool", "HexagonMCInstrInfo", "::", "IsSingleConsumerRefPairProducer", "(", "unsigned", "Producer", ",", "unsigned", "Consumer", ")", "{", "if", "(", "IsVecRegPair", "(", "Producer", ")", "&&", "IsVecRegSingle", "(", "Consumer", ")", ")", "{", "const", "unsigned",...

GCC

aarch64

CPP

stmt_completion

CPU

8,413

[ ")", ";" ]

[ "std", "::", "string", "extension", "=", "aarch64_get_extension_string_for_isa_flags", "(", "default_isa_flags", ",", "default_arch", "->", "flags", ")", ";", "aarch64_last_printed_arch_string", "=", "default_arch", "->", "name", "+", "extension", ";", "aarch64_last_print...

GCC

arm

MD

stmt_completion

CPU

8,414

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Blackfin

CPP

next_suggestion

DSP

8,415

[ "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==",...

LLVM

VE

CPP

next_suggestion

CPU

8,416

[ "}" ]

[ "inline", "static", "<STR_LIT>", "::", "<STR_LIT>", "stringToVERD", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_...

GCC

rs6000

CPP

stmt_completion

CPU

8,417

[ ",", "op0", ")", ";" ]

[ "break", ";", "case", "ALTIVEC_BUILTIN_LD_INTERNAL_1ti", ":", "icode", "=", "CODE_FOR_vector_altivec_load_v1ti", ";", "break", ";", "default", ":", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "*", "expandedp", "=", "true", ";", "arg0", ...

LLVM

PowerPC

CPP

stmt_completion

CPU

8,418

[ ",", "Ops", ".", "size", "(", ")", ")", ";" ]

[ "unsigned", "CallOpc", "=", "PrepareCall", "(", "DAG", ",", "Callee", ",", "InFlag", ",", "Chain", ",", "dl", ",", "SPDiff", ",", "isTailCall", ",", "RegsToPass", ",", "Ops", ",", "NodeTys", ",", "PPCSubTarget", ")", ";", "int", "BytesCalleePops", "=", "...

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,419

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32"...

GCC

i386

CPP

stmt_completion

CPU

8,420

[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmadd52luq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(", "_", "_", "v4di", ")", "_", "_", "Y", ",", "(", "_", "_", "v4di", ")", "_", "_", "Z", ",", "(", "...

LLVM

ARM

CPP

next_suggestion

CPU

8,421

[ "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";" ]

[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ...

LLVM

SystemZ

TD

next_suggestion

CPU

8,422

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "InstRRE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...

LLVM

Hexagon

CPP

stmt_completion

DSP

8,423

[ "(", "RC", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "W0", ",", "W1", ",", "W2", ",", "W3", ",", "W4", ",", "W5", ",", "W6", ",", "W7", ",", "W8", ",", "W9", ",", "W10", ",", "W11", ",", "W12", ",", "W13", ",", "W14", ",", "W15", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "Ve...

LLVM

AArch64

CPP

next_suggestion

CPU

8,424

[ "}" ]

[ "EncodedValue", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "EncodedValue", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,425

[ ")", ")", ")", ")" ]

[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>"...

GCC

nios2

MD

next_suggestion

MPU

8,426

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ...

LLVM

SystemZ

CPP

program_repair

CPU

8,427

[ "<FIXS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<FIXE>" ]

[ "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "<BUGS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "<BUGE>", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstL...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

8,428

[ "FunctionType", "*", "DestType", "=", "CB", "->", "getFunctionType", "(", ")", ";" ]

[ "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "*", ",", "Function", "*", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "||", "!", "F", "...

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,429

[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "...

[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm",...

GCC

sparc

CPP

stmt_completion

CPU

8,430

[ "NULL_RTX", ";" ]

[ "enum", "sparc_builtins", "code", "=", "(", "enum", "sparc_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "insn_code", "icode", "=", "sparc_builtins_icode", "[", "code", "]", ";", "bool", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "...

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

8,431

[ ")", "{" ]

[ "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")",...

LLVM

Hexagon

CPP

stmt_completion

DSP

8,432

[ ")", ")", ";" ]

[ "insert", "(", "std", "::", "make_pair", "(", "N", ",", "++", "LastNum" ]

LLVM

M68k

CPP

next_suggestion

MPU

8,433

[ "return", "Match_Success", ";" ]

[ "}", "break", ";", "case", "MCK_AR32_NOSP", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "false", ",", "true", ",", "false", ")", ")", "{", "return", "Match_Success", ";", ...

GCC

c6x

MD

next_suggestion

VLIW

8,434

[ "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,435

[ "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ","...

[ "uint32_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Constant", ")", "->", "getZExtValue", "(", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Imm", "<=", "<NUM_LIT>", "+...

LLVM

Hexagon

TD

next_suggestion

DSP

8,436

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadruht_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", "...

GCC

spu

MD

stmt_completion

MPU

8,437

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<ST...

LLVM

TPC

TD

stmt_completion

Virtual ISA

8,438

[ "src", ";" ]

[ "class", "VpuInstConvert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorIn...

GCC

arm

CPP

stmt_completion

CPU

8,439

[ "_", "a", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vcvtaq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "float32x4_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vcvtaq_m_u32_f32", "(", "_", "_", "inactive", ",", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,440

[ "}" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LI...

LLVM

X86

CPP

next_suggestion

CPU

8,441

[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PHI", ")", ",", "JoinReg", ")", ".", "addReg", "(", "LimitReg", ")", ".", "addMBB", "(", "RoundMBB", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addMBB", "(", "L...

[ "assert", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", "&&", "<STR_LIT>", "custom expansion expects CoreCLR", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "*", ...

LLVM

AArch64

CPP

next_suggestion

CPU

8,442

[ "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "OS", ")", ";" ]

[ "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "I", ",", "OS", ")", ";", "}", "OS", "<<", "'", "]", "'", ";", "OS", "<<", "<S...

LLVM

Hexagon

TD

stmt_completion

DSP

8,443

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

mips

MD

next_suggestion

CPU

8,444

[ "{", "return", "mips_output_jump", "(", "operands", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")" ]

[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "SET_FCSR_REGNUM", ")", "]", "UNSPEC_SET_FCSR", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGN...

LLVM

AArch64

TD

next_suggestion

CPU

8,445

[ "}" ]

[ "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-",...

GCC

i386

CPP

stmt_completion

CPU

8,446

[ "_", "_", "m256h", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_scalef_ph", "(", "_", "_", "mmask16", "_", "_", ...

LLVM

AArch64

CPP

stmt_completion

CPU

8,447

[ "else", "{" ]

[ "static", "void", "trackRegDefsUses", "(", "const", "MachineInstr", "&", "MI", ",", "BitVector", "&", "ModifiedRegs", ",", "BitVector", "&", "UsedRegs", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO",...

LLVM

X86

CPP

next_suggestion

CPU

8,448

[ "}" ]

[ "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", "-", "X86", "::", "FP0", ";", "if", "(...

LLVM

Alpha

CPP

next_suggestion

MPU

8,449

[ "}" ]

[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", "::", "<S...

LLVM

ARM

CPP

next_suggestion

CPU

8,450

[ "}" ]

[ "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "T...

GCC

aarch64

MD

next_suggestion

CPU

8,451

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "ANY_EXTEND", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

8,452

[ "case", "X86", "::", "ADD16ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16ri", ")", ")", ";", "break", ";" ]

[ "case", "X86", "::", "VMOVUPSZ128mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF32x4Zmr", ")", ",", "X86", "::", "su...

LLVM

VE

TD

next_suggestion

CPU

8,453

[ "}" ]

[ "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ",", "LO7", ">", "{", "let", "ParserMatchClass", "=", "SImm7AsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

frv

MD

stmt_completion

VLIW

8,454

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

8,455

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-"...

GCC

aarch64

CPP

next_suggestion

CPU

8,456

[ "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";" ]

[ "tree", "cv_argtype", ";", "cv_argtype", "=", "build_qualified_type", "(", "void_type_node", ",", "TYPE_QUAL_CONST", "|", "TYPE_QUAL_VOLATILE", ")", ";", "cv_argtype", "=", "build_pointer_type", "(", "cv_argtype", ")", ";", "ftype", "=", "build_function_type_list", "(...

GCC

arm

CPP

next_suggestion

CPU

8,457

[ "}" ]

[ "_", "_", "arm_vhsubq_m_u8", "(", "uint8x16_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vhsubq_m_uv16qi", "(", "_", "_", "i...

GCC

rs6000

MD

next_suggestion

CPU

8,458

[ "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST_INT" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND" ]

LLVM

MCS51

CPP

stmt_completion

MPU

8,459

[ "MCS51MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";" ]

[ "MCRegisterClass", "const", "*", "Class", "=", "&" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

8,460

[ ";" ]

[ "SDValue", "PatmosTargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAd...

LLVM

PowerPC

CPP

stmt_completion

CPU

8,461

[ ";" ]

[ "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "create...

LLVM

ARM64

TD

next_suggestion

CPU

8,462

[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]

[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "...

GCC

frv

MD

next_suggestion

VLIW

8,463

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,464

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<N...

LLVM

AArch64

CPP

stmt_completion

CPU

8,465

[ ";" ]

[ "ShiftedImm", "=", "o", ".", "ShiftedImm", ";", "break", ";", "case", "k_CondCode", ":", "CondCode", "=", "o", ".", "CondCode", ";", "break", ";", "case", "k_FPImm", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_Barrier", ":", "...

LLVM

AArch64

TD

next_suggestion

CPU

8,466

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "...

GCC

sparc

MD

next_suggestion

CPU

8,467

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "W", "(", "match_operand", "<NUM_L...

LLVM

ARM

CPP

next_suggestion

CPU

8,468

[ "return", "false", ";" ]

[ "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "ARM", "::", "AEK_CRC", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCRC", "}", "}", ",", "{", "ARM", "::", "AEK_CRYPTO", ",", "{", "Feature_Has...

LLVM

ARM

CPP

stmt_completion

CPU

8,469

[ "return", "NULL", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "visitVREV64 unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

8,470

[ "=", "<STR_LIT>", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";", "string", ...

GCC

arm

CPP

stmt_completion

CPU

8,471

[ ",", "qualifier_poly", ")", ";" ]

[ "static", "tree", "arm_simd_builtin_type", "(", "machine_mode", "mode", ",", "arm_type_qualifiers", "qualifiers", ")", "{", "if", "(", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", "return", "arm_lookup_simd_builtin_type", "(", "mode" ]

GCC

i386

MD

next_suggestion

CPU

8,472

[ "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "stack_pointer_rtx", ")" ]

[ "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ...

GCC

sh

MD

next_suggestion

CPU

8,473

[ "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

nds32

CPP

next_suggestion

CPU

8,474

[ "else", "return", "<STR_LIT>", "jr\\t$ta", "<STR_LIT>", ";" ]

[ "else", "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";", "mode", "=", "GET_MODE", "(", "diff_vec", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lb\\t%2, [...

LLVM

X86

CPP

program_repair

CPU

8,475

[ "<FIXS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]

[ "Ops", ",", "MVT", "::", "i16", ",", "MMO", ")", ";", "<BUGS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", ...

LLVM

PTX

CPP

stmt_completion

GPU

8,476

[ ")", "{" ]

[ "virtual", "void", "EmitFunctionBodyEnd", "(" ]

LLVM

SystemZ

TD

next_suggestion

CPU

8,477

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,478

[ ")", "==", "&", "AMDGPU", "::", "VGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "AGPRRegBank", ")", ";" ]

[ "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "AMDGPU", "::", "SGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "SGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "VGPR...

LLVM

SystemZ

TD

next_suggestion

CPU

8,479

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "class", "BinaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode...

GCC

ia64

CPP

program_repair

CPU

8,480

[ "<FIXS>", "gen_speculation_check_di", ",", "<FIXE>", "<FIXS>", "gen_func_t", "*", "gen_check", ";", "<FIXE>", "<FIXS>", "if", "(", "ts", "&", "BEGIN_DATA", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "{", "gcc_assert", "(", "mflag_sched_spec_ldc", ...

[ "gen_speculation_check_ti", ",", "gen_speculation_check_di", ",", "gen_speculation_check_di", ",", "<BUGS>", "gen_speculation_check_di", "<BUGE>", "}", ";", "<BUGS>", "extract_insn_cached", "(", "insn", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "label", ")", "{", "gcc_...

GCC

arm

CPP

stmt_completion

CPU

8,481

[ "int64x2_t", ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "poly64x1_t", ")", "_", "_", "builtin_neon_vget_lowv2di", "(", "(" ]

LLVM

MSP430

TD

stmt_completion

MPU

8,482

[ ")", ")", "]", ">", ";" ]

[ "def", "MOVZX16rr8", ":", "I8rr", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "zext", "GR8", ":", "...

LLVM

AMDGPU

CPP

code_generation

GPU

8,483

[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", ...

[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "f...

LLVM

Hexagon

TD

stmt_completion

DSP

8,484

[ ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

8,485

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst1", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "status", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...

GCC

s390

MD

program_repair

MPU

8,486

[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCS", "<NUM_LIT>", ")", "(", "compare", ":", "CCS", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<F...

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCU", "<NUM_LIT>", ")", "(", "compare", ":", "CCU", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

8,487

[ "Value", "*", "Res", "=", "CallInst", "::", "Create", "(", "AtExit", ",", "Args", ",", "<STR_LIT>", "call", "<STR_LIT>", ",", "EntryBB", ")", ";" ]

[ "uint16_t", "Priority", "=", "PriorityAndMore", ".", "first", ";", "for", "(", "auto", "&", "AssociatedAndMore", ":", "PriorityAndMore", ".", "second", ")", "{", "Constant", "*", "Associated", "=", "AssociatedAndMore", ".", "first", ";", "Function", "*", "Call...

LLVM

X86

CPP

stmt_completion

CPU

8,488

[ ">", "(", ")", ";" ]

[ "void", "X86FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "X86RegisterInfo...

LLVM

AArch64

TD

next_suggestion

CPU

8,489

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "simm4s2", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>",...

LLVM

Hexagon

TD

next_suggestion

DSP

8,490

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...

GCC

mips

CPP

stmt_completion

CPU

8,491

[ "cpu", ",", "NULL", ")", ";" ]

[ "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "if", "(", "startswith", "(", "buf", ",", "<STR_LIT>", "cpu model", "<STR_LIT>", ")", ")", "{", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", ...

LLVM

X86

CPP

next_suggestion

CPU

8,492

[ "return", "makeArrayRef", "(", "std", "::", "begin", "(", "XMMArgRegs64Bit", ")", ",", "std", "::", "end", "(", "XMMArgRegs64Bit", ")", ")", ";" ]

[ "}", "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";", "if", "(", "isSoftFloat", "||", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{...

LLVM

AArch64

TD

stmt_completion

CPU

8,493

[ "<NUM_LIT>", "}", "=", "Imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

TD

next_suggestion

CPU

8,494

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

GBZ80

CPP

next_suggestion

MPU

8,495

[ "}" ]

[ "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ...

LLVM

AArch64

TD

program_repair

CPU

8,496

[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>", "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>" ]

[ "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "opnode8B", "(", "v8i8", "VPR64", ":", "$", "Rn", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rm", ")", ")", ")", ")", "]", ",...

LLVM

ARM

CPP

next_suggestion

CPU

8,497

[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "t2CMPri", ")...

GCC

sparc

MD

stmt_completion

CPU

8,498

[ ")" ]

[ "(", "define_automaton", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

8,499

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ps", "(", "_", "_", "m512", "_", "_", "W", ...