docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	TD	next_suggestion	DSP	8,800	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC	avr	CPP	stmt_completion	MPU	8,801	[ "func", ")", "{" ]	[ "static", "bool", "avr_interrupt_function_p", "(", "tree" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,802	[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "bool", "isSALU", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&" ]
GCC	i386	CPP	stmt_completion	CPU	8,803	[ ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_setzero", "(", "void", ")", "{", "return", "_", "mm512...
LLVM	Hexagon	CPP	next_suggestion	DSP	8,804	[ "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";" ]	[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")",...
LLVM	AArch64	CPP	code_generation	CPU	8,805	[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", "....	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]
LLVM	X86	CPP	stmt_completion	CPU	8,806	[ "MachineFunction", "&", "MF", ",", "MachineGadgetGraph", "*", "G", ")", "{" ]	[ "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,807	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...
LLVM	ARM	CPP	stmt_completion	CPU	8,808	[ ")", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]	[ "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ...
LLVM	Mips	CPP	next_suggestion	CPU	8,809	[ "}" ]	[ "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", ...
GCC	nds32	CPP	next_suggestion	CPU	8,810	[ "new", "_", "opt_pass", ",", "ref_pass_name", ",", "<NUM_LIT>", ",", "pass_pos", "}", ";" ]	[ "opt_pass", "*", "new", "_", "opt_pass", "=", "make_pass_func", "(", "g", ")", ";", "struct", "register_pass_info", "insert_pass", "=", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,811	[ ")", "return", "RetCC_AArch64_Arm64EC_CFGuard_Check", ";" ]	[ "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_AArch64_AAPCS", ";", "case", "CallingConv", "::", "ARM64EC_Thunk_X64",...
LLVM	HSAIL	CPP	next_suggestion	Virtual ISA	8,812	[ "}" ]	[ "void", "HSAILMCCodeEmitter", "::", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", ...
LLVM	Hexagon	TD	next_suggestion	DSP	8,813	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>"...
GCC	ia64	CPP	stmt_completion	CPU	8,814	[ "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";" ]	[ "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,815	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "...
GCC	ia64	CPP	stmt_completion	CPU	8,816	[ "ITANIUM_CLASS_ST", "\|\|", "insn_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_type1", ...
GCC	i386	CPP	stmt_completion	CPU	8,817	[ ")", "_", "mm256_aesenclast_epi128", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,818	[ "}" ]	[ "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "T...
GCC	nds32	MD	next_suggestion	CPU	8,819	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CLO", ")", ")", "]", "<STR_LIT>", "<STR_L...
LLVM	Sparc	CPP	next_suggestion	CPU	8,820	[ "}" ]	[ "const", "MCPhysReg", "", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	8,821	[ "(", ")", ";" ]	[ "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", ...
GCC	i386	MD	program_repair	CPU	8,822	[ "<FIXS>", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<...	[ "(", "define_code_attr", "extsuffix", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "i128", "<BUGS>", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V32QI", "<STR...
LLVM	X86	CPP	next_suggestion	CPU	8,823	[ "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CvtVT", ",", "Src", ")", ";" ]	[ "if", "(", "NumElts", "==", "<NUM_LIT>", "\|\|", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", ...
GCC	mips	MD	stmt_completion	CPU	8,824	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	8,825	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{"...
LLVM	X86	CPP	stmt_completion	CPU	8,826	[ "(", "BasePtr", ")", ";" ]	[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ...
LLVM	AArch64	CPP	next_suggestion	CPU	8,827	[ "}" ]	[ "bool", "IsZExt", "=", "false", ";", "if", "(", "Opcode0", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "IsZExt", "=", "true", ";", "}", "else", "if", "(", "Opcode0", "==", "ISD", "::", "SIGN_EXTEND", ...
LLVM	PowerPC	CPP	stmt_completion	CPU	8,828	[ "::", "VK_None", ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "Fixup", ".", "getValue", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Target", ")", "return", "Target", ".", "getAccessVariant", "(", ")", ";", "switch", "(", "cast", "<", ...
LLVM	GBZ80	CPP	code_generation	MPU	8,829	[ "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...
LLVM	Hexagon	TD	next_suggestion	DSP	8,830	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,831	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM	PowerPC	CPP	next_suggestion	CPU	8,832	[ "SDValue", "TotalVal", ";" ]	[ "}", "}", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "bool"...
LLVM	ARM	CPP	stmt_completion	CPU	8,833	[ ":", "break", ";" ]	[ "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>" ]
LLVM	PTX	CPP	next_suggestion	GPU	8,834	[ "}" ]	[ "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_2, .param .b", "<STR_LIT>", ";", "if", "(", "ST",...
GCC	aarch64	CPP	next_suggestion	CPU	8,835	[ "}" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "builtin_aarch64_st2v4si", "(", "(", "_", "_", "builtin_aarc...
LLVM	ARM	TD	next_suggestion	CPU	8,836	[ "class", "BinOpWithFlagFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ",", "node", ":", "$", "FLAG", ")", ",", "res", ">", ";" ]	[ "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":"...
GCC	arm	MD	program_repair	CPU	8,837	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,838	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_swiz", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>...
LLVM	AArch64	CPP	next_suggestion	CPU	8,839	[ "}" ]	[ "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32...
LLVM	AArch64	TD	stmt_completion	CPU	8,840	[ ")", ")", ")", ",", "(", "nxv2f64", "ZPR", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv2f64", "(", "bitconvert", "(", "nxv16i8", "ZPR", ":", "$", "src" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,841	[ "(", ")", ";" ]	[ "return", "new", "AArch64StorePairSuppress" ]
GCC	arm	CPP	stmt_completion	CPU	8,842	[ "_", "CRm", ",", "_", "_", "opc2", ")", ";" ]	[ "return", "_", "_", "builtin_arm_mrc2", "(", "_", "_", "coproc", ",", "_", "_", "opc1", ",", "_", "_", "CRn", ",", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,843	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "SDValue", "HexagonTargetLowering", "::", "contractPredicate", "(", "SDValue", "Vec64", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "ty", "(", "Vec64", ")", ".", "getSizeInBits", "(", ")", "==", "<NU...
LLVM	AArch64	CPP	code_generation	CPU	8,844	[ "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM	Lanai	CPP	stmt_completion	CPU	8,845	[ ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS" ]
GCC	loongarch	MD	program_repair	CPU	8,846	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FLASX", "[", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LASX_XVFRECIPE", ")", ")", "]", "<...
LLVM	Mips	TD	next_suggestion	CPU	8,847	[ "}" ]	[ "def", "mem_mm_12", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=",...
GCC	i386	CPP	stmt_completion	CPU	8,848	[ "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi16", "(" ]
LLVM	TeeRISC	CPP	stmt_completion	CPU	8,849	[ ";" ]	[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex" ]
LLVM	ARM	TD	next_suggestion	CPU	8,850	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";" ]	[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,851	[ "=", "<STR_LIT>", ";" ]	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,852	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM	Mips	CPP	next_suggestion	CPU	8,853	[ "}" ]	[ "void", "MipsTargetAsmStreamer", "::", "emitDirectiveSetMacro", "(", ")", "{", "OS", "<<", "<STR_LIT>", "\\t.set\\tmacro\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetMacro", "(", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,854	[ "}" ]	[ "def", "v2i32", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i64", ",", "shr_imm32", ",", ...
LLVM	X86	CPP	stmt_completion	CPU	8,855	[ ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", ...
GCC	aarch64	MD	next_suggestion	CPU	8,856	[ "emit_jump_insn", "(", "gen_condjump", "(", "cmp_rtx", ",", "cc_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "HOST_WIDE_INT", "lo_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "HOST_WIDE_INT", "hi_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>",...
LLVM	Hexagon	TD	next_suggestion	DSP	8,857	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "...
GCC	i386	MD	stmt_completion	CPU	8,858	[ "<STR_LIT>", ")" ]	[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	8,859	[ "<FIXS>", "char", "HexagonLoopIdiomRecognizeLegacyPass", "::", "ID", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognizeLegacyPass", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specifi...	[ "}", "<BUGS>", "char", "HexagonLoopIdiomRecognize", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGE>", "<BUGS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognize", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms...
LLVM	X86	TD	stmt_completion	CPU	8,860	[ "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";" ]	[ "def", "MOV8rr", ":", "I", "<", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,861	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC	nios2	CPP	stmt_completion	MPU	8,862	[ "NIOS2_BUILTIN_stex", ":" ]	[ "if", "(", "fcode", "<", "nios2_fpu_builtin_base", ")", "{", "const", "struct", "nios2_builtin_desc", "*", "d", "=", "&", "nios2_builtins", "[", "fcode", "]", ";", "if", "(", "d", "->", "arch", ">", "nios2_arch_option", ")", "{", "error", "(", "<STR_LIT>",...
GCC	iq2000	CPP	program_repair	CPU	8,863	[ "<FIXS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "<FIXE>", "<FIXS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", ...	[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "<BUGS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "f...
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	8,864	[ ",", "llvm_float_ty", ">", ";" ]	[ "def", "int_HSAIL_rd_imgui_1da_f32", ":", "ReadImage2DIntr", "<", "<STR_LIT>", ",", "llvm_i32_ty" ]
GCC	s390	MD	next_suggestion	MPU	8,865	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	8,866	[ "_", "mm256_cvtepi8_epi64", "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	8,867	[ ",", "(", "load", "am_unscaled128", ":", "$", "addr", ")", ")", "]", ">", ";" ]	[ "def", "LDURQi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR128", ",", "am_unscaled128", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2f64", "FPR128", ":", "$", "Rt", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	8,868	[ "(", ")", ";" ]	[ "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V...
LLVM	R600	CPP	stmt_completion	GPU	8,869	[ ",", "RHS", ",", "CC", ")", ";" ]	[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax",...
GCC	aarch64	MD	next_suggestion	CPU	8,870	[ "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "sign_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "TI", "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", ...
LLVM	X86	CPP	stmt_completion	CPU	8,871	[ "(", ")", ";" ]	[ "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MB...
GCC	arm	CPP	code_generation	CPU	8,872	[ "static", "void", "print_multi_reg", "(", "FILE", "", "stream", ",", "const", "char", "", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not", "_", "first", "=", "FALSE", ";", "fputc", "(", ...	[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "ei...
LLVM	AArch64	CPP	stmt_completion	CPU	8,873	[ ")", ";" ]	[ "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLoc...
GCC	arm	CPP	stmt_completion	CPU	8,874	[ "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "mode", "==", "HImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "\|\|", "(", ...
LLVM	SNES	CPP	next_suggestion	DSP	8,875	[ "}" ]	[ "const", "uint16_t", "", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	8,876	[ "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "get...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
GCC	rs6000	MD	stmt_completion	CPU	8,877	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	8,878	[ ")", "->", "getZExtValue", "(", ")", ";" ]	[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getT...
GCC	i386	CPP	program_repair	CPU	8,879	[ "<FIXS>", "if", "(", "!", "ok", ")", "return", "nullptr", ";", "<FIXE>" ]	[ "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "<BUGS>", "gcc_assert", "(", "ok", ")", ";", "<BUGE>", "target", "=", "lowpart_subreg", "(", "mode", ...
GCC	arm	CPP	stmt_completion	CPU	8,880	[ ")", "{" ]	[ "words", "=", "ARM_NUM_INTS", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ")", ")", ";", "return", "COSTS_N_INSNS", "(", "words", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "satisfies_constraint_J", "(", "SE...
LLVM	Hexagon	TD	next_suggestion	DSP	8,881	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
GCC	spu	MD	next_suggestion	MPU	8,882	[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ia64	MD	next_suggestion	CPU	8,883	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "["...
LLVM	AMDGPU	TD	program_repair	GPU	8,884	[ "<FIXS>", "bits", "<NUM_LIT>", ">", "soffset", ";", "<FIXE>", "<FIXS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", "{", "<FIXE>", "<FIXS>"...	[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM...
LLVM	MSP430	CPP	stmt_completion	MPU	8,885	[ "VT", ",", "Val", ")", ",", "DAG", ".", "getValueType", "(", "Val", ".", "getValueType", "(", ")", ")", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,886	[ "MI", ")", "{" ]	[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "...
LLVM	SystemZ	CPP	code_generation	CPU	8,887	[ "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", ...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]
LLVM	M680x0	CPP	stmt_completion	MPU	8,888	[ ";" ]	[ "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return", "TailCallReturnAddrDelta" ]
GCC	mcore	CPP	code_generation	MPU	8,889	[ "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ";", ...	[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]
GCC	i386	CPP	stmt_completion	CPU	8,890	[ "_", "_", "v64qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask64", ")", "_", "_", "builtin_ia32_cmpb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(" ]
LLVM	Hexagon	CPP	program_repair	DSP	8,891	[ "<FIXS>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOStore", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "<FIXE>" ]	[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", "/", "<NU...
LLVM	PowerPC	CPP	stmt_completion	CPU	8,892	[ "=", "<NUM_LIT>", ";" ]	[ "const", "unsigned", "NumBytes", "=", "LinkageSize", "+", "MinParameterSaveAreaSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallV...
LLVM	AArch64	TD	next_suggestion	CPU	8,893	[ "}" ]	[ "def", "logical_imm32_not", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "LogicalImm32NotOperand", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,894	[ "}" ]	[ "let", "ParserMatchClass", "=", "VecListThreeDWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	8,895	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	frv	MD	next_suggestion	VLIW	8,896	[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	8,897	[ "MVE_VMULLTs8", "MQPR", ":", "$", "src1", ",", "MQPR", ":", "$", "src2", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "mul", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src1", ")", ")", ")", ")", ",", "v8i8", ")", ",", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast...
LLVM	Hexagon	TD	next_suggestion	DSP	8,898	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM	SystemZ	CPP	next_suggestion	CPU	8,899	[ "}" ]	[ "void", "setRegSaveFrameIndex", "(", "unsigned", "FI", ")", "{", "RegSaveFrameIndex", "=", "FI", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,800

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...

GCC

avr

CPP

stmt_completion

MPU

8,801

[ "func", ")", "{" ]

[ "static", "bool", "avr_interrupt_function_p", "(", "tree" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,802

[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "bool", "isSALU", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&" ]

GCC

i386

CPP

stmt_completion

CPU

8,803

[ ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_setzero", "(", "void", ")", "{", "return", "_", "mm512...

LLVM

Hexagon

CPP

next_suggestion

DSP

8,804

[ "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";" ]

[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")",...

LLVM

AArch64

CPP

code_generation

CPU

8,805

[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", "....

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]

LLVM

X86

CPP

stmt_completion

CPU

8,806

[ "MachineFunction", "&", "MF", ",", "MachineGadgetGraph", "*", "G", ")", "{" ]

[ "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,807

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst",...

LLVM

ARM

CPP

stmt_completion

CPU

8,808

[ ")", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]

[ "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ...

LLVM

Mips

CPP

next_suggestion

CPU

8,809

[ "}" ]

[ "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", ...

GCC

nds32

CPP

next_suggestion

CPU

8,810

[ "new", "_", "opt_pass", ",", "ref_pass_name", ",", "<NUM_LIT>", ",", "pass_pos", "}", ";" ]

[ "opt_pass", "*", "new", "_", "opt_pass", "=", "make_pass_func", "(", "g", ")", ";", "struct", "register_pass_info", "insert_pass", "=", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,811

[ ")", "return", "RetCC_AArch64_Arm64EC_CFGuard_Check", ";" ]

[ "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_AArch64_AAPCS", ";", "case", "CallingConv", "::", "ARM64EC_Thunk_X64",...

LLVM

HSAIL

CPP

next_suggestion

Virtual ISA

8,812

[ "}" ]

[ "void", "HSAILMCCodeEmitter", "::", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", ...

LLVM

Hexagon

TD

next_suggestion

DSP

8,813

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>"...

GCC

ia64

CPP

stmt_completion

CPU

8,814

[ "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";" ]

[ "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,815

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "...

GCC

ia64

CPP

stmt_completion

CPU

8,816

[ "ITANIUM_CLASS_ST", "||", "insn_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_type1", ...

GCC

i386

CPP

stmt_completion

CPU

8,817

[ ")", "_", "mm256_aesenclast_epi128", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,818

[ "}" ]

[ "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "T...

GCC

nds32

MD

next_suggestion

CPU

8,819

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CLO", ")", ")", "]", "<STR_LIT>", "<STR_L...

LLVM

Sparc

CPP

next_suggestion

CPU

8,820

[ "}" ]

[ "const", "MCPhysReg", "*", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

8,821

[ "(", ")", ";" ]

[ "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", ...

GCC

i386

MD

program_repair

CPU

8,822

[ "<FIXS>", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<...

[ "(", "define_code_attr", "extsuffix", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "i128", "<BUGS>", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V32QI", "<STR...

LLVM

X86

CPP

next_suggestion

CPU

8,823

[ "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CvtVT", ",", "Src", ")", ";" ]

[ "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", ...

GCC

mips

MD

stmt_completion

CPU

8,824

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

8,825

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{"...

LLVM

X86

CPP

stmt_completion

CPU

8,826

[ "(", "BasePtr", ")", ";" ]

[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ...

LLVM

AArch64

CPP

next_suggestion

CPU

8,827

[ "}" ]

[ "bool", "IsZExt", "=", "false", ";", "if", "(", "Opcode0", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "IsZExt", "=", "true", ";", "}", "else", "if", "(", "Opcode0", "==", "ISD", "::", "SIGN_EXTEND", ...

LLVM

PowerPC

CPP

stmt_completion

CPU

8,828

[ "::", "VK_None", ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "Fixup", ".", "getValue", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Target", ")", "return", "Target", ".", "getAccessVariant", "(", ")", ";", "switch", "(", "cast", "<", ...

LLVM

GBZ80

CPP

code_generation

MPU

8,829

[ "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

LLVM

Hexagon

TD

next_suggestion

DSP

8,830

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,831

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...

LLVM

PowerPC

CPP

next_suggestion

CPU

8,832

[ "SDValue", "TotalVal", ";" ]

[ "}", "}", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "bool"...

LLVM

ARM

CPP

stmt_completion

CPU

8,833

[ ":", "break", ";" ]

[ "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>" ]

LLVM

PTX

CPP

next_suggestion

GPU

8,834

[ "}" ]

[ "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_2, .param .b", "<STR_LIT>", ";", "if", "(", "ST",...

GCC

aarch64

CPP

next_suggestion

CPU

8,835

[ "}" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "builtin_aarch64_st2v4si", "(", "(", "_", "_", "builtin_aarc...

LLVM

ARM

TD

next_suggestion

CPU

8,836

[ "class", "BinOpWithFlagFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ",", "node", ":", "$", "FLAG", ")", ",", "res", ">", ";" ]

[ "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":"...

GCC

arm

MD

program_repair

CPU

8,837

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,838

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_swiz", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>...

LLVM

AArch64

CPP

next_suggestion

CPU

8,839

[ "}" ]

[ "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32...

LLVM

AArch64

TD

stmt_completion

CPU

8,840

[ ")", ")", ")", ",", "(", "nxv2f64", "ZPR", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv2f64", "(", "bitconvert", "(", "nxv16i8", "ZPR", ":", "$", "src" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,841

[ "(", ")", ";" ]

[ "return", "new", "AArch64StorePairSuppress" ]

GCC

arm

CPP

stmt_completion

CPU

8,842

[ "_", "CRm", ",", "_", "_", "opc2", ")", ";" ]

[ "return", "_", "_", "builtin_arm_mrc2", "(", "_", "_", "coproc", ",", "_", "_", "opc1", ",", "_", "_", "CRn", ",", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,843

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "SDValue", "HexagonTargetLowering", "::", "contractPredicate", "(", "SDValue", "Vec64", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "ty", "(", "Vec64", ")", ".", "getSizeInBits", "(", ")", "==", "<NU...

LLVM

AArch64

CPP

code_generation

CPU

8,844

[ "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

LLVM

Lanai

CPP

stmt_completion

CPU

8,845

[ ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS" ]

GCC

loongarch

MD

program_repair

CPU

8,846

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FLASX", "[", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LASX_XVFRECIPE", ")", ")", "]", "<...

LLVM

Mips

TD

next_suggestion

CPU

8,847

[ "}" ]

[ "def", "mem_mm_12", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=",...

GCC

i386

CPP

stmt_completion

CPU

8,848

[ "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi16", "(" ]

LLVM

TeeRISC

CPP

stmt_completion

CPU

8,849

[ ";" ]

[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex" ]

LLVM

ARM

TD

next_suggestion

CPU

8,850

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";" ]

[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,851

[ "=", "<STR_LIT>", ";" ]

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,852

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...

LLVM

Mips

CPP

next_suggestion

CPU

8,853

[ "}" ]

[ "void", "MipsTargetAsmStreamer", "::", "emitDirectiveSetMacro", "(", ")", "{", "OS", "<<", "<STR_LIT>", "\\t.set\\tmacro\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetMacro", "(", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,854

[ "}" ]

[ "def", "v2i32", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i64", ",", "shr_imm32", ",", ...

LLVM

X86

CPP

stmt_completion

CPU

8,855

[ ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", ...

GCC

aarch64

MD

next_suggestion

CPU

8,856

[ "emit_jump_insn", "(", "gen_condjump", "(", "cmp_rtx", ",", "cc_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "HOST_WIDE_INT", "lo_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "HOST_WIDE_INT", "hi_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>",...

LLVM

Hexagon

TD

next_suggestion

DSP

8,857

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "...

GCC

i386

MD

stmt_completion

CPU

8,858

[ "<STR_LIT>", ")" ]

[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

8,859

[ "<FIXS>", "char", "HexagonLoopIdiomRecognizeLegacyPass", "::", "ID", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognizeLegacyPass", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specifi...

[ "}", "<BUGS>", "char", "HexagonLoopIdiomRecognize", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGE>", "<BUGS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognize", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms...

LLVM

X86

TD

stmt_completion

CPU

8,860

[ "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";" ]

[ "def", "MOV8rr", ":", "I", "<", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,861

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...

GCC

nios2

CPP

stmt_completion

MPU

8,862

[ "NIOS2_BUILTIN_stex", ":" ]

[ "if", "(", "fcode", "<", "nios2_fpu_builtin_base", ")", "{", "const", "struct", "nios2_builtin_desc", "*", "d", "=", "&", "nios2_builtins", "[", "fcode", "]", ";", "if", "(", "d", "->", "arch", ">", "nios2_arch_option", ")", "{", "error", "(", "<STR_LIT>",...

GCC

iq2000

CPP

program_repair

CPU

8,863

[ "<FIXS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "<FIXE>", "<FIXS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", ...

[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "<BUGS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "f...

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

8,864

[ ",", "llvm_float_ty", ">", ";" ]

[ "def", "int_HSAIL_rd_imgui_1da_f32", ":", "ReadImage2DIntr", "<", "<STR_LIT>", ",", "llvm_i32_ty" ]

GCC

s390

MD

next_suggestion

MPU

8,865

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

8,866

[ "_", "mm256_cvtepi8_epi64", "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

8,867

[ ",", "(", "load", "am_unscaled128", ":", "$", "addr", ")", ")", "]", ">", ";" ]

[ "def", "LDURQi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR128", ",", "am_unscaled128", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2f64", "FPR128", ":", "$", "Rt", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

8,868

[ "(", ")", ";" ]

[ "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V...

LLVM

R600

CPP

stmt_completion

GPU

8,869

[ ",", "RHS", ",", "CC", ")", ";" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax",...

GCC

aarch64

MD

next_suggestion

CPU

8,870

[ "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "sign_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "TI", "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", ...

LLVM

X86

CPP

stmt_completion

CPU

8,871

[ "(", ")", ";" ]

[ "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MB...

GCC

arm

CPP

code_generation

CPU

8,872

[ "static", "void", "print_multi_reg", "(", "FILE", "*", "stream", ",", "const", "char", "*", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not", "_", "first", "=", "FALSE", ";", "fputc", "(", ...

[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "ei...

LLVM

AArch64

CPP

stmt_completion

CPU

8,873

[ ")", ";" ]

[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLoc...

GCC

arm

CPP

stmt_completion

CPU

8,874

[ "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "mode", "==", "HImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", ...

LLVM

SNES

CPP

next_suggestion

DSP

8,875

[ "}" ]

[ "const", "uint16_t", "*", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

8,876

[ "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "get...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

GCC

rs6000

MD

stmt_completion

CPU

8,877

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

8,878

[ ")", "->", "getZExtValue", "(", ")", ";" ]

[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getT...

GCC

i386

CPP

program_repair

CPU

8,879

[ "<FIXS>", "if", "(", "!", "ok", ")", "return", "nullptr", ";", "<FIXE>" ]

[ "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "<BUGS>", "gcc_assert", "(", "ok", ")", ";", "<BUGE>", "target", "=", "lowpart_subreg", "(", "mode", ...

GCC

arm

CPP

stmt_completion

CPU

8,880

[ ")", "{" ]

[ "words", "=", "ARM_NUM_INTS", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ")", ")", ";", "return", "COSTS_N_INSNS", "(", "words", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "satisfies_constraint_J", "(", "SE...

LLVM

Hexagon

TD

next_suggestion

DSP

8,881

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...

GCC

spu

MD

next_suggestion

MPU

8,882

[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

MD

next_suggestion

CPU

8,883

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "["...

LLVM

AMDGPU

TD

program_repair

GPU

8,884

[ "<FIXS>", "bits", "<NUM_LIT>", ">", "soffset", ";", "<FIXE>", "<FIXS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", "{", "<FIXE>", "<FIXS>"...

[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM...

LLVM

MSP430

CPP

stmt_completion

MPU

8,885

[ "VT", ",", "Val", ")", ",", "DAG", ".", "getValueType", "(", "Val", ".", "getValueType", "(", ")", ")", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,886

[ "MI", ")", "{" ]

[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "...

LLVM

SystemZ

CPP

code_generation

CPU

8,887

[ "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", ...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

LLVM

M680x0

CPP

stmt_completion

MPU

8,888

[ ";" ]

[ "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return", "TailCallReturnAddrDelta" ]

GCC

mcore

CPP

code_generation

MPU

8,889

[ "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ";", ...

[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]

GCC

i386

CPP

stmt_completion

CPU

8,890

[ "_", "_", "v64qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask64", ")", "_", "_", "builtin_ia32_cmpb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(" ]

LLVM

Hexagon

CPP

program_repair

DSP

8,891

[ "<FIXS>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "<FIXE>" ]

[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", "/", "<NU...

LLVM

PowerPC

CPP

stmt_completion

CPU

8,892

[ "=", "<NUM_LIT>", ";" ]

[ "const", "unsigned", "NumBytes", "=", "LinkageSize", "+", "MinParameterSaveAreaSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallV...

LLVM

AArch64

TD

next_suggestion

CPU

8,893

[ "}" ]

[ "def", "logical_imm32_not", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "LogicalImm32NotOperand", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,894

[ "}" ]

[ "let", "ParserMatchClass", "=", "VecListThreeDWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

8,895

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

frv

MD

next_suggestion

VLIW

8,896

[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

8,897

[ "MVE_VMULLTs8", "MQPR", ":", "$", "src1", ",", "MQPR", ":", "$", "src2", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "mul", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src1", ")", ")", ")", ")", ",", "v8i8", ")", ",", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast...

LLVM

Hexagon

TD

next_suggestion

DSP

8,898

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...

LLVM

SystemZ

CPP

next_suggestion

CPU

8,899

[ "}" ]

[ "void", "setRegSaveFrameIndex", "(", "unsigned", "FI", ")", "{", "RegSaveFrameIndex", "=", "FI", ";" ]