docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	TD	next_suggestion	CPU	8,700	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC	s390	MD	stmt_completion	MPU	8,701	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,702	[ "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i16", ")", "{" ]	[ "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "{", "unsigned", "Imm", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";...
LLVM	X86	CPP	code_generation	CPU	8,703	[ "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
GCC	i386	MD	next_suggestion	CPU	8,704	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]	[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LI...
GCC	gcn	MD	next_suggestion	GPU	8,705	[ "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V_INT_1REG", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,706	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,707	[ "}" ]	[ "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "MVT", "::", "Glue", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "SMUL_LOHI", ":", "case", "...
LLVM	X86	CPP	next_suggestion	CPU	8,708	[ "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "\|\|", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]	[ "uint16_t", "dom", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", "Not an SSE instruction", "<STR_LIT>", ")", ";", "const", "uint16_t", "*...
LLVM	Hexagon	TD	next_suggestion	DSP	8,709	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_loadrub_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bf061958", ","...
GCC	visium	CPP	code_generation	Virtual ISA	8,710	[ "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_L...	[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]
GCC	arm	CPP	next_suggestion	CPU	8,711	[ "}" ]	[ "_", "_", "arm_vmaxvq_u16", "(", "uint16_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxvq_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	P2	CPP	stmt_completion	MPU	8,712	[ "&", "O", ")", "{" ]	[ "void", "P2InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "addr", ",", "unsigned", "OpNo", ",", "raw_ostream" ]
GCC	s390	CPP	stmt_completion	MPU	8,713	[ ";", "\\", "fputc", "(", "'", "\\n", "'", ",", "(", "FILE", ")", ")", ";", "\\", "}" ]	[ "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", "%r0", "<STR_LIT>", ",", "<STR_LIT>", "%r1", "<STR_LIT>", ",", "<STR_LIT>", "%r2", "<STR_LIT>", ",", "<STR_LIT>", "%r3", "<STR_LIT>", ",", "<STR_LIT>", "%r4", "<STR_LIT>", ",", "<STR_LIT>", "%r5", "<STR_LI...
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	8,714	[ "(", "OS", ")", ";" ]	[ "return", "new", "DXILPrettyPrinter" ]
GCC	alpha	MD	stmt_completion	MPU	8,715	[ ")", "]" ]	[ "(", "match_operator", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	TD	program_repair	CPU	8,716	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10...
LLVM	ARM	CPP	next_suggestion	CPU	8,717	[ "}" ]	[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"...
GCC	arm	MD	next_suggestion	CPU	8,718	[ "(", "define_mode_iterator", "MVE_3", "[", "V16QI", "V8HI", "]", ")" ]	[ "(", "define_mode_iterator", "MVE_types", "[", "V16QI", "V8HI", "V4SI", "V2DI", "TI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_vecs", "[", "V16QI", "V8HI", "V4SI", "V2DI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator"...
GCC	i386	CPP	program_repair	CPU	8,719	[ "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL...	[ "if", "(", "needed_intregs", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "<BUGS>", "build_int_2", "(", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "bui...
LLVM	AArch64	TD	stmt_completion	CPU	8,720	[ "=", "AdrpOperand", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]
LLVM	CellSPU	TD	stmt_completion	MPU	8,721	[ "rT", ",", "(", "xor", "rclass", ":", "$", "rA", ",", "(", "not", "rclass", ":", "$", "rB", ")", ")", ")", "]", ">", ";" ]	[ "class", "EQVRegPattern1", "<", "RegisterClass", "rclass", ">", ":", "EQVInst", "<", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ",", "rclass", ":", "$", "rB", ")", ",", "[", "(", "set", "rclass", ":", "...
LLVM	BPF	CPP	next_suggestion	Virtual ISA	8,722	[ "}" ]	[ "ElementTypeId", "=", "ArrayInfo", ".", "ElemType", ";", "LocOffset", "=", "Loc", "*", "ElemSize", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,723	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_reservation" ]
LLVM	Lanai	CPP	stmt_completion	CPU	8,724	[ ",", "unsigned", "&", "Align", ")", "const", "{" ]	[ "MCSection", "", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,725	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM	AArch64	CPP	stmt_completion	CPU	8,726	[ "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{" ]	[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "Caller guarantees VT is one of i32 or i64", "<STR_LIT>", ")", ";", "(", "void", ")", "VT", ";", "uint64_t", "AndImm", ";", "if", "(", "!", ...
GCC	m68k	MD	next_suggestion	MPU	8,727	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,728	[ "return", "true", ";" ]	[ "case", "PPC", "::", "CMPWI", ":", "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=...
LLVM	ARM	TD	next_suggestion	CPU	8,729	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", ...
LLVM	ARM	CPP	code_generation	CPU	8,730	[ "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "<STR_LIT>", "::", "<STR_LIT>", "ShiftType", ",", "unsigned", "ShiftImm...	[ "Create", "a", "generalized", "memory", "operand", "." ]
GCC	powerpcspe	MD	next_suggestion	CPU	8,731	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,732	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM	ARM	TD	program_repair	CPU	8,733	[ "<FIXS>", "def", "ri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<FIXE>", "<FIXS>", "def", "rr", ":", "AR...	[ "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "multiclass", "AI1_adde_sube_s_irs", "PatFrag", "opnode", ",", "bit", "Commutable", "=", "<NUM_LIT>", ">", "{", "<BUGS>", "def", "Sri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", "...
LLVM	R600	CPP	stmt_completion	GPU	8,734	[ "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]	[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X"...
GCC	sh	MD	next_suggestion	CPU	8,735	[ "<STR_LIT>" ]	[ "(", "unspec_volatile", ":", "QIHISI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_2", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV...
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,736	[ "(", ")", ";" ]	[ "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand",...
LLVM	ARM	TD	program_repair	CPU	8,737	[ "<FIXS>", "bits", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>", "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<N...	[ "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "[", "IsThumb", ",", "HasV5T", "]", ">", "{", "<BUGS>", "bits", "<NUM_LIT>", ">", "func", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<N...
LLVM	AMDGPU	TD	stmt_completion	GPU	8,738	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "DS64Bit4ByteAligned", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,739	[ "::", "get", "(", "Ctx", ",", "NoAliasList", ")", ";" ]	[ "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "st...
LLVM	AArch64	TD	next_suggestion	CPU	8,740	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "...
LLVM	AArch64	TD	next_suggestion	CPU	8,741	[ "}" ]	[ "class", "TMSystemI", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>", ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")",...
GCC	rs6000	MD	stmt_completion	CPU	8,742	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,743	[ "}" ]	[ "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "PerformATOMIC_...
GCC	rs6000	MD	stmt_completion	CPU	8,744	[ "<NUM_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,745	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM	X86	CPP	stmt_completion	CPU	8,746	[ "OpVT", ",", "LHS", ",", "Amt", ")", ";" ]	[ "PackMask", ".", "push_back", "(", "I", "+", "Offset", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "<NUM_LIT>", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", ")", ";", "PackMask", ".", "pus...
LLVM	ARM	CPP	next_suggestion	CPU	8,747	[ "}" ]	[ "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	8,748	[ "(", ")", ">", "<NUM_LIT>", ")", "{" ]	[ "MachineBasicBlock", "", "FalseMBB", "=", "getFalseBranch", "(", "MBB", ",", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "FalseMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "FalseMBB", ")", ";", "MachineBasicBlock", "", "LandB...
LLVM	X86	TD	program_repair	CPU	8,749	[ "<FIXS>", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]	[ "def", "NOT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi16", "addr", ":", "$", "dst", ")", ")", ",", "addr", ...
GCC	m68k	CPP	code_generation	MPU	8,750	[ "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "...	[ "Return", "GOT", "pointer", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	8,751	[ "a", ")", "{" ]	[ "vrndh_f16", "(", "float16_t", "_", "_" ]
LLVM	AMDGPU	CPP	program_repair	GPU	8,752	[ "<FIXS>", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "Opc", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "break", ";", "<FIXE>" ]	[ "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "bool", "IsF64", "=", "Opc", "==", "AMDGPU", ...
LLVM	XCore	CPP	next_suggestion	MPU	8,753	[ "}" ]	[ "void", "XCoreDAGToDAGISel", "::", "InstructionSelect", "(", ")", "{", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	8,754	[ "unregister_callback", "(", "<STR_LIT>", "bpf_collect_enum_info", "<STR_LIT>", ",", "PLUGIN_FINISH_TYPE", ")", ";" ]	[ "static", "void", "remove_parser_plugin", "(", ")", "{", "if", "(", "flag_plugin_added", "==", "true", "&&", "plugin_state", "!=", "BPF_PLUGIN_REMOVED", ")", "{" ]
GCC	rs6000	CPP	program_repair	CPU	8,755	[ "<FIXS>", "return", "(", "TARGET_AVOID_XFORM", "&&", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ";", "<FIXE>" ]	[ "{", "<BUGS>", "return", "TARGET_AVOID_XFORM", "&&", "!", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ";", "<BUGE>", "}", "inline", "bool" ]
GCC	aarch64	MD	stmt_completion	CPU	8,756	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	XCore	CPP	code_generation	MPU	8,757	[ "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	8,758	[ "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI...	[ "Query", "Liveness", "at", "Idx", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,759	[ ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM	AArch64	TD	next_suggestion	CPU	8,760	[ "}" ]	[ "def", "_8H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shl_imm16", ",", "shl", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", "...
LLVM	AArch64	TD	stmt_completion	CPU	8,761	[ "SWPX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_SWP", ",", "WriteAtomic", "]", ",", "(", "instrs", "SWPB", ",", "SWPH", ",", "SWPW", "," ]
GCC	or1k	MD	next_suggestion	CPU	8,762	[ "}", ")" ]	[ "{", "or1k_expand_atomic_op_qihi", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE" ]
GCC	arm	CPP	next_suggestion	CPU	8,763	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]	[ "vld3_dup_u32", "(", "const", "uint32_t", "*", "_", "_", "a", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	8,764	[ "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "TGID_X", ")", ",", "VT", ")", ";" ]	[ "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":...
LLVM	AArch64	CPP	stmt_completion	CPU	8,765	[ ",", "<NUM_LIT>", ")", ";" ]	[ "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "...
GCC	arm	MD	next_suggestion	CPU	8,766	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC	ft32	MD	next_suggestion	MPU	8,767	[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	8,768	[ "offset", ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "arm_vldrdq_gather_offset_z_u64", "(", "_", "_", "base", ",", "_", "_" ]
GCC	i386	MD	program_repair	CPU	8,769	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", ...	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC	aarch64	CPP	code_generation	CPU	8,770	[ "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64...	[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "...
LLVM	AArch64	CPP	next_suggestion	CPU	8,771	[ "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";" ]	[ "bool", "AArch64DAGToDAGISel", "::", "tryBitfieldExtractOp", "(", "SDNode", "*", "N", ")", "{", "unsigned", "Opc", ",", "Immr", ",", "Imms", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Op...
LLVM	X86	CPP	next_suggestion	CPU	8,772	[ "default", ":" ]	[ "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::",...
GCC	v850	CPP	next_suggestion	MPU	8,773	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{" ]	[ "int", "i", ";", "int", "use_ep", "=", "FALSE", ";", "rtx", "r1", "=", "NULL_RTX", ";", "rtx", "ep", "=", "NULL_RTX", ";", "rtx_insn", "*", "insn", ";", "rtx", "pattern", ";", "if", "(", "!", "TARGET_EP", ")", "return", ";", "for", "(", "i", "=",...
LLVM	Videocore	CPP	code_generation	DSP	8,774	[ "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorI...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	8,775	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	arm	MD	next_suggestion	CPU	8,776	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")",...
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,777	[ "MIB", ";" ]	[ "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_SLEEP_VAR", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&",...
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,778	[ "}" ]	[ "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "\|=", "promoteUniformO...
LLVM	X86	TD	program_repair	CPU	8,779	[ "<FIXS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "ScalarIntMemFrags", "addr", ":", "$", "src2", ")", ")", ">", ",", "<FIXE>" ]	[ "defm", "rm", ":", "AVX512_maskable_scalar", "opc", ",", "MRMSrcMem", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "IntScalarMemOp", ":", "$", "src2", ")", "...
GCC	rs6000	MD	stmt_completion	CPU	8,780	[ "]", ")" ]	[ "UNSPEC_REDUC", "UNSPEC_NEZ_P" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,781	[ "const", "unsigned", "ResultReg1", "=", "createResultReg", "(", "ResRC", ")", ";" ]	[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "ResRC", ";", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", ...
LLVM	Hexagon	TD	stmt_completion	DSP	8,782	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	AArch64	CPP	code_generation	CPU	8,783	[ "SDNode", "", "AArch64DAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,784	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	xtensa	MD	program_repair	MPU	8,785	[ "<FIXS>", "(", "A11_REG", "\t", "\t", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "A7_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A8_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A9_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "A10_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGE>", "(", "UNSPEC_NOP", "\t", "\t", "<NUM_LIT>", ")", "(...
LLVM	Hexagon	TD	next_suggestion	DSP	8,786	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...
GCC	i386	CPP	stmt_completion	CPU	8,787	[ "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_" ]
GCC	sh	CPP	stmt_completion	CPU	8,788	[ "scan", ")", ";" ]	[ "emit_insn_before", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "align_insn", ")", ";", "}", "delete", "_", "insn", "(", "align_insn", ")", ";", "align_insn", "=", "NULL", ";", "continue", ";", "}", "else", "{", "for", "(", "lab", "=", "p", ...
GCC	i386	CPP	stmt_completion	CPU	8,789	[ "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmadd_sh", "(", "_", "_", "m128h", "_", "_", "W",...
GCC	arm	MD	next_suggestion	CPU	8,790	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	loongarch	MD	stmt_completion	CPU	8,791	[ "]", ")" ]	[ "UNSPEC_LASX_XVSSRAN_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,792	[ "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", "{" ]	[ "def", "L2_loadbzw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", "," ]
GCC	rs6000	CPP	code_generation	CPU	8,793	[ "static", "void", "rs6000_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", ...	[ "A", "C", "compound", "statement", "that", "outputs", "the", "assembler", "code", "for", "a", "thunk", "function", ",", "used", "to", "implement", "C++", "virtual", "function", "calls", "with", "multiple", "inheritance", ".", "The", "thunk", "acts", "as", "a...
GCC	cr16	MD	stmt_completion	MPU	8,794	[ "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "pushCnstr", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,795	[ "}" ]	[ "def", "L4_ior_memoph_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>...
LLVM	X86	CPP	next_suggestion	CPU	8,796	[ "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";" ]	[ "static", "ArrayRef", "<", "MCPhysReg", ">", "get64BitArgumentXMMs", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", ...
GCC	i386	CPP	stmt_completion	CPU	8,797	[ ",", "<NUM_LIT>", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vec_ext_v2si", "(", "(", "_", "_", "v2si", ")", "_", "_", "i" ]
GCC	bfin	CPP	next_suggestion	DSP	8,798	[ "if", "(", "class", "==", "DREGS", "\|\|", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";" ]	[ "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regn...
LLVM	Hexagon	CPP	next_suggestion	DSP	8,799	[ "}" ]	[ "HRI", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ...

LLVM

AArch64

TD

next_suggestion

CPU

8,700

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

GCC

s390

MD

stmt_completion

MPU

8,701

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,702

[ "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i16", ")", "{" ]

[ "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "{", "unsigned", "Imm", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";...

LLVM

X86

CPP

code_generation

CPU

8,703

[ "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

GCC

i386

MD

next_suggestion

CPU

8,704

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]

[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LI...

GCC

gcn

MD

next_suggestion

GPU

8,705

[ "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V_INT_1REG", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,706

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,707

[ "}" ]

[ "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "MVT", "::", "Glue", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "SMUL_LOHI", ":", "case", "...

LLVM

X86

CPP

next_suggestion

CPU

8,708

[ "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]

[ "uint16_t", "dom", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", "Not an SSE instruction", "<STR_LIT>", ")", ";", "const", "uint16_t", "*...

LLVM

Hexagon

TD

next_suggestion

DSP

8,709

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_loadrub_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bf061958", ","...

GCC

visium

CPP

code_generation

Virtual ISA

8,710

[ "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_L...

[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]

GCC

arm

CPP

next_suggestion

CPU

8,711

[ "}" ]

[ "_", "_", "arm_vmaxvq_u16", "(", "uint16_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxvq_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

P2

CPP

stmt_completion

MPU

8,712

[ "&", "O", ")", "{" ]

[ "void", "P2InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "addr", ",", "unsigned", "OpNo", ",", "raw_ostream" ]

GCC

s390

CPP

stmt_completion

MPU

8,713

[ ";", "\\", "fputc", "(", "'", "\\n", "'", ",", "(", "FILE", ")", ")", ";", "\\", "}" ]

[ "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", "%r0", "<STR_LIT>", ",", "<STR_LIT>", "%r1", "<STR_LIT>", ",", "<STR_LIT>", "%r2", "<STR_LIT>", ",", "<STR_LIT>", "%r3", "<STR_LIT>", ",", "<STR_LIT>", "%r4", "<STR_LIT>", ",", "<STR_LIT>", "%r5", "<STR_LI...

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

8,714

[ "(", "OS", ")", ";" ]

[ "return", "new", "DXILPrettyPrinter" ]

GCC

alpha

MD

stmt_completion

MPU

8,715

[ ")", "]" ]

[ "(", "match_operator", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

TD

program_repair

CPU

8,716

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10...

LLVM

ARM

CPP

next_suggestion

CPU

8,717

[ "}" ]

[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::"...

GCC

arm

MD

next_suggestion

CPU

8,718

[ "(", "define_mode_iterator", "MVE_3", "[", "V16QI", "V8HI", "]", ")" ]

[ "(", "define_mode_iterator", "MVE_types", "[", "V16QI", "V8HI", "V4SI", "V2DI", "TI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_vecs", "[", "V16QI", "V8HI", "V4SI", "V2DI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator"...

GCC

i386

CPP

program_repair

CPU

8,719

[ "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL...

[ "if", "(", "needed_intregs", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "<BUGS>", "build_int_2", "(", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "bui...

LLVM

AArch64

TD

stmt_completion

CPU

8,720

[ "=", "AdrpOperand", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]

LLVM

CellSPU

TD

stmt_completion

MPU

8,721

[ "rT", ",", "(", "xor", "rclass", ":", "$", "rA", ",", "(", "not", "rclass", ":", "$", "rB", ")", ")", ")", "]", ">", ";" ]

[ "class", "EQVRegPattern1", "<", "RegisterClass", "rclass", ">", ":", "EQVInst", "<", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ",", "rclass", ":", "$", "rB", ")", ",", "[", "(", "set", "rclass", ":", "...

LLVM

BPF

CPP

next_suggestion

Virtual ISA

8,722

[ "}" ]

[ "ElementTypeId", "=", "ArrayInfo", ".", "ElemType", ";", "LocOffset", "=", "Loc", "*", "ElemSize", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,723

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_reservation" ]

LLVM

Lanai

CPP

stmt_completion

CPU

8,724

[ ",", "unsigned", "&", "Align", ")", "const", "{" ]

[ "MCSection", "*", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,725

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...

LLVM

AArch64

CPP

stmt_completion

CPU

8,726

[ "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{" ]

[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "Caller guarantees VT is one of i32 or i64", "<STR_LIT>", ")", ";", "(", "void", ")", "VT", ";", "uint64_t", "AndImm", ";", "if", "(", "!", ...

GCC

m68k

MD

next_suggestion

MPU

8,727

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,728

[ "return", "true", ";" ]

[ "case", "PPC", "::", "CMPWI", ":", "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=...

LLVM

ARM

TD

next_suggestion

CPU

8,729

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", ...

LLVM

ARM

CPP

code_generation

CPU

8,730

[ "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "<STR_LIT>", "::", "<STR_LIT>", "ShiftType", ",", "unsigned", "ShiftImm...

[ "Create", "a", "generalized", "memory", "operand", "." ]

GCC

powerpcspe

MD

next_suggestion

CPU

8,731

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,732

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...

LLVM

ARM

TD

program_repair

CPU

8,733

[ "<FIXS>", "def", "ri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<FIXE>", "<FIXS>", "def", "rr", ":", "AR...

[ "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "multiclass", "AI1_adde_sube_s_irs", "PatFrag", "opnode", ",", "bit", "Commutable", "=", "<NUM_LIT>", ">", "{", "<BUGS>", "def", "Sri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", "...

LLVM

R600

CPP

stmt_completion

GPU

8,734

[ "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]

[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X"...

GCC

sh

MD

next_suggestion

CPU

8,735

[ "<STR_LIT>" ]

[ "(", "unspec_volatile", ":", "QIHISI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_2", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV...

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,736

[ "(", ")", ";" ]

[ "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand",...

LLVM

ARM

TD

program_repair

CPU

8,737

[ "<FIXS>", "bits", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>", "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<N...

[ "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "[", "IsThumb", ",", "HasV5T", "]", ">", "{", "<BUGS>", "bits", "<NUM_LIT>", ">", "func", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<N...

LLVM

AMDGPU

TD

stmt_completion

GPU

8,738

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "DS64Bit4ByteAligned", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,739

[ "::", "get", "(", "Ctx", ",", "NoAliasList", ")", ";" ]

[ "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "st...

LLVM

AArch64

TD

next_suggestion

CPU

8,740

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "...

LLVM

AArch64

TD

next_suggestion

CPU

8,741

[ "}" ]

[ "class", "TMSystemI", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>", ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")",...

GCC

rs6000

MD

stmt_completion

CPU

8,742

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,743

[ "}" ]

[ "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "PerformATOMIC_...

GCC

rs6000

MD

stmt_completion

CPU

8,744

[ "<NUM_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,745

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...

LLVM

X86

CPP

stmt_completion

CPU

8,746

[ "OpVT", ",", "LHS", ",", "Amt", ")", ";" ]

[ "PackMask", ".", "push_back", "(", "I", "+", "Offset", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "<NUM_LIT>", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", ")", ";", "PackMask", ".", "pus...

LLVM

ARM

CPP

next_suggestion

CPU

8,747

[ "}" ]

[ "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

8,748

[ "(", ")", ">", "<NUM_LIT>", ")", "{" ]

[ "MachineBasicBlock", "*", "FalseMBB", "=", "getFalseBranch", "(", "MBB", ",", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "FalseMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "FalseMBB", ")", ";", "MachineBasicBlock", "*", "LandB...

LLVM

X86

TD

program_repair

CPU

8,749

[ "<FIXS>", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]

[ "def", "NOT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi16", "addr", ":", "$", "dst", ")", ")", ",", "addr", ...

GCC

m68k

CPP

code_generation

MPU

8,750

[ "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "...

[ "Return", "GOT", "pointer", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

8,751

[ "a", ")", "{" ]

[ "vrndh_f16", "(", "float16_t", "_", "_" ]

LLVM

AMDGPU

CPP

program_repair

GPU

8,752

[ "<FIXS>", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "Opc", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "break", ";", "<FIXE>" ]

[ "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "bool", "IsF64", "=", "Opc", "==", "AMDGPU", ...

LLVM

XCore

CPP

next_suggestion

MPU

8,753

[ "}" ]

[ "void", "XCoreDAGToDAGISel", "::", "InstructionSelect", "(", ")", "{", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

8,754

[ "unregister_callback", "(", "<STR_LIT>", "bpf_collect_enum_info", "<STR_LIT>", ",", "PLUGIN_FINISH_TYPE", ")", ";" ]

[ "static", "void", "remove_parser_plugin", "(", ")", "{", "if", "(", "flag_plugin_added", "==", "true", "&&", "plugin_state", "!=", "BPF_PLUGIN_REMOVED", ")", "{" ]

GCC

rs6000

CPP

program_repair

CPU

8,755

[ "<FIXS>", "return", "(", "TARGET_AVOID_XFORM", "&&", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ";", "<FIXE>" ]

[ "{", "<BUGS>", "return", "TARGET_AVOID_XFORM", "&&", "!", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ";", "<BUGE>", "}", "inline", "bool" ]

GCC

aarch64

MD

stmt_completion

CPU

8,756

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

XCore

CPP

code_generation

MPU

8,757

[ "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

8,758

[ "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI...

[ "Query", "Liveness", "at", "Idx", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,759

[ ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...

LLVM

AArch64

TD

next_suggestion

CPU

8,760

[ "}" ]

[ "def", "_8H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shl_imm16", ",", "shl", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", "...

LLVM

AArch64

TD

stmt_completion

CPU

8,761

[ "SWPX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_SWP", ",", "WriteAtomic", "]", ",", "(", "instrs", "SWPB", ",", "SWPH", ",", "SWPW", "," ]

GCC

or1k

MD

next_suggestion

CPU

8,762

[ "}", ")" ]

[ "{", "or1k_expand_atomic_op_qihi", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE" ]

GCC

arm

CPP

next_suggestion

CPU

8,763

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]

[ "vld3_dup_u32", "(", "const", "uint32_t", "*", "_", "_", "a", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

8,764

[ "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "TGID_X", ")", ",", "VT", ")", ";" ]

[ "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":...

LLVM

AArch64

CPP

stmt_completion

CPU

8,765

[ ",", "<NUM_LIT>", ")", ";" ]

[ "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "...

GCC

arm

MD

next_suggestion

CPU

8,766

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", ...

GCC

ft32

MD

next_suggestion

MPU

8,767

[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

8,768

[ "offset", ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "arm_vldrdq_gather_offset_z_u64", "(", "_", "_", "base", ",", "_", "_" ]

GCC

i386

MD

program_repair

CPU

8,769

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", ...

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...

GCC

aarch64

CPP

code_generation

CPU

8,770

[ "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64...

[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "...

LLVM

AArch64

CPP

next_suggestion

CPU

8,771

[ "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";" ]

[ "bool", "AArch64DAGToDAGISel", "::", "tryBitfieldExtractOp", "(", "SDNode", "*", "N", ")", "{", "unsigned", "Opc", ",", "Immr", ",", "Imms", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Op...

LLVM

X86

CPP

next_suggestion

CPU

8,772

[ "default", ":" ]

[ "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::",...

GCC

v850

CPP

next_suggestion

MPU

8,773

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{" ]

[ "int", "i", ";", "int", "use_ep", "=", "FALSE", ";", "rtx", "r1", "=", "NULL_RTX", ";", "rtx", "ep", "=", "NULL_RTX", ";", "rtx_insn", "*", "insn", ";", "rtx", "pattern", ";", "if", "(", "!", "TARGET_EP", ")", "return", ";", "for", "(", "i", "=",...

LLVM

Videocore

CPP

code_generation

DSP

8,774

[ "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorI...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

8,775

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

arm

MD

next_suggestion

CPU

8,776

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")",...

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,777

[ "MIB", ";" ]

[ "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_SLEEP_VAR", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&",...

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,778

[ "}" ]

[ "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformO...

LLVM

X86

TD

program_repair

CPU

8,779

[ "<FIXS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "ScalarIntMemFrags", "addr", ":", "$", "src2", ")", ")", ">", ",", "<FIXE>" ]

[ "defm", "rm", ":", "AVX512_maskable_scalar", "opc", ",", "MRMSrcMem", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "IntScalarMemOp", ":", "$", "src2", ")", "...

GCC

rs6000

MD

stmt_completion

CPU

8,780

[ "]", ")" ]

[ "UNSPEC_REDUC", "UNSPEC_NEZ_P" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,781

[ "const", "unsigned", "ResultReg1", "=", "createResultReg", "(", "ResRC", ")", ";" ]

[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "ResRC", ";", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", ...

LLVM

Hexagon

TD

stmt_completion

DSP

8,782

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

AArch64

CPP

code_generation

CPU

8,783

[ "SDNode", "*", "AArch64DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,784

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

xtensa

MD

program_repair

MPU

8,785

[ "<FIXS>", "(", "A11_REG", "\t", "\t", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "A7_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A8_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A9_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "A10_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGE>", "(", "UNSPEC_NOP", "\t", "\t", "<NUM_LIT>", ")", "(...

LLVM

Hexagon

TD

next_suggestion

DSP

8,786

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...

GCC

i386

CPP

stmt_completion

CPU

8,787

[ "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_" ]

GCC

sh

CPP

stmt_completion

CPU

8,788

[ "scan", ")", ";" ]

[ "emit_insn_before", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "align_insn", ")", ";", "}", "delete", "_", "insn", "(", "align_insn", ")", ";", "align_insn", "=", "NULL", ";", "continue", ";", "}", "else", "{", "for", "(", "lab", "=", "p", ...

GCC

i386

CPP

stmt_completion

CPU

8,789

[ "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmadd_sh", "(", "_", "_", "m128h", "_", "_", "W",...

GCC

arm

MD

next_suggestion

CPU

8,790

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

loongarch

MD

stmt_completion

CPU

8,791

[ "]", ")" ]

[ "UNSPEC_LASX_XVSSRAN_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,792

[ "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", "{" ]

[ "def", "L2_loadbzw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", "," ]

GCC

rs6000

CPP

code_generation

CPU

8,793

[ "static", "void", "rs6000_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", ...

[ "A", "C", "compound", "statement", "that", "outputs", "the", "assembler", "code", "for", "a", "thunk", "function", ",", "used", "to", "implement", "C++", "virtual", "function", "calls", "with", "multiple", "inheritance", ".", "The", "thunk", "acts", "as", "a...

GCC

cr16

MD

stmt_completion

MPU

8,794

[ "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "pushCnstr", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,795

[ "}" ]

[ "def", "L4_ior_memoph_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>...

LLVM

X86

CPP

next_suggestion

CPU

8,796

[ "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";" ]

[ "static", "ArrayRef", "<", "MCPhysReg", ">", "get64BitArgumentXMMs", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", ...

GCC

i386

CPP

stmt_completion

CPU

8,797

[ ",", "<NUM_LIT>", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vec_ext_v2si", "(", "(", "_", "_", "v2si", ")", "_", "_", "i" ]

GCC

bfin

CPP

next_suggestion

DSP

8,798

[ "if", "(", "class", "==", "DREGS", "||", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";" ]

[ "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regn...

LLVM

Hexagon

CPP

next_suggestion

DSP

8,799

[ "}" ]

[ "HRI", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ...