docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...	MipsTargetMachine29	getSubtargetImpl	Mips	CPU	LLVM	35,400	321	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::SW", "RISCV::FPR32RegClass", "RISCV::FSW", "\"Can't store this register to stack slot\"", "0" ]	RISCVInstrInfo41	storeRegToStackSlot	RISCV	CPU	LLVM	35,401	135	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "\"+minsize\"", "ARM", "ARM", "\"Function '\"", "\"' uses ARM \"", "\"instructions, but the target does not support ARM mode execution.\"" ]	ARMTargetMachine50	getSubtargetImpl	ARM	CPU	LLVM	35,402	233	1	[]
[ "<s>", "static", "int", "nds32_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "HIGH_REGS", "\|\|", "to", "==", "HIGH_REGS", ")", "return", "6", ";", ...	[ "Describing", "Relative", "Costs", "of", "Operations", "." ]	[ "nds32", "6", "2" ]	nds322	nds32_register_move_cost	nds32	CPU	GCC	35,403	32	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]	AArch64ISelLowering23	getOptimalMemOpType	AArch64	CPU	LLVM	35,404	122	1	[]
[ "<s>", "static", "rtx", "arc_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "gen_raw_REG", "(", "Pmode", ",", "FRAME_POINTER_REGNUM", ")", ";", "}", "</s>" ]	[ "Return", "the", "frame", "pointer", "value", "to", "be", "backed", "up", "in", "the", "setjmp", "buffer", "." ]	[ "arc" ]	arc7	arc_builtin_setjmp_frame_value	arc	MPU	GCC	35,405	16	1	[]
[ "<s>", "static", "enum", "mips_split_type", "mips_insn_split_type", "(", "rtx", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "if", "(", "bb", ")", "{", "if", "(", "optimize_bb_for_speed_p", "(", "bb", ")", ")", "retu...	[ "Return", "the", "split", "type", "for", "instruction", "INSN", "." ]	[ "mips" ]	mips	mips_insn_split_type	mips	CPU	GCC	35,406	41	1	[]
[ "<s>", "static", "bool", "supported_simd_type", "(", "tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "\|\|", "INTEGRAL_TYPE_P", "(", "t", ")", "\|\|", "POINTER_TYPE_P", "(", "t", ")", ")", "{", "HOST_WIDE_INT", "s", "=", "tree_to_shwi",...	[ "Return", "true", "for", "types", "that", "could", "be", "supported", "as", "SIMD", "return", "or", "argument", "types", "." ]	[ "aarch64", "1", "2", "4", "8" ]	aarch64	supported_simd_type	aarch64	CPU	GCC	35,407	59	1	[]
[ "<s>", "static", "void", "replace_swapped_aligned_load", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "swap_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "swap_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ".", "is_swa...	[ "Given", "that", "SWAP_INSN", "represents", "a", "swap", "of", "an", "aligned", "load-with-swap", ",", "replace", "the", "load", "with", "an", "aligned", "load", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy", "insn", "."...	[ "rs6000", "0", "0" ]	rs6000-p8swap2	replace_swapped_aligned_load	rs6000	CPU	GCC	35,408	309	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ")", "{", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";", "return", "isLegalMaskedGather", "(", "DataType", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]	[ "X86", "X86" ]	X86TargetTransformInfo (2)	isLegalMaskedScatter	X86	CPU	LLVM	35,409	29	1	[]
[ "<s>", "void", "MipsFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "M...	MipsFrameInfo	emitPrologue	Mips	CPU	LLVM	35,410	462	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", ...	[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]	[ "rs6000", "8", "16", "4", "8" ]	rs6000	rs6000_secondary_reload_simple_move	rs6000	CPU	GCC	35,411	169	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", "(", "Op"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::CALL", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FORMAL_ARGUMENTS", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::RET", "ISD::SELECT", "ISD::SETCC" ]	MipsISelLowering87	LowerOperation	Mips	CPU	LLVM	35,412	198	1	[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "AT", ",", "Mips", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Mips", "Mips", "Mips::ZERO", "Mips::AT", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::AT_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "Mips", "0", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::CPU64RegsRegClass", "Mips::CPU64RegsRegClass", "Mi...	MipsRegisterInfo23	getReservedRegs	Mips	CPU	LLVM	35,413	352	1	[]
[ "<s>", "static", "void", "xtensa_asm_trampoline_template", "(", "FILE", "*", "stream", ")", "{", "bool", "use_call0", "=", "(", "TARGET_CONST16", "\|\|", "TARGET_ABSOLUTE_LITERALS", ")", ";", "fprintf", "(", "stream", ",", "\"\\t.begin no-transform\\n\"", ")", ";", ...	[ "TRAMPOLINE_TEMPLATE", ":", "For", "Xtensa", ",", "the", "trampoline", "must", "perform", "an", "ENTRY", "instruction", "with", "a", "minimal", "stack", "frame", "in", "order", "to", "get", "some", "free", "registers", ".", "Once", "the", "actual", "call", "...	[ "xtensa", "\"\\t.begin no-transform\\n\"", "\"\\tentry\\tsp, %d\\n\"", "\"\\tmov\\ta10, a0\\n\"", "\"\\tcall0\\t.Lskipconsts\\n\"", "\"\\tj\\t.Lskipconsts\\n\"", "\"\\t.align\\t4\\n\"", "\".Lchainval:%s0\\n\"", "4", "\".Lfnaddr:%s0\\n\"", "4", "\".Lskipconsts:\\n\"", "\"\\taddi\\ta0, a0, 3\\...	xtensa	xtensa_asm_trampoline_template	xtensa	MPU	GCC	35,414	418	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...	ARMISelLowering (3)	ReplaceNodeResults	ARM	CPU	LLVM	35,415	294	1	[]
[ "<s>", "void", "Z80TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ReplaceNodeResu...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Z80", "Z80", "\"ReplaceNodeResults: \"" ]	Z80ISelLowering2	ReplaceNodeResults	Z80	MPU	LLVM	35,416	40	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine (2)1	addPreRegBankSelect	AMDGPU	GPU	LLVM	35,417	27	1	[]
[ "<s>", "static", "bool", "s390_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_ZARCH", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "(", "(", "...	[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "When", "generating", "code", "that", "runs", "in", "z/Architecture", "mode", ",", "but", "conforms", "to", "the", "31-bit", "ABI", ",", "GPRs", "can", "hold", "8", "bytes", ";", "the", "ABI", "guarantee...	[ "s390", "4", "6", "15", "32", "8", "24", "31", "18", "19" ]	s3907	s390_hard_regno_call_part_clobbered	s390	MPU	GCC	35,418	94	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "Lanai" ]	LanaiMCExpr	classof	Lanai	CPU	LLVM	35,419	22	1	[]
[ "<s>", "static", "void", "s390_chunkify_cancel", "(", "struct", "constant_pool", "", "pool_list", ")", "{", "struct", "constant_pool", "", "curr_pool", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "for", "(", "curr_pool", "=", "pool_list", ";", "curr_pool...	[ "POOL_LIST", "is", "a", "chunk", "list", "as", "prepared", "by", "s390_chunkify_start", ".", "We", "have", "decided", "we", "can", "not", "use", "this", "list", ",", "so", "revert", "all", "changes", "to", "the", "current", "function", "that", "were", "don...	[ "s390", "0", "1" ]	s3904	s390_chunkify_cancel	s390	MPU	GCC	35,420	268	1	[]
[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]	[ "ARM", "ARM::ModeThumb" ]	ARMAsmParser (2)2	isThumb	ARM	CPU	LLVM	35,421	21	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "fnmask", ";", "if", "(", "code", ">=", "RS6000_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "fnmask", "=...	[ "Returns", "the", "rs6000", "builtin", "decl", "for", "CODE", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_builtin_decl	powerpcspe	CPU	GCC	35,422	64	1	[]
[ "<s>", "static", "void", "fix_range", "(", "const", "char", "", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "", "str", ",", "", "dash", ",", "", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "ia64", "1", "1", "1", "0", "\"value of %<-mfixed-range%> must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	ia648	fix_range	ia64	CPU	GCC	35,423	242	1	[]
[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", "void", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return",...	[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]	[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]	alpha	get_round_mode_suffix	alpha	MPU	GCC	35,424	88	1	[]
[ "<s>", "const", "F2003fRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "F2003f", "F2003f" ]	F2003fSubtarget	getRegisterInfo	F2003f	CPU	LLVM	35,425	18	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...	WebAssemblyRegNumbering3	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	35,426	308	1	[]
[ "<s>", "static", "bool", "s390_return_in_memory", "(", "tree", "type", ",", "tree", "fundecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "\|\|", "POINTER_TYPE_P", "(", "type", ")", "\|\|", "TREE_CODE", "(", "type", ")", "==", ...	[ "Return", "true", "if", "return", "values", "of", "type", "TYPE", "should", "be", "returned", "in", "a", "memory", "buffer", "whose", "address", "is", "passed", "by", "the", "caller", "as", "hidden", "first", "argument", "." ]	[ "s390", "8" ]	s3903	s390_return_in_memory	s390	MPU	GCC	35,427	74	1	[]
[ "<s>", "void", "Nios2FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Nios2", "Nios2" ]	Nios2FrameLowering	emitEpilogue	Nios2	MPU	LLVM	35,428	16	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", ...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0", "1" ]	AArch64ISelLowering69	emitStoreConditional	AArch64	CPU	LLVM	35,429	332	1	[]
[ "<s>", "SDValue", "SHUXITargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SHUXI", "SHUXI", "ISD::OutputArg", "\"VarArg not supported\"", "16", "SHUXI", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "SHUXIISD::RET_FLAG", "MVT::Other" ]	SHUXIISelLowering	LowerReturn	SHUXI	CPU	LLVM	35,430	254	1	[]
[ "<s>", "rtx", "aarch64_expand_fcmla_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "int", "fcode", ")", "{", "int", "bcode", "=", "fcode", "-", "AARCH64_SIMD_FCMLA_LANEQ_BUILTIN_BASE", "-", "1", ";", "aarch64_fcmla_laneq_builtin_datum", "*", "d", "=", ...	[ "Expand", "a", "FCMLA", "lane", "expression", "EXP", "with", "code", "FCODE", "and", "result", "going", "to", "TARGET", "if", "that", "is", "convenient", "." ]	[ "aarch64", "1", "0", "1", "2", "3", "\"argument %d must be a constant immediate\"", "4", "0", "2", "4", "0", "0", "4" ]	aarch64-builtins	aarch64_expand_fcmla_builtin	aarch64	CPU	GCC	35,431	432	1	[]
[ "<s>", "static", "void", "mips_emit_loadgp", "(", "void", ")", "{", "rtx", "addr", ",", "offset", ",", "incoming_address", ",", "base", ",", "index", ",", "pic_reg", ";", "pic_reg", "=", "TARGET_MIPS16", "?", "MIPS16_PIC_TEMP", ":", "pic_offset_table_rtx", ";"...	[ "If", "we", "'re", "generating", "n32", "or", "n64", "abicalls", ",", "emit", "instructions", "to", "set", "up", "the", "global", "pointer", "." ]	[ "mips", "\"__gnu_local_gp\"", "0" ]	mips	mips_emit_loadgp	mips	CPU	GCC	35,432	219	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "Hexagon" ]	HexagonSubtarget12	getTargetTriple	Hexagon	DSP	LLVM	35,433	12	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "12", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "RI5CY", "RISCV", "12" ]	RISCVISelLowering	isLegalICmpImmediate	RI5CY	CPU	LLVM	35,434	20	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMach...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "ARM", "ARM", "2", "\":\\n\"", "\"\\t.indirect_symbol \"", "\"\\n\"", "\"\\t.long\\t0\\n\"", "2", "\":\\n\"", "\"\\t.long \"", "\"\\n\"", "\"\\t.subsections_via_symbols\\n\"" ]	ARMAsmPrinter20	doFinalization	ARM	CPU	LLVM	35,435	222	1	[]
[ "<s>", "machine_mode", "memory_vector_mode", "(", "const", "function_instance", "&", ")", "const", "OVERRIDE", "{", "return", "m_mode", ";", "}", "</s>" ]	[ "If", "the", "function", "addresses", "memory", ",", "return", "a", "vector", "mode", "whose", "GET_MODE_NUNITS", "is", "the", "number", "of", "elements", "addressed", "and", "whose", "GET_MODE_INNER", "is", "the", "mode", "of", "a", "single", "scalar", "memor...	[ "aarch64" ]	aarch64-sve-builtins-base	memory_vector_mode	aarch64	CPU	GCC	35,436	14	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "Nios2RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "Nios2", "::", "CPURegsRegClass", ";", "}", "</s>" ]	[ "Return", "GPR", "register", "class", "." ]	[ "Nios2", "Nios2", "Nios2::CPURegsRegClass" ]	Nios2RegisterInfo	intRegClass	Nios2	MPU	LLVM	35,437	19	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isSafeMemOpType", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "X86ScalarSSEf32", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "X86Sc...	[ "Returns", "true", "if", "it", "'s", "safe", "to", "use", "load", "/", "store", "of", "the", "specified", "type", "to", "expand", "memcpy", "/", "memset", "inline", "." ]	[ "X86", "X86", "MVT::f32", "X86", "MVT::f64", "X86" ]	X86ISelLowering165	isSafeMemOpType	X86	CPU	LLVM	35,438	42	1	[]
[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...	[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]	rs6000	mems_ok_for_quad_peep	rs6000	CPU	GCC	35,439	275	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::CATCHRET" ]	AArch64ISelLowering (2)2	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	35,440	89	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "CSKY" ]	CSKYAsmParser	isImm	CSKY	CPU	LLVM	35,441	13	1	[]
[ "<s>", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";", "if", "(", "VGPRs"...	[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "VGPRs", "VGPRs", "." ]	[ "AMDGPU", "1" ]	AMDGPUSubtarget8	getOccupancyWithNumVGPRs	AMDGPU	GPU	LLVM	35,442	65	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment16	runOnMachineFunction	X86	CPU	LLVM	35,443	322	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo13	storeRegToStackSlot	ARC	MPU	LLVM	35,444	207	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "X86", "::", "GR8_NOREXRegisterClass", ")", "return", "RC", ";", "const", ...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "X86", "X86", "X86::GR8_NOREXRegisterClass", "X86::GR8RegClassID", "X86::GR16RegClassID", "X86::GR32RegClassID", "X86::GR64RegClassID", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::RFP32RegClassID", "X86::RFP64RegClassID", "X86::RFP80RegClassID", "X86::VR128RegClassID", "X86::VR256R...	X86RegisterInfo101	getLargestLegalSuperClass	X86	CPU	LLVM	35,445	143	1	[]
[ "<s>", "bool", "riscv_legitimize_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "src", ",", "mode", ")", ...	[ "If", "(", "set", "DEST", "SRC", ")", "is", "not", "a", "valid", "move", "instruction", ",", "emit", "an", "equivalent", "sequence", "that", "is", "valid", "." ]	[ "riscv" ]	riscv2	riscv_legitimize_move	riscv	CPU	GCC	35,446	96	1	[]
[ "<s>", "MCSymbol", "", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Print...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::ValType", "4", "wasm::ValType", "4" ]	WebAssemblyMCInstLower15	GetExternalSymbolSymbol	WebAssembly	Virtual ISA	LLVM	35,447	151	1	[]
[ "<s>", "static", "rtx", "s390_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", ")", "{", "return", "s390_function_and_libcall_value", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "ret_type", ",", "fn_decl...	[ "Define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "type", "TYPE", ".", "If", "TYPE", "is", "null", ",", "define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "mode", "MODE", "from", "a", "libcall", "." ]	[ "s390" ]	s390	s390_function_value	s390	MPU	GCC	35,448	30	1	[]
[ "<s>", "bool", "ia64_legitimate_constant_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "return", "true", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "("...	[ "Return", "true", "if", "X", "is", "a", "constant", "that", "is", "valid", "for", "some", "immediate", "field", "in", "an", "instruction", "." ]	[ "ia64", "0", "8" ]	ia643	ia64_legitimate_constant_p	ia64	CPU	GCC	35,449	111	1	[]
[ "<s>", "static", "void", "spu_canonicalize_comparison", "(", "int", "", "code", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ",", "bool", "op0_preserve_value", ")", "{", "if", "(", "!", "op0_preserve_value", "&&", "(", "", "code", "==", "LE", "\|\|", ...	[ "Canonicalize", "a", "comparison", "from", "one", "we", "do", "n't", "have", "to", "one", "we", "do", "have", "." ]	[ "spu" ]	spu	spu_canonicalize_comparison	spu	MPU	GCC	35,450	83	1	[]
[ "<s>", "void", "cris_asm_output_ident", "(", "const", "char", "*", "string", ")", "{", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";", "default_asm_output_ident_directive", "(", "string", ")", ";", "}", "</s>" ]	[ "Queue", "an", ".ident", "string", "in", "the", "queue", "of", "top-level", "asm", "statements", ".", "If", "the", "front-end", "is", "done", ",", "we", "must", "be", "being", "called", "from", "toplev.cc", ".", "In", "that", "case", ",", "do", "nothing"...	[ "cris" ]	cris	cris_asm_output_ident	cris	MPU	GCC	35,451	25	1	[]
[ "<s>", "void", "riscv_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "HOST_WIDE_INT", "value", ")", "{", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "int", "i", ",", "num_ops", ";", ...	[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", "." ]	[ "riscv", "2", "0", "1" ]	riscv3	riscv_move_integer	riscv	CPU	GCC	35,452	165	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getRoot", "(", ")", ")", ";", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";...	[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]	[ "RISCV", "RISCV" ]	RISCVISelDAGToDAG15	PostprocessISelDAG	RISCV	CPU	LLVM	35,453	114	1	[]
[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "enum", "machine_mode", "mode", ";", "bool", "...	[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...	[ "i386", "2" ]	i3863	ix86_expand_sse_fp_minmax	i386	CPU	GCC	35,454	211	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Optimize Call Frame\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Optimize Call Frame\"" ]	X86CallFrameOptimization11	getPassName	X86	CPU	LLVM	35,455	13	1	[]
[ "<s>", "void", "loongarch_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "struct", "loongarch_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "HOST_WIDE_INT", "step1", "=", "frame", "->", "total_size", ";", "HOST_WIDE_INT...	[ "Expand", "an", "``", "epilogue", "''", "or", "``", "sibcall_epilogue", "''", "pattern", ";", "SIBCALL_P", "says", "which", "." ]	[ "loongarch", "0", "0", "1", "0", "0", "1", "0", "1" ]	loongarch	loongarch_expand_epilogue	loongarch	CPU	GCC	35,456	472	1	[]
[ "<s>", "bool", "mips_eh_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "reload_completed", "&&", "!", "TARGET_ABSOLUTE_JUMPS", ")", "{", "if", "(", "mips_cfun_has_cprestore_slot_p", "(", ")", ")", "{", "if", "(", "regno", "==", "CPRESTORE_SLOT_RE...	[ "Implement", "EH_USES", "." ]	[ "mips" ]	mips	mips_eh_uses	mips	CPU	GCC	35,457	54	1	[]
[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Xtensa", "Xtensa", "ISD::OutputArg" ]	XtensaISelLowering1	LowerReturn	Xtensa	MPU	LLVM	35,458	52	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ")", "{", "...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "PowerPC", "PPC", "Intrinsic::ID", "Intrinsic::bswap" ]	PPCTargetTransformInfo44	getIntrinsicInstrCost	PowerPC	CPU	LLVM	35,459	71	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "LanaiFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", ".", "e...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Lanai", "Lanai" ]	LanaiFrameLowering	eliminateCallFramePseudoInstr	Lanai	CPU	LLVM	35,460	30	1	[]
[ "<s>", "static", "rtx", "nds32_expand_builtin_store", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "0", ")", ";", "rtx", "op1", "=", ...	[ "Expand", "builtins", "for", "store", "." ]	[ "nds32", "0", "1", "1", "0", "2", "0" ]	nds32-intrinsic	nds32_expand_builtin_store	nds32	CPU	GCC	35,461	119	1	[]
[ "<s>", "unsigned", "LC3InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "LC3", "LC3", "0" ]	LC3InstrInfo	isStoreToStackSlot	LC3	CPU	LLVM	35,462	20	1	[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"_text\"", "4", "1", "0", "\"Unsupported linkage type!\"", "\"\\tpublic \"", "\"\\n\"", "\"\\tproc near\\n\"", "\"\\tendp\\n\"" ]	X86IntelAsmPrinter	runOnMachineFunction	X86	CPU	LLVM	35,463	308	1	[]
[ "<s>", "bool", "Cpu0AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0AsmPrinter	lowerOperand	Cpu0	CPU	LLVM	35,464	32	1	[]
[ "<s>", "static", "bool", "aarch64_sve_data_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_classify_vector_mode", "(", "mode", ")", "&", "VEC_SVE_DATA", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "is", "an", "SVE", "data", "vector", "mode", ";", "either", "a", "single", "vector", "or", "a", "structure", "of", "vectors", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_data_mode_p	aarch64	CPU	GCC	35,465	17	1	[]
[ "<s>", "void", "HSAILInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "HSAIL", "HSAIL", "HSAIL::ARG_SCOPE_START", "HSAIL::ARG_SCOPE_END", "HSAIL::CALL", "1", "1", "0", "\"Unexpected target call instruction operand list!\"", "\") (\"", "\", \"", "\");\"" ]	HSAILInstPrinter	printInst	HSAIL	Virtual ISA	LLVM	35,466	250	1	[]
[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "RISCV" ]	RISCVInstructionSelector	getName	RISCV	CPU	LLVM	35,467	12	1	[]
[ "<s>", "size_t", "THMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "ARM" ]	THMToTHMStub	size	ARM	CPU	LLVM	35,468	12	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", ...	[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]	AArch64FrameLowering55	canUseRedZone	AArch64	CPU	LLVM	35,469	92	1	[]
[ "<s>", "bool", "pass_vsetvl", "::", "cleanup_illegal_dirty_blocks", "(", "void", ")", "{", "bool", "changed_p", "=", "false", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_b...	[ "Cleanup", "illegal", "dirty", "blocks", "." ]	[ "riscv" ]	riscv-vsetvl	cleanup_illegal_dirty_blocks	riscv	CPU	GCC	35,470	121	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "X86", "X86", "0", "X86", "X86", "X86", "0", "MVT::f32", "X86::LD_Fp032", "MVT::f64", "X86::LD_Fp064", "MVT::f80", "X86::LD_Fp080", "0" ]	X86FastISel56	fastMaterializeConstant	X86	CPU	LLVM	35,471	254	1	[]
[ "<s>", "static", "void", "loongarch_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "in...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "loongarch", "0", "0" ]	loongarch1	loongarch_setup_incoming_varargs	loongarch	CPU	GCC	35,472	151	1	[]
[ "<s>", "static", "void", "riscv_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR...	[ "Make", "the", "last", "instruction", "frame-related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]	[ "riscv", "1" ]	riscv	riscv_set_frame_expr	riscv	CPU	GCC	35,473	42	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Select...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "0", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "SystemZISD::RET_FLAG", "MVT::Other", "SystemZISD::RET_FLAG", "MVT::Other" ]	SystemZISelLowering42	LowerReturn	SystemZ	CPU	LLVM	35,474	370	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::IN...	XCoreISelLowering11	LowerOperation	XCore	MPU	LLVM	35,475	249	1	[]
[ "<s>", "void", "addInst", "(", "MachineInstr", "", "MI", ",", "SetVector", "<", "MachineInstr", "", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARM Loops: Adding predicated MI: \"", "<<", "*", "MI", ")", ";", "if", "(", "...	[ "Add", "a", "new", "MCInst", "operand", "." ]	[ "ARM", "\"ARM Loops: Adding predicated MI: \"", "\" - has divergent predicate: \"", "4", "\"Too many instructions in VPT block!\"" ]	ARMLowOverheadLoops10	addInst	ARM	CPU	LLVM	35,476	95	1	[]
[ "<s>", "static", "bool", "aarch64_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "mode", "==", "HFmode", "?", "true", ":", "default_libgcc_floating_mode_supported_p", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBGCC_FLOATING_POINT_MODE_SUPPORTED_P", "-", "return", "TRUE", "if", "MODE", "is", "HFmode", ",", "and", "punt", "to", "the", "generic", "implementation", "otherwise", "." ]	[ "aarch64" ]	aarch64	aarch64_libgcc_floating_mode_supported_p	aarch64	CPU	GCC	35,477	23	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "areJTsAllowed", "(", "const", "Function", "*", "Fn", ")", "const", "{", "if", "(", "Subtarget", ".", "useRetpolineIndirectBranches", "(", ")", ")", "return", "false", ";", "return", "TargetLowering", "::", "areJTsAllowe...	[ "Returns", "true", "if", "lowering", "to", "a", "jump", "table", "is", "allowed", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)6	areJTsAllowed	X86	CPU	LLVM	35,478	32	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_GOTOFF" ]	X86Subtarget	classifyLocalReference	X86	CPU	LLVM	35,479	164	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "balanceFPOps", "(", ")", "?", "llvm", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")", ":", ...	[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget10	getCustomPBQPConstraints	AArch64	CPU	LLVM	35,480	30	1	[]
[ "<s>", "int", "shl_and_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", ",", "left_rtx", ",", "mask_rtx", ";", "int", "attributes", "[", "3", "]", ";", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ","...	[ "This", "is", "used", "in", "length", "attributes", "of", "the", "unnamed", "instructions", "corresponding", "to", "shl_and_kind", "return", "values", "of", "1", "and", "2", "." ]	[ "sh", "3", "0", "0", "0", "1", "1", "1" ]	sh	shl_and_length	sh	CPU	GCC	35,481	76	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 vzeroupper inserter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 vzeroupper inserter\"" ]	X86VZeroUpper (2)2	getPassName	X86	CPU	LLVM	35,482	11	1	[]
[ "<s>", "bool", "MBlazeAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "\|\|", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false",...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "MBlaze", "MBlaze" ]	MBlazeAsmPrinter	isBlockOnlyReachableByFallthrough	MBlaze	MPU	LLVM	35,483	149	1	[]
[ "<s>", "SDValue", "SICTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SIC", "SIC" ]	SICISelLowering	PerformDAGCombine	SIC	CPU	LLVM	35,484	48	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "con...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "Hexagon", "Hexagon", "Intrinsic::ID", "Intrinsic::bswap", "2" ]	HexagonTargetTransformInfo22	getIntrinsicInstrCost	Hexagon	DSP	LLVM	35,485	88	1	[]
[ "<s>", "static", "bool", "nios2_symbolic_constant_p", "(", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "flag_pic", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";",...	[ "Return", "true", "if", "X", "is", "constant", "expression", "with", "a", "reference", "to", "an", "``", "ordinary", "''", "symbol", ";", "not", "GOT-relative", ",", "not", "GP-relative", ",", "not", "TLS", "." ]	[ "nios2" ]	nios2	nios2_symbolic_constant_p	nios2	MPU	GCC	35,486	91	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "KudeyarRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "Kudeyar", "::", "GPRRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar::GPRRegClass" ]	KudeyarRegisterInfo	getPointerRegClass	Kudeyar	CPU	LLVM	35,487	24	1	[]
[ "<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{",...	[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "mus...	[ "i386", "\"fastcall\"", "\"thiscall\"", "1", "2", "3", "3", "1" ]	i386	get_scratch_register_on_entry	i386	CPU	GCC	35,488	308	1	[]
[ "<s>", "static", "unsigned", "int", "m32c_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "rv", "=", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", ";", "return", "rv", "?", "rv", ":",...	[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "", "and", "", "may", "be", "different", "sizes", "in", "different", "chip",...	[ "m32c", "1" ]	m32c	m32c_hard_regno_nregs	m32c	MPU	GCC	35,489	32	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine14	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	35,490	170	1	[]
[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedGatherScatter", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "RISCV" ]	RISCVTargetTransformInfo10	isLegalMaskedGather	RISCV	CPU	LLVM	35,491	20	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegClass" ]	XCoreISelLowering	getRegForInlineAsmConstraint	XCore	MPU	LLVM	35,492	78	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "PPC", "PPC", "0", "\"invalid instruction\"", "PPC", "0", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	PPCAsmParser12	MatchAndEmitInstruction	PowerPC	CPU	LLVM	35,493	240	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Reset hazard recognizer\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "0", ";", "UsesDotCur", "=", "null...	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "Hexagon", "Hexagon", "\"Reset hazard recognizer\\n\"", "0", "1" ]	HexagonHazardRecognizer5	Reset	Hexagon	DSP	LLVM	35,494	50	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "MCS51" ]	MCS51TargetMachine	isMachineVerifierClean	MCS51	MPU	LLVM	35,495	11	1	[]
[ "<s>", "bool", "mips_const_vector_same_int_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "HOST_WIDE_INT", "value", ";", "rtx", "elem0", ";", "if", "(", "!", "mips_const_vector_same_val_p", ...	[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "the", "number", "of", "units", "in", "MODE", ",", "and", "each", "unit", "has", "the", "same", "integer", "value", "in", "the", "range", "[", "LOW", ",", "HIGH", "]", "." ]	[ "mips", "0" ]	mips	mips_const_vector_same_int_p	mips	CPU	GCC	35,496	74	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getOpcodeAfterMemoryUnfold", "(", "unsigned", "Opc", ",", "bool", "UnfoldLoad", ",", "bool", "UnfoldStore", ",", "unsigned", "*", "LoadRegIndex", ")", "const", "{", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(",...	[ "getOpcodeAfterMemoryUnfold", "-", "Returns", "the", "opcode", "of", "the", "would", "be", "new", "instruction", "after", "load", "/", "store", "are", "unfolded", "from", "an", "instruction", "of", "the", "specified", "opcode", "." ]	[ "X86", "X86", "0", "0", "0" ]	X86InstrInfo (2)1	getOpcodeAfterMemoryUnfold	X86	CPU	LLVM	35,497	108	1	[]
[ "<s>", "bool", "LanaiPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLanaiISelDag", "(", "getLanaiTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Lanai", "Lanai", "Lanai", "Lanai" ]	LanaiTargetMachine	addInstSelector	Lanai	CPU	LLVM	35,498	21	1	[]
[ "<s>", "void", "bfin_hardware_loop", "(", "void", ")", "{", "cfun", "->", "machine", "->", "has_hardware_loops", "++", ";", "}", "</s>" ]	[ "Increment", "the", "counter", "for", "the", "number", "of", "loop", "instructions", "in", "the", "current", "function", "." ]	[ "bfin" ]	bfin	bfin_hardware_loop	bfin	DSP	GCC	35,499	14	1	[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...

MipsTargetMachine29

getSubtargetImpl

Mips

CPU

LLVM

35,400

321

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::SW", "RISCV::FPR32RegClass", "RISCV::FSW", "\"Can't store this register to stack slot\"", "0" ]

RISCVInstrInfo41

storeRegToStackSlot

RISCV

CPU

LLVM

35,401

135

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "\"+minsize\"", "ARM", "ARM", "\"Function '\"", "\"' uses ARM \"", "\"instructions, but the target does not support ARM mode execution.\"" ]

ARMTargetMachine50

getSubtargetImpl

ARM

CPU

LLVM

35,402

233

1

[]

[ "<s>", "static", "int", "nds32_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "HIGH_REGS", "||", "to", "==", "HIGH_REGS", ")", "return", "6", ";", ...

[ "Describing", "Relative", "Costs", "of", "Operations", "." ]

[ "nds32", "6", "2" ]

nds322

nds32_register_move_cost

nds32

CPU

GCC

35,403

32

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]

AArch64ISelLowering23

getOptimalMemOpType

AArch64

CPU

LLVM

35,404

122

1

[]

[ "<s>", "static", "rtx", "arc_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "gen_raw_REG", "(", "Pmode", ",", "FRAME_POINTER_REGNUM", ")", ";", "}", "</s>" ]

[ "Return", "the", "frame", "pointer", "value", "to", "be", "backed", "up", "in", "the", "setjmp", "buffer", "." ]

[ "arc" ]

arc7

arc_builtin_setjmp_frame_value

arc

MPU

GCC

35,405

16

1

[]

[ "<s>", "static", "enum", "mips_split_type", "mips_insn_split_type", "(", "rtx", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "if", "(", "bb", ")", "{", "if", "(", "optimize_bb_for_speed_p", "(", "bb", ")", ")", "retu...

[ "Return", "the", "split", "type", "for", "instruction", "INSN", "." ]

[ "mips" ]

mips

mips_insn_split_type

mips

CPU

GCC

35,406

41

1

[]

[ "<s>", "static", "bool", "supported_simd_type", "(", "tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "||", "INTEGRAL_TYPE_P", "(", "t", ")", "||", "POINTER_TYPE_P", "(", "t", ")", ")", "{", "HOST_WIDE_INT", "s", "=", "tree_to_shwi",...

[ "Return", "true", "for", "types", "that", "could", "be", "supported", "as", "SIMD", "return", "or", "argument", "types", "." ]

[ "aarch64", "1", "2", "4", "8" ]

aarch64

supported_simd_type

aarch64

CPU

GCC

35,407

59

1

[]

[ "<s>", "static", "void", "replace_swapped_aligned_load", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "swap_insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "swap_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid", "]", ".", "is_swa...

[ "Given", "that", "SWAP_INSN", "represents", "a", "swap", "of", "an", "aligned", "load-with-swap", ",", "replace", "the", "load", "with", "an", "aligned", "load", "(", "without", "swap", ")", "and", "replace", "the", "swap", "with", "a", "copy", "insn", "."...

[ "rs6000", "0", "0" ]

rs6000-p8swap2

replace_swapped_aligned_load

rs6000

CPU

GCC

35,408

309

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ")", "{", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";", "return", "isLegalMaskedGather", "(", "DataType", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]

[ "X86", "X86" ]

X86TargetTransformInfo (2)

isLegalMaskedScatter

X86

CPU

LLVM

35,409

29

1

[]

[ "<s>", "void", "MipsFrameInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "M...

MipsFrameInfo

emitPrologue

Mips

CPU

LLVM

35,410

462

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", ...

[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]

[ "rs6000", "8", "16", "4", "8" ]

rs6000

rs6000_secondary_reload_simple_move

rs6000

CPU

GCC

35,411

169

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", "(", "Op"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::CALL", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FORMAL_ARGUMENTS", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::RET", "ISD::SELECT", "ISD::SETCC" ]

MipsISelLowering87

LowerOperation

Mips

CPU

LLVM

35,412

198

1

[]

[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "AT", ",", "Mips", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Mips", "Mips", "Mips::ZERO", "Mips::AT", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::AT_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "Mips", "0", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::CPU64RegsRegClass", "Mips::CPU64RegsRegClass", "Mi...

MipsRegisterInfo23

getReservedRegs

Mips

CPU

LLVM

35,413

352

1

[]

[ "<s>", "static", "void", "xtensa_asm_trampoline_template", "(", "FILE", "*", "stream", ")", "{", "bool", "use_call0", "=", "(", "TARGET_CONST16", "||", "TARGET_ABSOLUTE_LITERALS", ")", ";", "fprintf", "(", "stream", ",", "\"\\t.begin no-transform\\n\"", ")", ";", ...

[ "TRAMPOLINE_TEMPLATE", ":", "For", "Xtensa", ",", "the", "trampoline", "must", "perform", "an", "ENTRY", "instruction", "with", "a", "minimal", "stack", "frame", "in", "order", "to", "get", "some", "free", "registers", ".", "Once", "the", "actual", "call", "...

[ "xtensa", "\"\\t.begin no-transform\\n\"", "\"\\tentry\\tsp, %d\\n\"", "\"\\tmov\\ta10, a0\\n\"", "\"\\tcall0\\t.Lskipconsts\\n\"", "\"\\tj\\t.Lskipconsts\\n\"", "\"\\t.align\\t4\\n\"", "\".Lchainval:%s0\\n\"", "4", "\".Lfnaddr:%s0\\n\"", "4", "\".Lskipconsts:\\n\"", "\"\\taddi\\ta0, a0, 3\\...

xtensa

xtensa_asm_trampoline_template

xtensa

MPU

GCC

35,414

418

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...

ARMISelLowering (3)

ReplaceNodeResults

ARM

CPU

LLVM

35,415

294

1

[]

[ "<s>", "void", "Z80TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"ReplaceNodeResu...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Z80", "Z80", "\"ReplaceNodeResults: \"" ]

Z80ISelLowering2

ReplaceNodeResults

Z80

MPU

LLVM

35,416

40

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegBankSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPostLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "</s...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "register", "bank", "selection", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine (2)1

addPreRegBankSelect

AMDGPU

GPU

LLVM

35,417

27

1

[]

[ "<s>", "static", "bool", "s390_hard_regno_call_part_clobbered", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "TARGET_ZARCH", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "4", "&&", "(", "(", "...

[ "Implement", "TARGET_HARD_REGNO_CALL_PART_CLOBBERED", ".", "When", "generating", "code", "that", "runs", "in", "z/Architecture", "mode", ",", "but", "conforms", "to", "the", "31-bit", "ABI", ",", "GPRs", "can", "hold", "8", "bytes", ";", "the", "ABI", "guarantee...

[ "s390", "4", "6", "15", "32", "8", "24", "31", "18", "19" ]

s3907

s390_hard_regno_call_part_clobbered

s390

MPU

GCC

35,418

94

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "Lanai" ]

LanaiMCExpr

classof

Lanai

CPU

LLVM

35,419

22

1

[]

[ "<s>", "static", "void", "s390_chunkify_cancel", "(", "struct", "constant_pool", "*", "pool_list", ")", "{", "struct", "constant_pool", "*", "curr_pool", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "for", "(", "curr_pool", "=", "pool_list", ";", "curr_pool...

[ "POOL_LIST", "is", "a", "chunk", "list", "as", "prepared", "by", "s390_chunkify_start", ".", "We", "have", "decided", "we", "can", "not", "use", "this", "list", ",", "so", "revert", "all", "changes", "to", "the", "current", "function", "that", "were", "don...

[ "s390", "0", "1" ]

s3904

s390_chunkify_cancel

s390

MPU

GCC

35,420

268

1

[]

[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]

[ "ARM", "ARM::ModeThumb" ]

ARMAsmParser (2)2

isThumb

ARM

CPU

LLVM

35,421

21

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "fnmask", ";", "if", "(", "code", ">=", "RS6000_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "fnmask", "=...

[ "Returns", "the", "rs6000", "builtin", "decl", "for", "CODE", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_builtin_decl

powerpcspe

CPU

GCC

35,422

64

1

[]

[ "<s>", "static", "void", "fix_range", "(", "const", "char", "*", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "*", "str", ",", "*", "dash", ",", "*", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "ia64", "1", "1", "1", "0", "\"value of %<-mfixed-range%> must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

ia648

fix_range

ia64

CPU

GCC

35,423

242

1

[]

[ "<s>", "static", "const", "char", "*", "get_round_mode_suffix", "(", "void", ")", "{", "enum", "attr_round_suffix", "s", "=", "get_attr_round_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "ROUND_SUFFIX_NONE", ":", "return",...

[ "Return", "the", "rounding", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]

[ "alpha", "\"m\"", "\"c\"", "\"d\"", "\"c\"" ]

alpha

get_round_mode_suffix

alpha

MPU

GCC

35,424

88

1

[]

[ "<s>", "const", "F2003fRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "F2003f", "F2003f" ]

F2003fSubtarget

getRegisterInfo

F2003f

CPU

LLVM

35,425

18

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...

WebAssemblyRegNumbering3

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

35,426

308

1

[]

[ "<s>", "static", "bool", "s390_return_in_memory", "(", "tree", "type", ",", "tree", "fundecl", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "POINTER_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", ...

[ "Return", "true", "if", "return", "values", "of", "type", "TYPE", "should", "be", "returned", "in", "a", "memory", "buffer", "whose", "address", "is", "passed", "by", "the", "caller", "as", "hidden", "first", "argument", "." ]

[ "s390", "8" ]

s3903

s390_return_in_memory

s390

MPU

GCC

35,427

74

1

[]

[ "<s>", "void", "Nios2FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Nios2", "Nios2" ]

Nios2FrameLowering

emitEpilogue

Nios2

MPU

LLVM

35,428

16

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", ...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0", "1" ]

AArch64ISelLowering69

emitStoreConditional

AArch64

CPU

LLVM

35,429

332

1

[]

[ "<s>", "SDValue", "SHUXITargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SHUXI", "SHUXI", "ISD::OutputArg", "\"VarArg not supported\"", "16", "SHUXI", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "SHUXIISD::RET_FLAG", "MVT::Other" ]

SHUXIISelLowering

LowerReturn

SHUXI

CPU

LLVM

35,430

254

1

[]

[ "<s>", "rtx", "aarch64_expand_fcmla_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "int", "fcode", ")", "{", "int", "bcode", "=", "fcode", "-", "AARCH64_SIMD_FCMLA_LANEQ_BUILTIN_BASE", "-", "1", ";", "aarch64_fcmla_laneq_builtin_datum", "*", "d", "=", ...

[ "Expand", "a", "FCMLA", "lane", "expression", "EXP", "with", "code", "FCODE", "and", "result", "going", "to", "TARGET", "if", "that", "is", "convenient", "." ]

[ "aarch64", "1", "0", "1", "2", "3", "\"argument %d must be a constant immediate\"", "4", "0", "2", "4", "0", "0", "4" ]

aarch64-builtins

aarch64_expand_fcmla_builtin

aarch64

CPU

GCC

35,431

432

1

[]

[ "<s>", "static", "void", "mips_emit_loadgp", "(", "void", ")", "{", "rtx", "addr", ",", "offset", ",", "incoming_address", ",", "base", ",", "index", ",", "pic_reg", ";", "pic_reg", "=", "TARGET_MIPS16", "?", "MIPS16_PIC_TEMP", ":", "pic_offset_table_rtx", ";"...

[ "If", "we", "'re", "generating", "n32", "or", "n64", "abicalls", ",", "emit", "instructions", "to", "set", "up", "the", "global", "pointer", "." ]

[ "mips", "\"__gnu_local_gp\"", "0" ]

mips

mips_emit_loadgp

mips

CPU

GCC

35,432

219

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "Hexagon" ]

HexagonSubtarget12

getTargetTriple

Hexagon

DSP

LLVM

35,433

12

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "12", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "RI5CY", "RISCV", "12" ]

RISCVISelLowering

isLegalICmpImmediate

RI5CY

CPU

LLVM

35,434

20

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMach...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "ARM", "ARM", "2", "\":\\n\"", "\"\\t.indirect_symbol \"", "\"\\n\"", "\"\\t.long\\t0\\n\"", "2", "\":\\n\"", "\"\\t.long \"", "\"\\n\"", "\"\\t.subsections_via_symbols\\n\"" ]

ARMAsmPrinter20

doFinalization

ARM

CPU

LLVM

35,435

222

1

[]

[ "<s>", "machine_mode", "memory_vector_mode", "(", "const", "function_instance", "&", ")", "const", "OVERRIDE", "{", "return", "m_mode", ";", "}", "</s>" ]

[ "If", "the", "function", "addresses", "memory", ",", "return", "a", "vector", "mode", "whose", "GET_MODE_NUNITS", "is", "the", "number", "of", "elements", "addressed", "and", "whose", "GET_MODE_INNER", "is", "the", "mode", "of", "a", "single", "scalar", "memor...

[ "aarch64" ]

aarch64-sve-builtins-base

memory_vector_mode

aarch64

CPU

GCC

35,436

14

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Nios2RegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "Nios2", "::", "CPURegsRegClass", ";", "}", "</s>" ]

[ "Return", "GPR", "register", "class", "." ]

[ "Nios2", "Nios2", "Nios2::CPURegsRegClass" ]

Nios2RegisterInfo

intRegClass

Nios2

MPU

LLVM

35,437

19

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isSafeMemOpType", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "return", "X86ScalarSSEf32", ";", "else", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "X86Sc...

[ "Returns", "true", "if", "it", "'s", "safe", "to", "use", "load", "/", "store", "of", "the", "specified", "type", "to", "expand", "memcpy", "/", "memset", "inline", "." ]

[ "X86", "X86", "MVT::f32", "X86", "MVT::f64", "X86" ]

X86ISelLowering165

isSafeMemOpType

X86

CPU

LLVM

35,438

42

1

[]

[ "<s>", "int", "mems_ok_for_quad_peep", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "addr1", ",", "addr2", ";", "unsigned", "int", "reg1", ",", "reg2", ";", "int", "offset1", ",", "offset2", ";", "if", "(", "MEM_VOLATILE_P", "(", "mem1", ")...

[ "Return", "1", "if", "addr1", "and", "addr2", "are", "suitable", "for", "lfq", "or", "stfq", "insn", ".", "addr1", "and", "addr2", "must", "be", "in", "consecutive", "memory", "locations", "(", "addr2", "==", "addr1", "+", "8", ")", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "8", "0", "1" ]

rs6000

mems_ok_for_quad_peep

rs6000

CPU

GCC

35,439

275

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::CATCHRET" ]

AArch64ISelLowering (2)2

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

35,440

89

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "CSKY" ]

CSKYAsmParser

isImm

CSKY

CPU

LLVM

35,441

13

1

[]

[ "<s>", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumVGPRs", "(", "unsigned", "VGPRs", ")", "const", "{", "unsigned", "MaxWaves", "=", "getMaxWavesPerEU", "(", ")", ";", "unsigned", "Granule", "=", "getVGPRAllocGranule", "(", ")", ";", "if", "(", "VGPRs"...

[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "VGPRs", "VGPRs", "." ]

[ "AMDGPU", "1" ]

AMDGPUSubtarget8

getOccupancyWithNumVGPRs

AMDGPU

GPU

LLVM

35,442

65

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment16

runOnMachineFunction

X86

CPU

LLVM

35,443

322

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo13

storeRegToStackSlot

ARC

MPU

LLVM

35,444

207

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "X86", "::", "GR8_NOREXRegisterClass", ")", "return", "RC", ";", "const", ...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "X86", "X86", "X86::GR8_NOREXRegisterClass", "X86::GR8RegClassID", "X86::GR16RegClassID", "X86::GR32RegClassID", "X86::GR64RegClassID", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::RFP32RegClassID", "X86::RFP64RegClassID", "X86::RFP80RegClassID", "X86::VR128RegClassID", "X86::VR256R...

X86RegisterInfo101

getLargestLegalSuperClass

X86

CPU

LLVM

35,445

143

1

[]

[ "<s>", "bool", "riscv_legitimize_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "src", ",", "mode", ")", ...

[ "If", "(", "set", "DEST", "SRC", ")", "is", "not", "a", "valid", "move", "instruction", ",", "emit", "an", "equivalent", "sequence", "that", "is", "valid", "." ]

[ "riscv" ]

riscv2

riscv_legitimize_move

riscv

CPU

GCC

35,446

96

1

[]

[ "<s>", "MCSymbol", "*", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Print...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::ValType", "4", "wasm::ValType", "4" ]

WebAssemblyMCInstLower15

GetExternalSymbolSymbol

WebAssembly

Virtual ISA

LLVM

35,447

151

1

[]

[ "<s>", "static", "rtx", "s390_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", ")", "{", "return", "s390_function_and_libcall_value", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "ret_type", ",", "fn_decl...

[ "Define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "type", "TYPE", ".", "If", "TYPE", "is", "null", ",", "define", "where", "to", "return", "a", "(", "scalar", ")", "value", "of", "mode", "MODE", "from", "a", "libcall", "." ]

[ "s390" ]

s390

s390_function_value

s390

MPU

GCC

35,448

30

1

[]

[ "<s>", "bool", "ia64_legitimate_constant_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "return", "true", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "("...

[ "Return", "true", "if", "X", "is", "a", "constant", "that", "is", "valid", "for", "some", "immediate", "field", "in", "an", "instruction", "." ]

[ "ia64", "0", "8" ]

ia643

ia64_legitimate_constant_p

ia64

CPU

GCC

35,449

111

1

[]

[ "<s>", "static", "void", "spu_canonicalize_comparison", "(", "int", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "bool", "op0_preserve_value", ")", "{", "if", "(", "!", "op0_preserve_value", "&&", "(", "*", "code", "==", "LE", "||", ...

[ "Canonicalize", "a", "comparison", "from", "one", "we", "do", "n't", "have", "to", "one", "we", "do", "have", "." ]

[ "spu" ]

spu

spu_canonicalize_comparison

spu

MPU

GCC

35,450

83

1

[]

[ "<s>", "void", "cris_asm_output_ident", "(", "const", "char", "*", "string", ")", "{", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";", "default_asm_output_ident_directive", "(", "string", ")", ";", "}", "</s>" ]

[ "Queue", "an", ".ident", "string", "in", "the", "queue", "of", "top-level", "asm", "statements", ".", "If", "the", "front-end", "is", "done", ",", "we", "must", "be", "being", "called", "from", "toplev.cc", ".", "In", "that", "case", ",", "do", "nothing"...

[ "cris" ]

cris

cris_asm_output_ident

cris

MPU

GCC

35,451

25

1

[]

[ "<s>", "void", "riscv_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "HOST_WIDE_INT", "value", ")", "{", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "int", "i", ",", "num_ops", ";", ...

[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", "." ]

[ "riscv", "2", "0", "1" ]

riscv3

riscv_move_integer

riscv

CPU

GCC

35,452

165

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "PostprocessISelDAG", "(", ")", "{", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getRoot", "(", ")", ")", ";", "SelectionDAG", "::", "allnodes_iterator", "Position", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";...

[ "PostprocessISelDAG", "(", ")", "-", "This", "hook", "allows", "the", "target", "to", "hack", "on", "the", "graph", "right", "after", "selection", "." ]

[ "RISCV", "RISCV" ]

RISCVISelDAGToDAG15

PostprocessISelDAG

RISCV

CPU

LLVM

35,453

114

1

[]

[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "enum", "machine_mode", "mode", ";", "bool", "...

[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...

[ "i386", "2" ]

i3863

ix86_expand_sse_fp_minmax

i386

CPU

GCC

35,454

211

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Optimize Call Frame\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Optimize Call Frame\"" ]

X86CallFrameOptimization11

getPassName

X86

CPU

LLVM

35,455

13

1

[]

[ "<s>", "void", "loongarch_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "struct", "loongarch_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "HOST_WIDE_INT", "step1", "=", "frame", "->", "total_size", ";", "HOST_WIDE_INT...

[ "Expand", "an", "``", "epilogue", "''", "or", "``", "sibcall_epilogue", "''", "pattern", ";", "SIBCALL_P", "says", "which", "." ]

[ "loongarch", "0", "0", "1", "0", "0", "1", "0", "1" ]

loongarch

loongarch_expand_epilogue

loongarch

CPU

GCC

35,456

472

1

[]

[ "<s>", "bool", "mips_eh_uses", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "reload_completed", "&&", "!", "TARGET_ABSOLUTE_JUMPS", ")", "{", "if", "(", "mips_cfun_has_cprestore_slot_p", "(", ")", ")", "{", "if", "(", "regno", "==", "CPRESTORE_SLOT_RE...

[ "Implement", "EH_USES", "." ]

[ "mips" ]

mips

mips_eh_uses

mips

CPU

GCC

35,457

54

1

[]

[ "<s>", "SDValue", "XtensaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Xtensa", "Xtensa", "ISD::OutputArg" ]

XtensaISelLowering1

LowerReturn

Xtensa

MPU

LLVM

35,458

52

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ")", "{", "...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "PowerPC", "PPC", "Intrinsic::ID", "Intrinsic::bswap" ]

PPCTargetTransformInfo44

getIntrinsicInstrCost

PowerPC

CPU

LLVM

35,459

71

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "LanaiFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", ".", "e...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Lanai", "Lanai" ]

LanaiFrameLowering

eliminateCallFramePseudoInstr

Lanai

CPU

LLVM

35,460

30

1

[]

[ "<s>", "static", "rtx", "nds32_expand_builtin_store", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "0", ")", ";", "rtx", "op1", "=", ...

[ "Expand", "builtins", "for", "store", "." ]

[ "nds32", "0", "1", "1", "0", "2", "0" ]

nds32-intrinsic

nds32_expand_builtin_store

nds32

CPU

GCC

35,461

119

1

[]

[ "<s>", "unsigned", "LC3InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "LC3", "LC3", "0" ]

LC3InstrInfo

isStoreToStackSlot

LC3

CPU

LLVM

35,462

20

1

[]

[ "<s>", "bool", "X86IntelAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "\"\\n\\n\"", ";", "EmitConstantPool", "(", "MF",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"_text\"", "4", "1", "0", "\"Unsupported linkage type!\"", "\"\\tpublic \"", "\"\\n\"", "\"\\tproc near\\n\"", "\"\\tendp\\n\"" ]

X86IntelAsmPrinter

runOnMachineFunction

X86

CPU

LLVM

35,463

308

1

[]

[ "<s>", "bool", "Cpu0AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0AsmPrinter

lowerOperand

Cpu0

CPU

LLVM

35,464

32

1

[]

[ "<s>", "static", "bool", "aarch64_sve_data_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "aarch64_classify_vector_mode", "(", "mode", ")", "&", "VEC_SVE_DATA", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "is", "an", "SVE", "data", "vector", "mode", ";", "either", "a", "single", "vector", "or", "a", "structure", "of", "vectors", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_data_mode_p

aarch64

CPU

GCC

35,465

17

1

[]

[ "<s>", "void", "HSAILInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "HSAIL", "HSAIL", "HSAIL::ARG_SCOPE_START", "HSAIL::ARG_SCOPE_END", "HSAIL::CALL", "1", "1", "0", "\"Unexpected target call instruction operand list!\"", "\") (\"", "\", \"", "\");\"" ]

HSAILInstPrinter

printInst

HSAIL

Virtual ISA

LLVM

35,466

250

1

[]

[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "RISCV" ]

RISCVInstructionSelector

getName

RISCV

CPU

LLVM

35,467

12

1

[]

[ "<s>", "size_t", "THMToTHMStub", "::", "size", "(", ")", "const", "{", "return", "m_Size", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "ARM" ]

THMToTHMStub

size

ARM

CPU

LLVM

35,468

12

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", ...

[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]

AArch64FrameLowering55

canUseRedZone

AArch64

CPU

LLVM

35,469

92

1

[]

[ "<s>", "bool", "pass_vsetvl", "::", "cleanup_illegal_dirty_blocks", "(", "void", ")", "{", "bool", "changed_p", "=", "false", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "{", "basic_block", "cfg_b...

[ "Cleanup", "illegal", "dirty", "blocks", "." ]

[ "riscv" ]

riscv-vsetvl

cleanup_illegal_dirty_blocks

riscv

CPU

GCC

35,470

121

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "C...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "X86", "X86", "0", "X86", "X86", "X86", "0", "MVT::f32", "X86::LD_Fp032", "MVT::f64", "X86::LD_Fp064", "MVT::f80", "X86::LD_Fp080", "0" ]

X86FastISel56

fastMaterializeConstant

X86

CPU

LLVM

35,471

254

1

[]

[ "<s>", "static", "void", "loongarch_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "in...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "loongarch", "0", "0" ]

loongarch1

loongarch_setup_incoming_varargs

loongarch

CPU

GCC

35,472

151

1

[]

[ "<s>", "static", "void", "riscv_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR...

[ "Make", "the", "last", "instruction", "frame-related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]

[ "riscv", "1" ]

riscv

riscv_set_frame_expr

riscv

CPU

GCC

35,473

42

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "Select...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "0", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "1", "SystemZISD::RET_FLAG", "MVT::Other", "SystemZISD::RET_FLAG", "MVT::Other" ]

SystemZISelLowering42

LowerReturn

SystemZ

CPU

LLVM

35,474

370

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "Lowe...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::IN...

XCoreISelLowering11

LowerOperation

XCore

MPU

LLVM

35,475

249

1

[]

[ "<s>", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARM Loops: Adding predicated MI: \"", "<<", "*", "MI", ")", ";", "if", "(", "...

[ "Add", "a", "new", "MCInst", "operand", "." ]

[ "ARM", "\"ARM Loops: Adding predicated MI: \"", "\" - has divergent predicate: \"", "4", "\"Too many instructions in VPT block!\"" ]

ARMLowOverheadLoops10

addInst

ARM

CPU

LLVM

35,476

95

1

[]

[ "<s>", "static", "bool", "aarch64_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "mode", "==", "HFmode", "?", "true", ":", "default_libgcc_floating_mode_supported_p", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBGCC_FLOATING_POINT_MODE_SUPPORTED_P", "-", "return", "TRUE", "if", "MODE", "is", "HFmode", ",", "and", "punt", "to", "the", "generic", "implementation", "otherwise", "." ]

[ "aarch64" ]

aarch64

aarch64_libgcc_floating_mode_supported_p

aarch64

CPU

GCC

35,477

23

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "areJTsAllowed", "(", "const", "Function", "*", "Fn", ")", "const", "{", "if", "(", "Subtarget", ".", "useRetpolineIndirectBranches", "(", ")", ")", "return", "false", ";", "return", "TargetLowering", "::", "areJTsAllowe...

[ "Returns", "true", "if", "lowering", "to", "a", "jump", "table", "is", "allowed", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)6

areJTsAllowed

X86

CPU

LLVM

35,478

32

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_GOTOFF" ]

X86Subtarget

classifyLocalReference

X86

CPU

LLVM

35,479

164

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "balanceFPOps", "(", ")", "?", "llvm", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")", ":", ...

[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget10

getCustomPBQPConstraints

AArch64

CPU

LLVM

35,480

30

1

[]

[ "<s>", "int", "shl_and_length", "(", "rtx", "insn", ")", "{", "rtx", "set_src", ",", "left_rtx", ",", "mask_rtx", ";", "int", "attributes", "[", "3", "]", ";", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ","...

[ "This", "is", "used", "in", "length", "attributes", "of", "the", "unnamed", "instructions", "corresponding", "to", "shl_and_kind", "return", "values", "of", "1", "and", "2", "." ]

[ "sh", "3", "0", "0", "0", "1", "1", "1" ]

sh

shl_and_length

sh

CPU

GCC

35,481

76

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 vzeroupper inserter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 vzeroupper inserter\"" ]

X86VZeroUpper (2)2

getPassName

X86

CPU

LLVM

35,482

11

1

[]

[ "<s>", "bool", "MBlazeAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false",...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "MBlaze", "MBlaze" ]

MBlazeAsmPrinter

isBlockOnlyReachableByFallthrough

MBlaze

MPU

LLVM

35,483

149

1

[]

[ "<s>", "SDValue", "SICTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SIC", "SIC" ]

SICISelLowering

PerformDAGCombine

SIC

CPU

LLVM

35,484

48

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "con...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "Hexagon", "Hexagon", "Intrinsic::ID", "Intrinsic::bswap", "2" ]

HexagonTargetTransformInfo22

getIntrinsicInstrCost

Hexagon

DSP

LLVM

35,485

88

1

[]

[ "<s>", "static", "bool", "nios2_symbolic_constant_p", "(", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "flag_pic", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";",...

[ "Return", "true", "if", "X", "is", "constant", "expression", "with", "a", "reference", "to", "an", "``", "ordinary", "''", "symbol", ";", "not", "GOT-relative", ",", "not", "GP-relative", ",", "not", "TLS", "." ]

[ "nios2" ]

nios2

nios2_symbolic_constant_p

nios2

MPU

GCC

35,486

91

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "KudeyarRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "Kudeyar", "::", "GPRRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar::GPRRegClass" ]

KudeyarRegisterInfo

getPointerRegClass

Kudeyar

CPU

LLVM

35,487

24

1

[]

[ "<s>", "static", "void", "get_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "int", "regno", ";", "sr", "->", "saved", "=", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "regno", "=", "R11_REG", ";", "}", "else", "{",...

[ "Return", "a", "short-lived", "scratch", "register", "for", "use", "on", "function", "entry", ".", "In", "32-bit", "mode", ",", "it", "is", "valid", "only", "after", "the", "registers", "are", "saved", "in", "the", "prologue", ".", "This", "register", "mus...

[ "i386", "\"fastcall\"", "\"thiscall\"", "1", "2", "3", "3", "1" ]

i386

get_scratch_register_on_entry

i386

CPU

GCC

35,488

308

1

[]

[ "<s>", "static", "unsigned", "int", "m32c_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "rv", "=", "m32c_hard_regno_nregs_1", "(", "regno", ",", "mode", ")", ";", "return", "rv", "?", "rv", ":",...

[ "Implements", "HARD_REGNO_NREGS", ".", "This", "is", "complicated", "by", "the", "fact", "that", "different", "registers", "are", "different", "sizes", "from", "each", "other", ",", "*", "and", "*", "may", "be", "different", "sizes", "in", "different", "chip",...

[ "m32c", "1" ]

m32c

m32c_hard_regno_nregs

m32c

MPU

GCC

35,489

32

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine14

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

35,490

170

1

[]

[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedGatherScatter", "(", "DataType", ",", "Alignment", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "RISCV" ]

RISCVTargetTransformInfo10

isLegalMaskedGather

RISCV

CPU

LLVM

35,491

20

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "XCoreTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "XCore", "XCore", "1", "0", "0U", "XCore::GRRegsRegClass" ]

XCoreISelLowering

getRegForInlineAsmConstraint

XCore

MPU

LLVM

35,492

78

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "PPC", "PPC", "0", "\"invalid instruction\"", "PPC", "0", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

PPCAsmParser12

MatchAndEmitInstruction

PowerPC

CPU

LLVM

35,493

240

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Reset hazard recognizer\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "0", ";", "UsesDotCur", "=", "null...

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "Hexagon", "Hexagon", "\"Reset hazard recognizer\\n\"", "0", "1" ]

HexagonHazardRecognizer5

Reset

Hexagon

DSP

LLVM

35,494

50

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "MCS51" ]

MCS51TargetMachine

isMachineVerifierClean

MCS51

MPU

LLVM

35,495

11

1

[]

[ "<s>", "bool", "mips_const_vector_same_int_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "HOST_WIDE_INT", "value", ";", "rtx", "elem0", ";", "if", "(", "!", "mips_const_vector_same_val_p", ...

[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "the", "number", "of", "units", "in", "MODE", ",", "and", "each", "unit", "has", "the", "same", "integer", "value", "in", "the", "range", "[", "LOW", ",", "HIGH", "]", "." ]

[ "mips", "0" ]

mips

mips_const_vector_same_int_p

mips

CPU

GCC

35,496

74

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getOpcodeAfterMemoryUnfold", "(", "unsigned", "Opc", ",", "bool", "UnfoldLoad", ",", "bool", "UnfoldStore", ",", "unsigned", "*", "LoadRegIndex", ")", "const", "{", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(",...

[ "getOpcodeAfterMemoryUnfold", "-", "Returns", "the", "opcode", "of", "the", "would", "be", "new", "instruction", "after", "load", "/", "store", "are", "unfolded", "from", "an", "instruction", "of", "the", "specified", "opcode", "." ]

[ "X86", "X86", "0", "0", "0" ]

X86InstrInfo (2)1

getOpcodeAfterMemoryUnfold

X86

CPU

LLVM

35,497

108

1

[]

[ "<s>", "bool", "LanaiPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createLanaiISelDag", "(", "getLanaiTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Lanai", "Lanai", "Lanai", "Lanai" ]

LanaiTargetMachine

addInstSelector

Lanai

CPU

LLVM

35,498

21

1

[]

[ "<s>", "void", "bfin_hardware_loop", "(", "void", ")", "{", "cfun", "->", "machine", "->", "has_hardware_loops", "++", ";", "}", "</s>" ]

[ "Increment", "the", "counter", "for", "the", "number", "of", "loop", "instructions", "in", "the", "current", "function", "." ]

[ "bfin" ]

bfin

bfin_hardware_loop

bfin

DSP

GCC

35,499

14

1

[]