docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "X86" ]	X86TargetMachine20	getInstrItineraryData	X86	CPU	LLVM	9,300	14	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasFnAttr", "(", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT...	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	isIntDivCheap	X86	CPU	LLVM	9,301	36	1	[]
[ "<s>", "static", "bool", "is_costly_group", "(", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ")", "{", "int", "i", ";", "int", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "issue_rate", ";", ...	[ "Return", "true", "if", "it", "is", "recommended", "to", "keep", "NEXT_INSN", "``", "far", "''", "(", "in", "a", "separate", "dispatch", "group", ")", "from", "the", "insns", "in", "GROUP_INSNS", ".", "Return", "false", "otherwise", "." ]	[ "powerpcspe", "0", "0" ]	powerpcspe	is_costly_group	powerpcspe	CPU	GCC	9,302	103	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ":...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "X86", "X86" ]	X86TargetMachine18	addIRPasses	X86	CPU	LLVM	9,303	40	1	[]
[ "<s>", "BitVector", "P2RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "P2", "::", "PTRA", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "P2", "P2", "P2::PTRA", "P2::PTRB", "P2::OUTA", "P2::OUTB", "P2::DIRA", "P2::DIRB", "P2::QX", "P2::QY", "P2::R15" ]	P2RegisterInfo	getReservedRegs	P2	MPU	LLVM	9,304	105	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", "unsigned", "&", "Wi...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "3", "1", "1", "2", "4", "1", "2", "2", "3", "0U", "3", "1", "2", "4", "\"invalid number of operands\"", "2", "3" ]	AArch64InstrInfo105	getMemOperandWithOffsetWidth	AArch64	CPU	LLVM	9,305	326	1	[]
[ "<s>", "static", "bool", "ix86_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "int", "i", ",", "nelt", ",", "which", ";", "bool", "ret", ...	[ "Implement", "targetm.vectorize.vec_perm_const_ok", "." ]	[ "i386", "0", "2", "1", "2", "2", "0", "3", "1", "2", "3" ]	i3864	ix86_vectorize_vec_perm_const_ok	i386	CPU	GCC	9,306	391	1	[]
[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]	[ "X86" ]	X86InstrInfo (2)2	isSubregFoldable	X86	CPU	LLVM	9,307	11	1	[]
[ "<s>", "static", "rtx", "frv_alloc_temp_reg", "(", "frv_tmp_reg_t", "*", "info", ",", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "int", "mark_as_used", ",", "int", "no_abort", ")", "{", "int", "regno", "=", "info", "->", "next_re...	[ "Return", "the", "next", "available", "temporary", "register", "in", "a", "given", "class", "." ]	[ "frv", "0", "0" ]	frv2	frv_alloc_temp_reg	frv	VLIW	GCC	9,308	174	1	[]
[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", ...	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "X86", "0", "1" ]	X86InstrInfo109	lookup	X86	CPU	LLVM	9,309	58	1	[]
[ "<s>", "static", "void", "build_sv_index64", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ")", "{", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",...	[ "Like", "build_sv_index", ",", "but", "only", "handle", "64-bit", "types", "." ]	[ "aarch64" ]	aarch64-sve-builtins-shapes	build_sv_index64	aarch64	CPU	GCC	9,310	46	1	[]
[ "<s>", "void", "microblaze_asm_output_ident", "(", "const", "char", "", "string", ")", "{", "const", "char", "", "section_asm_op", ";", "int", "size", ";", "char", "*", "buf", ";", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";"...	[ "Queue", "an", ".ident", "string", "in", "the", "queue", "of", "top-level", "asm", "statements", ".", "If", "the", "string", "size", "is", "below", "the", "threshold", ",", "put", "it", "into", ".sdata2", ".", "If", "the", "front-end", "is", "done", ",",...	[ "microblaze", "1", "\"\\t.pushsection\"", "\"\\n\\t.ascii \\\"\"", "\"\\\\0\\\"\\n\"", "\"\\t.popsection\\n\"" ]	microblaze	microblaze_asm_output_ident	microblaze	MPU	GCC	9,311	92	1	[]
[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]	[ "rs6000", "1", "\"selector must be an integer constant in the range [0, %wi]\"", "0" ]	rs6000-builtin	get_element_number	rs6000	CPU	GCC	9,312	61	1	[]
[ "<s>", "const", "M680x0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "M680x0", "M680x0" ]	M680x0TargetMachine	getSubtargetImpl	M680x0	MPU	LLVM	9,313	13	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "1"...	RISCVISelLowering7	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	9,314	129	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Blackfin", "128" ]	BlackfinAsmPrinter	EmitInstruction	Blackfin	DSP	LLVM	9,315	40	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", ...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Hexagon", "Hexagon", "0", "0" ]	HexagonInstrInfo14	areMemAccessesTriviallyDisjoint	Hexagon	DSP	LLVM	9,316	359	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM1", "1", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVO...	RISCVInstrInfo2	verifyInstruction	RISCV	CPU	LLVM	9,317	336	1	[]
[ "<s>", "static", "void", "thumb_pushpop", "(", "FILE", "", "f", ",", "unsigned", "long", "mask", ",", "int", "push", ",", "int", "", "cfa_offset", ",", "unsigned", "long", "real_regs", ")", "{", "int", "regno", ";", "int", "lo_mask", "=", "mask", "&"...	[ "Emit", "code", "to", "push", "or", "pop", "registers", "to", "or", "from", "the", "stack", ".", "F", "is", "the", "assembly", "file", ".", "MASK", "is", "the", "registers", "to", "push", "or", "pop", ".", "PUSH", "is", "nonzero", "if", "we", "should...	[ "arm", "0xFF", "0", "0", "1", "1", "\"\\t.save\\t{\"", "0", "15", "1", "1", "1", "\", \"", "\"%r\"", "\"}\\n\"", "\"\\t%s\\t{\"", "\"push\"", "\"pop\"", "0", "1", "1", "\"%r\"", "1", "0", "\", \"", "1", "0xFF", "\", \"", "\"%r\"", "1", "\"}\\n\"", "1", ...	arm3	thumb_pushpop	arm	CPU	GCC	9,318	433	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "\|\|", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry"...	[ "Return", "whether", "to", "emit", "frame", "moves", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo	needsFrameMoves	XCore	MPU	LLVM	9,319	33	1	[]
[ "<s>", "static", "bool", "aarch64_pass_by_reference_1", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummymode", ";", "int", "nregs", ";", "if", "(", "arg", ".", "m...	[ "Subroutine", "of", "aarch64_pass_by_reference", "for", "arguments", "that", "are", "not", "passed", "in", "SVE", "registers", "." ]	[ "aarch64", "0", "2" ]	aarch64	aarch64_pass_by_reference_1	aarch64	CPU	GCC	9,320	123	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineInstr", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "0", "1", "PPC::VSLRCRegClass", "\"Unknown source for a VSX copy\"", "1", "PPC::sub_64", "PPC::VSLRCRegClass", "\"Unknown destination for a VSX copy\"", "PPC::sub_64" ]	PPCVSXCopy	processBlock	PowerPC	CPU	LLVM	9,321	350	1	[]
[ "<s>", "static", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ",", "rtx", "arg", ")", "{", "const", "char", "", "call_name", "=", "XSTR", "(", "call_ref", ",", "0", ")", ";", "if", "(", "", "call_name", "==", "'.'", ")", "{", "while", "(",...	[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]	[ "rs6000", "0", "12", "3", "11", "3", "3" ]	rs6000	rs6000_longcall_ref	rs6000	CPU	GCC	9,322	249	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"" ]	RISCVFrameLowering28	emitEpilogue	RISCV	CPU	LLVM	9,323	192	1	[]
[ "<s>", "int", "s390_const_ok_for_constraint_p", "(", "HOST_WIDE_INT", "value", ",", "int", "c", ",", "const", "char", "*", "str", ")", "{", "enum", "machine_mode", "mode", ",", "part_mode", ";", "int", "def", ";", "int", "part", ",", "part_goal", ";", "gcc...	[ "Return", "true", "if", "VALUE", "matches", "the", "constraint", "STR", "." ]	[ "s390", "0", "0", "256", "4096", "32768", "32768", "524288", "524287", "0", "4095", "2147483647", "1", "1", "1", "2", "0", "3", "0", "4", "0", "1", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "1", "1", "1", "0", "1" ]	s3903	s390_const_ok_for_constraint_p	s390	MPU	GCC	9,324	432	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine15	ARMBaseTargetMachine	ARM	CPU	LLVM	9,325	146	1	[]
[ "<s>", "static", "tree", "arc_handle_interrupt_attribute", "(", "tree", "", ",", "tree", "name", ",", "tree", "args", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "args", ")", ";", "tree", "value", "=", "TREE_VALUE", "(", "...	[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "arc", "\"argument of %qE attribute is not a string constant\"", "\"ilink1\"", "\"ilink2\"", "\"argument of %qE attribute is not \\\"ilink1\\\" or \\\"ilink2\\\"\"", "\"ilink\"", "\"argument of %qE attribute is not \\\"ilink\\\"\"" ]	arc5	arc_handle_interrupt_attribute	arc	MPU	GCC	9,326	135	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86LowerAMXType8	getAnalysisUsage	X86	CPU	LLVM	9,327	26	1	[]
[ "<s>", "static", "NewSense", "Def", "(", "unsigned", "PR", ",", "bool", "True", ",", "bool", "Float", ")", "{", "NewSense", "NS", "=", "{", "PR", ",", "Float", ",", "false", ",", "True", "}", ";", "return", "NS", ";", "}", "</s>" ]	[ "Pointer", "to", "the", "VPDef", "that", "defines", "this", "VPValue", "." ]	[ "Hexagon" ]	HexagonMCChecker4	Def	Hexagon	DSP	LLVM	9,328	31	1	[]
[ "<s>", "static", "bool", "aarch64_some_values_include_pst_objects_p", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_SIZE", "(", "type", ")", "&&", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "return", "false", ";", "if", "(", "aarc...	[ "Return", "true", "if", "at", "least", "one", "possible", "value", "of", "type", "TYPE", "includes", "at", "least", "one", "object", "of", "Pure", "Scalable", "Type", ",", "in", "the", "sense", "of", "the", "AAPCS64", ".", "This", "is", "a", "relatively"...	[ "aarch64", "aarch64_sve::builtin_type_p" ]	aarch64	aarch64_some_values_include_pst_objects_p	aarch64	CPU	GCC	9,329	113	1	[]
[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "next_cum"...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "i386", "1", "128", "0", "1", "1", "0", "4", "4", "8", "127", "127", "1" ]	i3863	ix86_setup_incoming_varargs	i386	CPU	GCC	9,330	446	1	[]
[ "<s>", "void", "LanaiTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Lanai", "Lanai", "\".sdata\"", "\".sbss\"" ]	LanaiTargetObjectFile	Initialize	Lanai	CPU	LLVM	9,331	80	1	[]
[ "<s>", "MCSection", "", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "{", "if", "(", "C", ")", "{", "...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "X86", "X86", "32", "\"__real@\"", "128", "256", "128", "\"__xmm@\"", "\"__ymm@\"", "1", "1", "\".rdata\"" ]	X86TargetObjectFile31	getSectionForConstant	X86	CPU	LLVM	9,332	218	1	[]
[ "<s>", "bool", "CJGInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "CJG", "CJG", "CJG::JMP", "0", "0", "0", "CJG::JCC", "\"Invalid conditional branch\"", "CJGCC::CondCodes", "CJGCC::CondCodes", "1", "CJGCC::COND_INVALID", "0", "1", "0", "CJGCC::CondCodes", "CJGCC::CondCodes", "0" ]	CJGInstrInfo	analyzeBranch	CJG	CPU	LLVM	9,333	376	1	[]
[ "<s>", "static", "inline", "int", "addsubcosts", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "REG", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "SUBREG", ")", "return...	[ "Return", "the", "cost", "of", "an", "addition", "or", "a", "subtraction", "." ]	[ "sh", "1", "1", "1", "1", "1", "1", "1", "5", "3", "1", "2", "1", "16", "3", "1", "16", "16", "4", "5", "3" ]	sh3	addsubcosts	sh	CPU	GCC	9,334	178	1	[]
[ "<s>", "bool", "NVPTXTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "A...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "NVPTX", "NVPTX", "0", "1" ]	NVPTXISelLowering (2)2	isLegalAddressingMode	NVPTX	GPU	LLVM	9,335	88	1	[]
[ "<s>", "unsigned", "int", "remove", "(", "void", ")", "{", "unsigned", "int", "cnt", "=", "Removables", ".", "size", "(", ")", ";", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "Removables", ".", "begin",...	[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]	[ "Patmos", "\" \"" ]	PatmosSPReduce1	remove	Patmos	VLIW	LLVM	9,336	85	1	[]
[ "<s>", "static", "bool", "aarch64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "R0_REGNUM", "\|\|", "regno", "==", "R1_REGNUM", ")", "return", "true", ";", "if", "(", "regno", ">=", "V0_REGNUM", "&&", ...	[ "Implements", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "Return", "true", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "the", "values", "of", "called", "function", "may", "come", "back", "." ]	[ "aarch64" ]	aarch64	aarch64_function_value_regno_p	aarch64	CPU	GCC	9,337	42	1	[]
[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&", "!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";", "}", "</s>" ]	[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]	[ "X86" ]	X86Subtarget107	isTarget64BitLP64	X86	CPU	LLVM	9,338	26	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "Bits", ".", "any", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "Hexagon" ]	HexagonBitSimplify20	empty	Hexagon	DSP	LLVM	9,339	15	1	[]
[ "<s>", "rtx", "unicosmk_add_call_info_word", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Add", "a", "call", "information", "word", "(", "CIW", ")", "to", "the", "list", "of", "the", "current", "function", "'s", "CIWs", "and", "return", "its", "index", ".", "X", "is", "a", "CONST_INT", "or", "CONST_DOUBLE", "representing", "the", "CIW", "." ...	[ "alpha" ]	alpha3	unicosmk_add_call_info_word	alpha	MPU	GCC	9,340	12	1	[]
[ "<s>", "static", "rtx", "rl78_lo16", "(", "rtx", "addr", ")", "{", "rtx", "r", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "r", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImo...	[ "Return", "a", "suitable", "RTX", "for", "the", "low", "half", "of", "a", "__far", "address", "." ]	[ "rl78", "16", "0", "0" ]	rl78	rl78_lo16	rl78	MPU	GCC	9,341	90	1	[]
[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "\|\|", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V4HFmode", "\|\|", "mode", ...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "arm" ]	arm	arm_vector_mode_supported_p	arm	CPU	GCC	9,342	182	1	[]
[ "<s>", "static", "const", "char", "*", "sparc_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH32", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", ";", ...	[ "Implement", "TARGET_MANGLE_TYPE", "." ]	[ "sparc", "\"g\"" ]	sparc	sparc_mangle_type	sparc	CPU	GCC	9,343	30	1	[]
[ "<s>", "bool", "AArch64BranchRelaxation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64BranchRelaxation ***\\n\"", "AArch64", "\" Basic blocks before relaxation\\n\"", "\" Basic blocks after relaxation\\n\"" ]	AArch64BranchRelaxation1	runOnMachineFunction	AArch64	CPU	LLVM	9,344	126	1	[]
[ "<s>", "int", "neon_immediate_valid_for_shift", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "rtx", "", "modconst", ",", "int", "", "elementwidth", ",", "bool", "isleftshift", ")", "{", "unsigned", "int", "innersize", "=", "GET_MODE_UNIT_SIZE", "(", "...	[ "Return", "TRUE", "if", "rtx", "OP", "is", "legal", "for", "use", "in", "a", "VSHR", "or", "VSHL", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VSH...	[ "arm", "0", "0", "0", "0", "0", "8", "0", "0", "0", "8", "0", "1" ]	arm	neon_immediate_valid_for_shift	arm	CPU	GCC	9,345	193	1	[]
[ "<s>", "bool", "SparcFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Sparc", "Sparc" ]	SparcFrameLowering22	hasFP	Sparc	CPU	LLVM	9,346	72	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "ARM", "ARM" ]	ARMTargetMachine	addGlobalInstructionSelect	ARM	CPU	LLVM	9,347	19	1	[]
[ "<s>", "void", "setRoot", "(", "CostLeaf", "*", "val", ")", "{", "Root", "=", "val", ";", "}", "</s>" ]	[ "Set", "the", "current", "root", "tag", "of", "the", "SelectionDAG", "." ]	[ "TPC" ]	TPCCostModelEmitter	setRoot	TPC	Virtual ISA	LLVM	9,348	13	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubt...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "4", "SI", "64", "SI", "2", "2", "SI", "1", "SI" ]	SIInsertHardClauses4	runOnMachineFunction	AMDGPU	GPU	LLVM	9,349	306	1	[]
[ "<s>", "TargetPassConfig", "*", "XCoreTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XCorePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine1	createPassConfig	XCore	MPU	LLVM	9,350	21	1	[]
[ "<s>", "const", "uint32_t", "*", "TOYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "TOY", "TOY" ]	TOYRegisterInfo1	getCallPreservedMask	TOY	CPU	LLVM	9,351	22	1	[]
[ "<s>", "void", "arm_options_perform_arch_sanity_checks", "(", "void", ")", "{", "if", "(", "TARGET_INTERWORK", ")", "arm_cpp_interwork", "=", "1", ";", "if", "(", "arm_arch5t", ")", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "if", "(", "TARGET_IWMMXT", "&...	[ "Perform", "some", "validation", "between", "the", "desired", "architecture", "and", "the", "rest", "of", "the", "options", "." ]	[ "arm", "1", "\"iwmmxt requires an AAPCS compatible ABI for proper operation\"", "\"iwmmxt abi requires an iwmmxt capable cpu\"", "0", "\"target CPU does not support interworking\"", "\"AAPCS does not support %<-mcaller-super-interworking%>\"", "\"AAPCS does not support %<-mcallee-super-interworking%>\...	arm1	arm_options_perform_arch_sanity_checks	arm	CPU	GCC	9,352	246	1	[]
[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...	[ "Main", "expander", "function", "for", "RTL", "moves", "." ]	[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "1", "0", "1" ]	nios2	nios2_emit_move_sequence	nios2	MPU	GCC	9,353	351	1	[]
[ "<s>", "TargetPassConfig", "", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "X86PassConfig", "", "PC", "=", "new", "X86PassConfig", "(", "this", ",", "PM", ")", ";", "if", "(", "X86EarlyIfConv", "&&", "Subtarget"...	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine103	createPassConfig	X86	CPU	LLVM	9,354	45	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "1", "1" ]	ARMAsmPrinter11	PrintAsmOperand	ARM	CPU	LLVM	9,355	248	1	[]
[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")...	[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence",...	[ "csky", "1", "32", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]	csky2	csky_conditional_register_usage	csky	CPU	GCC	9,356	271	1	[]
[ "<s>", "rtx", "arm_stack_protect_tls_canary_mem", "(", "bool", "reload", ")", "{", "rtx", "tp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "reload", ")", "emit_insn", "(", "gen_reload_tp_hard", "(", "tp", ")", ")", ";", "else", "emit_insn", "(...	[ "Generate", "insns", "that", "produce", "the", "address", "of", "the", "stack", "canary" ]	[ "arm" ]	arm	arm_stack_protect_tls_canary_mem	arm	CPU	GCC	9,357	75	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", "0", "\...	XCoreRegisterInfo	eliminateFrameIndex	XCore	MPU	LLVM	9,358	456	1	[]
[ "<s>", "void", "TOYInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "TOY", "TOY", "TOY::STORErr", "TOY::ZERO" ]	TOYInstrInfo	storeRegToStackSlot	TOY	CPU	LLVM	9,359	90	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "IA64" ]	IA64Bundling	runOnMachineFunction	IA64	CPU	LLVM	9,360	53	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "MVT::f64", "0U", "ARM::DPRRegisterClass" ]	ARMISelLowering124	getRegForInlineAsmConstraint	ARM	CPU	LLVM	9,361	121	1	[]
[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addInstSelector", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createWebAssemblyISelDag", "(", "getWebAssemblyTargetMachine", "(", ")", ",", "getOptLevel"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine	addInstSelector	WebAssembly	Virtual ISA	LLVM	9,362	48	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "VEMCExpr", "*", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "VE", "VE" ]	VEMCExpr	classof	VE	CPU	LLVM	9,363	13	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "useHVX", "(", ")", "?", "32", ":", "0", ";", "return", "32", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "Hexagon", "Hexagon", "32", "0", "32" ]	HexagonTargetTransformInfo	getNumberOfRegisters	Hexagon	DSP	LLVM	9,364	27	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "\|\|", "!", "hasPartial...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]	[ "X86", "X86", "0", "0", "0", "0", "0" ]	X86InstrInfo (2)3	getPartialRegUpdateClearance	X86	CPU	LLVM	9,365	111	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo (2)1	expandPostRAPseudo	RISCV	CPU	LLVM	9,366	28	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering14	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	9,367	391	1	[]
[ "<s>", "static", "void", "mips_reorg", "(", "void", ")", "{", "if", "(", "TARGET_MIPS16", ")", "mips16_lay_out_constants", "(", ")", ";", "else", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "if", "(", "mips_flag_delayed_branch", ")", "dbr_schedule", "(", "g...	[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", "." ]	[ "mips" ]	mips3	mips_reorg	mips	CPU	GCC	9,368	50	1	[]
[ "<s>", "static", "void", "detect_l2_cache", "(", "struct", "cache_desc", "*", "level2", ")", "{", "unsigned", "eax", ",", "ebx", ",", "ecx", ",", "edx", ";", "unsigned", "assoc", ";", "__cpuid", "(", "0x80000006", ",", "eax", ",", "ebx", ",", "ecx", ",...	[ "Detect", "L2", "cache", "parameters", "using", "CPUID", "extended", "function", "0x80000006", "." ]	[ "i386", "0x80000006", "16", "0xffff", "0xff", "12", "0xf", "6", "8", "8", "16", "0xa", "0xc", "32", "0xa", "16", "0xd", "0xe", "96", "0xd", "32" ]	driver-i386	detect_l2_cache	i386	CPU	GCC	9,369	139	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]	MSP430ISelLowering45	LowerCall	MSP430	MPU	LLVM	9,370	134	1	[]
[ "<s>", "static", "unsigned", "int", "mips_autovectorize_vector_sizes", "(", "void", ")", "{", "return", "ISA_HAS_MSA", "?", "16", ":", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_VECTORIZE_AUTOVECTORIZE_VECTOR_SIZES", "." ]	[ "mips", "16", "0" ]	mips6	mips_autovectorize_vector_sizes	mips	CPU	GCC	9,371	16	1	[]
[ "<s>", "static", "unsigned", "getScalarSizeInBits", "(", "Type", "*", "Ty", ")", "{", "unsigned", "Size", "=", "(", "Ty", "->", "isPtrOrPtrVectorTy", "(", ")", "?", "64U", ":", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "Size",...	[ "If", "this", "is", "a", "vector", "type", ",", "return", "the", "getPrimitiveSizeInBits", "value", "for", "the", "element", "type", "." ]	[ "SystemZ", "64U", "0", "\"Element must have non-zero size.\"" ]	SystemZTargetTransformInfo	getScalarSizeInBits	SystemZ	CPU	LLVM	9,372	41	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "AArch64FI", "=", "F", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "STI", "=", "static_cast", "<", "const", "AArch64Subtarget", "*", ">", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64AsmPrinter73	runOnMachineFunction	AArch64	CPU	LLVM	9,373	46	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "false", "&&", "VT1", "==", "MVT", "::", "i8", "&&", "VT2", "==", "MVT", "::", "i16", ";", "}", "</s>" ]	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "MSP430", "MSP430", "MVT::i8", "MVT::i16" ]	MSP430ISelLowering (2)1	isZExtFree	MSP430	MPU	LLVM	9,374	29	1	[]
[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";",...	[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]	[ "h8300", "3", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]	h83003	compute_a_shift_length	h8300	MPU	GCC	9,375	503	1	[]
[ "<s>", "void", "Reset", "(", ")", "{", "Ops", ".", "clear", "(", ")", ";", "OpBegins", ".", "clear", "(", ")", ";", "OpBegins", ".", "push_back", "(", "0", ")", ";", "HasPersonality", "=", "0", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "0", "0" ]	ARMUnwindOpAsm	Reset	ARM	CPU	LLVM	9,376	29	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC", "PPC" ]	PPCInstrInfo121	CreateTargetPostRAHazardRecognizer	PowerPC	CPU	LLVM	9,377	98	1	[]
[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "char", "regs_ever_clobbered", "[", "]", ")", "{", "basic_block", "cur_bb", ";", "rtx_insn", "*", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "32",...	[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...	[ "s390", "0", "32", "0", "32", "0", "1", "0", "32", "1" ]	s390	s390_regs_ever_clobbered	s390	MPU	GCC	9,378	286	1	[]
[ "<s>", "bool", "nds32_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "targetm", ".", "have_tls", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")"...	[ "Return", "true", "if", "X", "contains", "a", "thread-local", "symbol", "." ]	[ "nds32", "0", "0", "0" ]	nds32-md-auxiliary	nds32_tls_referenced_p	nds32	CPU	GCC	9,379	73	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0" ]	ARMCallLowering29	lowerFormalArguments	ARM	CPU	LLVM	9,380	336	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering35	emitPrologue	Mips	CPU	LLVM	9,381	338	1	[]
[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "MOS" ]	MOSSubtarget	enableSubRegLiveness	MOS	MPU	LLVM	9,382	11	1	[]
[ "<s>", "void", "xstormy16_output_addr_vec", "(", "FILE", "*", "file", ",", "rtx", "label", "ATTRIBUTE_UNUSED", ",", "rtx", "table", ")", "{", "int", "vlen", ",", "idx", ";", "current_function_section", "(", "current_function_decl", ")", ";", "vlen", "=", "XVEC...	[ "Output", "an", "ADDR_VEC", ".", "It", "is", "output", "as", "a", "sequence", "of", "'jmpf", "'", "instructions", ",", "without", "label", "or", "alignment", "or", "any", "other", "special", "constructs", ".", "We", "know", "that", "the", "previous", "inst...	[ "stormy16", "0", "0", "\"\\tjmpf \"", "0", "0" ]	stormy163	xstormy16_output_addr_vec	stormy16	CPU	GCC	9,383	81	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "16" ]	X86InstrInfo110	loadRegFromStackSlot	X86	CPU	LLVM	9,384	141	1	[]
[ "<s>", "static", "void", "aarch64_analyze_loop_vinfo", "(", "loop_vec_info", "loop_vinfo", ",", "aarch64_vector_costs", "", "costs", ")", "{", "costs", "->", "is_loop", "=", "true", ";", "class", "loop", "", "loop", "=", "LOOP_VINFO_LOOP", "(", "loop_vinfo", "...	[ "Do", "one-time", "initialization", "of", "COSTS", "given", "that", "we", "'re", "costing", "the", "loop", "vectorization", "described", "by", "LOOP_VINFO", "." ]	[ "aarch64", "0", "0", "0", "1" ]	aarch641	aarch64_analyze_loop_vinfo	aarch64	CPU	GCC	9,385	200	1	[]
[ "<s>", "static", "bool", "cris_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", ...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "cris", "0", "0", "32", "32", "1", "32767", "32768", "2", "4", "6", "6", "12", "0", "1", "1", "0", "1", "1", "2", "132", "1", "1", "0", "260", "1", "0", "1", "0", "2", "2", "0", "0" ]	cris3	cris_rtx_costs	cris	MPU	GCC	9,386	400	1	[]
[ "<s>", "static", "rtx", "frv_expand_int_void2arg", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "...	[ "Expand", "builtins", "that", "take", "two", "long", "operands", "and", "return", "void", "." ]	[ "frv", "1", "1" ]	frv2	frv_expand_int_void2arg	frv	VLIW	GCC	9,387	84	1	[]
[ "<s>", "rtx", "alpha_use_linkage", "(", "rtx", "linkage", "ATTRIBUTE_UNUSED", ",", "tree", "cfundecl", "ATTRIBUTE_UNUSED", ",", "int", "lflag", "ATTRIBUTE_UNUSED", ",", "int", "rflag", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Return", "a", "SYMBOL_REF", "representing", "the", "reference", "to", "the", ".linkage", "entry", "of", "function", "FUNC", "built", "for", "calls", "made", "from", "CFUNDECL", ".", "LFLAG", "is", "1", "if", "this", "is", "the", "reference", "to", "the", ...	[ "alpha" ]	alpha3	alpha_use_linkage	alpha	MPU	GCC	9,388	24	1	[]
[ "<s>", "bool", "MipsRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "unsigned", "FP", ...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::FP", "Mips::FP_64", "Mips::S7", "Mips::S7_64" ]	MipsRegisterInfo1	canRealignStack	Mips	CPU	LLVM	9,389	118	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteAlloca5	doInitialization	AMDGPU	GPU	LLVM	9,390	27	1	[]
[ "<s>", "int", "mmix_opposite_regno", "(", "int", "regno", ",", "int", "incoming", ")", "{", "if", "(", "incoming", "&&", "regno", "==", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ")", "return", "MMIX_RETURN_VALUE_REGNUM", ";", "if", "(", "!", "incoming", "&&", "regno"...	[ "INCOMING_REGNO", "and", "OUTGOING_REGNO", "worker", "function", ".", "Those", "two", "macros", "must", "only", "be", "applied", "to", "function", "argument", "registers", "and", "the", "function", "return", "value", "register", "for", "the", "opposite", "use", ...	[ "mmix" ]	mmix	mmix_opposite_regno	mmix	CPU	GCC	9,391	62	1	[]
[ "<s>", "static", "rtx_insn", "*", "frame_emit_store", "(", "int", "regno", ",", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "...	[ "Emit", "a", "store", "in", "the", "stack", "frame", "to", "save", "REGNO", "at", "address", "ADDR", ",", "and", "emit", "the", "corresponding", "REG_CFA_OFFSET", "note", "described", "by", "CFA", "and", "CFA_OFFSET", ".", "Return", "the", "emitted", "insn",...	[ "spu" ]	spu	frame_emit_store	spu	MPU	GCC	9,392	57	1	[]
[ "<s>", "BitVector", "M68kRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "M68kFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "M68k", "M68k", "M68k", "0", "M68k", "M68k::PC", "M68k::SP", "\"Stack realignment in presence of dynamic allocas is \"", "\"not supported with\"", "\"this calling convention.\"" ]	M68kRegisterInfo	getReservedRegs	M68k	MPU	LLVM	9,393	248	1	[]
[ "<s>", "static", "bool", "i386_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "rtx", "op", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", "false", ";", "op", "=", "XVECEXP", "(", "x", ","...	[ "Implementation", "of", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "i386", "0", "0", "1", "\"@gotoff\"", "\"@gottpoff\"", "\"@tpoff\"", "\"@tpoff\"", "\"@ntpoff\"", "\"@dtpoff\"", "\"@gottpoff(%rip)\"", "\"@gottpoff[rip]\"", "\"@gotntpoff\"", "\"@indntpoff\"" ]	i386	i386_asm_output_addr_const_extra	i386	CPU	GCC	9,394	245	1	[]
[ "<s>", "unsigned", "int", "sparc_regmode_natural_size", "(", "machine_mode", "mode", ")", "{", "const", "enum", "mode_class", "cl", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "if", "(", "(", "cl", "==", "MODE_FLOAT", "\|\|", "cl", "==", "MODE_VECTOR_INT", "...	[ "On", "the", "SPARC", ",", "any", "mode", "which", "naturally", "allocates", "into", "the", "single", "float", "registers", "should", "return", "4", "here", "." ]	[ "sparc", "4", "4" ]	sparc	sparc_regmode_natural_size	sparc	CPU	GCC	9,395	44	1	[]
[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...	[ "Subtarget", "Hooks", "." ]	[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "3" ]	SystemZRegisterInfo16	shouldCoalesce	SystemZ	CPU	LLVM	9,396	456	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "", "cum", "=", "zero_cum", ";", "cum", "->", "nregs", "=", ...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "bfin", "\"shortcall\"", "\"longcall\"" ]	bfin	init_cumulative_args	bfin	DSP	GCC	9,397	86	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequiredID", "(", "PHIEliminationID", ")", ";", "AU", ".", "addRequiredID", "(", "TwoAddressInstructio...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PTX" ]	PTXRegAlloc1	getAnalysisUsage	PTX	GPU	LLVM	9,398	38	1	[]
[ "<s>", "static", "char", "*", "aarch64_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_ILP32", ")", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "else", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]	[ "aarch64", "\"-foffload-abi=ilp32\"", "\"-foffload-abi=lp64\"" ]	aarch641	aarch64_offload_options	aarch64	CPU	GCC	9,399	26	1	[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "X86" ]

X86TargetMachine20

getInstrItineraryData

X86

CPU

LLVM

9,300

14

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasFnAttr", "(", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT...

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

isIntDivCheap

X86

CPU

LLVM

9,301

36

1

[]

[ "<s>", "static", "bool", "is_costly_group", "(", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ")", "{", "int", "i", ";", "int", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "issue_rate", ";", ...

[ "Return", "true", "if", "it", "is", "recommended", "to", "keep", "NEXT_INSN", "``", "far", "''", "(", "in", "a", "separate", "dispatch", "group", ")", "from", "the", "insns", "in", "GROUP_INSNS", ".", "Return", "false", "otherwise", "." ]

[ "powerpcspe", "0", "0" ]

powerpcspe

is_costly_group

powerpcspe

CPU

GCC

9,302

103

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", ":...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "X86", "X86" ]

X86TargetMachine18

addIRPasses

X86

CPU

LLVM

9,303

40

1

[]

[ "<s>", "BitVector", "P2RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "P2", "::", "PTRA", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "P2", "P2", "P2::PTRA", "P2::PTRB", "P2::OUTA", "P2::OUTB", "P2::DIRA", "P2::DIRB", "P2::QX", "P2::QY", "P2::R15" ]

P2RegisterInfo

getReservedRegs

P2

MPU

LLVM

9,304

105

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", "unsigned", "&", "Wi...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "3", "1", "1", "2", "4", "1", "2", "2", "3", "0U", "3", "1", "2", "4", "\"invalid number of operands\"", "2", "3" ]

AArch64InstrInfo105

getMemOperandWithOffsetWidth

AArch64

CPU

LLVM

9,305

326

1

[]

[ "<s>", "static", "bool", "ix86_vectorize_vec_perm_const_ok", "(", "machine_mode", "vmode", ",", "const", "unsigned", "char", "*", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "int", "i", ",", "nelt", ",", "which", ";", "bool", "ret", ...

[ "Implement", "targetm.vectorize.vec_perm_const_ok", "." ]

[ "i386", "0", "2", "1", "2", "2", "0", "3", "1", "2", "3" ]

i3864

ix86_vectorize_vec_perm_const_ok

i386

CPU

GCC

9,306

391

1

[]

[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]

[ "X86" ]

X86InstrInfo (2)2

isSubregFoldable

X86

CPU

LLVM

9,307

11

1

[]

[ "<s>", "static", "rtx", "frv_alloc_temp_reg", "(", "frv_tmp_reg_t", "*", "info", ",", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "int", "mark_as_used", ",", "int", "no_abort", ")", "{", "int", "regno", "=", "info", "->", "next_re...

[ "Return", "the", "next", "available", "temporary", "register", "in", "a", "given", "class", "." ]

[ "frv", "0", "0" ]

frv2

frv_alloc_temp_reg

frv

VLIW

GCC

9,308

174

1

[]

[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", ...

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "X86", "0", "1" ]

X86InstrInfo109

lookup

X86

CPU

LLVM

9,309

58

1

[]

[ "<s>", "static", "void", "build_sv_index64", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ")", "{", "build_32_64", "(", "b", ",", "signature", ",", "group", ",", "MODE_none", ",...

[ "Like", "build_sv_index", ",", "but", "only", "handle", "64-bit", "types", "." ]

[ "aarch64" ]

aarch64-sve-builtins-shapes

build_sv_index64

aarch64

CPU

GCC

9,310

46

1

[]

[ "<s>", "void", "microblaze_asm_output_ident", "(", "const", "char", "*", "string", ")", "{", "const", "char", "*", "section_asm_op", ";", "int", "size", ";", "char", "*", "buf", ";", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";"...

[ "Queue", "an", ".ident", "string", "in", "the", "queue", "of", "top-level", "asm", "statements", ".", "If", "the", "string", "size", "is", "below", "the", "threshold", ",", "put", "it", "into", ".sdata2", ".", "If", "the", "front-end", "is", "done", ",",...

[ "microblaze", "1", "\"\\t.pushsection\"", "\"\\n\\t.ascii \\\"\"", "\"\\\\0\\\"\\n\"", "\"\\t.popsection\\n\"" ]

microblaze

microblaze_asm_output_ident

microblaze

MPU

GCC

9,311

92

1

[]

[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

[ "rs6000", "1", "\"selector must be an integer constant in the range [0, %wi]\"", "0" ]

rs6000-builtin

get_element_number

rs6000

CPU

GCC

9,312

61

1

[]

[ "<s>", "const", "M680x0Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "M680x0", "M680x0" ]

M680x0TargetMachine

getSubtargetImpl

M680x0

MPU

LLVM

9,313

13

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVIW", "RISCVISD::GORCIW", "RISCVISD::FSLW", "RISCVISD::FSRW", "33", "RISCVISD::VMV_X_S", "0", "1", "1"...

RISCVISelLowering7

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

9,314

129

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Blackfin", "128" ]

BlackfinAsmPrinter

EmitInstruction

Blackfin

DSP

LLVM

9,315

40

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", ...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Hexagon", "Hexagon", "0", "0" ]

HexagonInstrInfo14

areMemAccessesTriviallyDisjoint

Hexagon

DSP

LLVM

9,316

359

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM1", "1", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVO...

RISCVInstrInfo2

verifyInstruction

RISCV

CPU

LLVM

9,317

336

1

[]

[ "<s>", "static", "void", "thumb_pushpop", "(", "FILE", "*", "f", ",", "unsigned", "long", "mask", ",", "int", "push", ",", "int", "*", "cfa_offset", ",", "unsigned", "long", "real_regs", ")", "{", "int", "regno", ";", "int", "lo_mask", "=", "mask", "&"...

[ "Emit", "code", "to", "push", "or", "pop", "registers", "to", "or", "from", "the", "stack", ".", "F", "is", "the", "assembly", "file", ".", "MASK", "is", "the", "registers", "to", "push", "or", "pop", ".", "PUSH", "is", "nonzero", "if", "we", "should...

[ "arm", "0xFF", "0", "0", "1", "1", "\"\\t.save\\t{\"", "0", "15", "1", "1", "1", "\", \"", "\"%r\"", "\"}\\n\"", "\"\\t%s\\t{\"", "\"push\"", "\"pop\"", "0", "1", "1", "\"%r\"", "1", "0", "\", \"", "1", "0xFF", "\", \"", "\"%r\"", "1", "\"}\\n\"", "1", ...

arm3

thumb_pushpop

arm

CPU

GCC

9,318

433

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry"...

[ "Return", "whether", "to", "emit", "frame", "moves", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo

needsFrameMoves

XCore

MPU

LLVM

9,319

33

1

[]

[ "<s>", "static", "bool", "aarch64_pass_by_reference_1", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummymode", ";", "int", "nregs", ";", "if", "(", "arg", ".", "m...

[ "Subroutine", "of", "aarch64_pass_by_reference", "for", "arguments", "that", "are", "not", "passed", "in", "SVE", "registers", "." ]

[ "aarch64", "0", "2" ]

aarch64

aarch64_pass_by_reference_1

aarch64

CPU

GCC

9,320

123

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineInstr", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "0", "1", "PPC::VSLRCRegClass", "\"Unknown source for a VSX copy\"", "1", "PPC::sub_64", "PPC::VSLRCRegClass", "\"Unknown destination for a VSX copy\"", "PPC::sub_64" ]

PPCVSXCopy

processBlock

PowerPC

CPU

LLVM

9,321

350

1

[]

[ "<s>", "static", "rtx", "rs6000_longcall_ref", "(", "rtx", "call_ref", ",", "rtx", "arg", ")", "{", "const", "char", "*", "call_name", "=", "XSTR", "(", "call_ref", ",", "0", ")", ";", "if", "(", "*", "call_name", "==", "'.'", ")", "{", "while", "(",...

[ "Return", "a", "reference", "suitable", "for", "calling", "a", "function", "with", "the", "longcall", "attribute", "." ]

[ "rs6000", "0", "12", "3", "11", "3", "3" ]

rs6000

rs6000_longcall_ref

rs6000

CPU

GCC

9,322

249

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "const",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"" ]

RISCVFrameLowering28

emitEpilogue

RISCV

CPU

LLVM

9,323

192

1

[]

[ "<s>", "int", "s390_const_ok_for_constraint_p", "(", "HOST_WIDE_INT", "value", ",", "int", "c", ",", "const", "char", "*", "str", ")", "{", "enum", "machine_mode", "mode", ",", "part_mode", ";", "int", "def", ";", "int", "part", ",", "part_goal", ";", "gcc...

[ "Return", "true", "if", "VALUE", "matches", "the", "constraint", "STR", "." ]

[ "s390", "0", "0", "256", "4096", "32768", "32768", "524288", "524287", "0", "4095", "2147483647", "1", "1", "1", "2", "0", "3", "0", "4", "0", "1", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "1", "1", "1", "1", "0", "1" ]

s3903

s390_const_ok_for_constraint_p

s390

MPU

GCC

9,324

432

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine15

ARMBaseTargetMachine

ARM

CPU

LLVM

9,325

146

1

[]

[ "<s>", "static", "tree", "arc_handle_interrupt_attribute", "(", "tree", "*", ",", "tree", "name", ",", "tree", "args", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "args", ")", ";", "tree", "value", "=", "TREE_VALUE", "(", "...

[ "Handle", "an", "``", "interrupt", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "arc", "\"argument of %qE attribute is not a string constant\"", "\"ilink1\"", "\"ilink2\"", "\"argument of %qE attribute is not \\\"ilink1\\\" or \\\"ilink2\\\"\"", "\"ilink\"", "\"argument of %qE attribute is not \\\"ilink\\\"\"" ]

arc5

arc_handle_interrupt_attribute

arc

MPU

GCC

9,326

135

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86LowerAMXType8

getAnalysisUsage

X86

CPU

LLVM

9,327

26

1

[]

[ "<s>", "static", "NewSense", "Def", "(", "unsigned", "PR", ",", "bool", "True", ",", "bool", "Float", ")", "{", "NewSense", "NS", "=", "{", "PR", ",", "Float", ",", "false", ",", "True", "}", ";", "return", "NS", ";", "}", "</s>" ]

[ "Pointer", "to", "the", "VPDef", "that", "defines", "this", "VPValue", "." ]

[ "Hexagon" ]

HexagonMCChecker4

Def

Hexagon

DSP

LLVM

9,328

31

1

[]

[ "<s>", "static", "bool", "aarch64_some_values_include_pst_objects_p", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_SIZE", "(", "type", ")", "&&", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "return", "false", ";", "if", "(", "aarc...

[ "Return", "true", "if", "at", "least", "one", "possible", "value", "of", "type", "TYPE", "includes", "at", "least", "one", "object", "of", "Pure", "Scalable", "Type", ",", "in", "the", "sense", "of", "the", "AAPCS64", ".", "This", "is", "a", "relatively"...

[ "aarch64", "aarch64_sve::builtin_type_p" ]

aarch64

aarch64_some_values_include_pst_objects_p

aarch64

CPU

GCC

9,329

113

1

[]

[ "<s>", "static", "void", "ix86_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "next_cum"...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "i386", "1", "128", "0", "1", "1", "0", "4", "4", "8", "127", "127", "1" ]

i3863

ix86_setup_incoming_varargs

i386

CPU

GCC

9,330

446

1

[]

[ "<s>", "void", "LanaiTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Lanai", "Lanai", "\".sdata\"", "\".sbss\"" ]

LanaiTargetObjectFile

Initialize

Lanai

CPU

LLVM

9,331

80

1

[]

[ "<s>", "MCSection", "*", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "{", "if", "(", "C", ")", "{", "...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "X86", "X86", "32", "\"__real@\"", "128", "256", "128", "\"__xmm@\"", "\"__ymm@\"", "1", "1", "\".rdata\"" ]

X86TargetObjectFile31

getSectionForConstant

X86

CPU

LLVM

9,332

218

1

[]

[ "<s>", "bool", "CJGInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "CJG", "CJG", "CJG::JMP", "0", "0", "0", "CJG::JCC", "\"Invalid conditional branch\"", "CJGCC::CondCodes", "CJGCC::CondCodes", "1", "CJGCC::COND_INVALID", "0", "1", "0", "CJGCC::CondCodes", "CJGCC::CondCodes", "0" ]

CJGInstrInfo

analyzeBranch

CJG

CPU

LLVM

9,333

376

1

[]

[ "<s>", "static", "inline", "int", "addsubcosts", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "REG", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "SUBREG", ")", "return...

[ "Return", "the", "cost", "of", "an", "addition", "or", "a", "subtraction", "." ]

[ "sh", "1", "1", "1", "1", "1", "1", "1", "5", "3", "1", "2", "1", "16", "3", "1", "16", "16", "4", "5", "3" ]

sh3

addsubcosts

sh

CPU

GCC

9,334

178

1

[]

[ "<s>", "bool", "NVPTXTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "A...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "NVPTX", "NVPTX", "0", "1" ]

NVPTXISelLowering (2)2

isLegalAddressingMode

NVPTX

GPU

LLVM

9,335

88

1

[]

[ "<s>", "unsigned", "int", "remove", "(", "void", ")", "{", "unsigned", "int", "cnt", "=", "Removables", ".", "size", "(", ")", ";", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "Removables", ".", "begin",...

[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]

[ "Patmos", "\" \"" ]

PatmosSPReduce1

remove

Patmos

VLIW

LLVM

9,336

85

1

[]

[ "<s>", "static", "bool", "aarch64_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "R0_REGNUM", "||", "regno", "==", "R1_REGNUM", ")", "return", "true", ";", "if", "(", "regno", ">=", "V0_REGNUM", "&&", ...

[ "Implements", "TARGET_FUNCTION_VALUE_REGNO_P", ".", "Return", "true", "if", "REGNO", "is", "the", "number", "of", "a", "hard", "register", "in", "which", "the", "values", "of", "called", "function", "may", "come", "back", "." ]

[ "aarch64" ]

aarch64

aarch64_function_value_regno_p

aarch64

CPU

GCC

9,337

42

1

[]

[ "<s>", "bool", "isTarget64BitLP64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "!", "TargetTriple", ".", "isX32", "(", ")", "&&", "!", "TargetTriple", ".", "isOSNaCl", "(", ")", ")", ";", "}", "</s>" ]

[ "Is", "this", "x86_64", "with", "the", "LP64", "programming", "model", "(", "standard", "AMD64", ",", "no", "x32", ")", "?" ]

[ "X86" ]

X86Subtarget107

isTarget64BitLP64

X86

CPU

LLVM

9,338

26

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "Bits", ".", "any", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "Hexagon" ]

HexagonBitSimplify20

empty

Hexagon

DSP

LLVM

9,339

15

1

[]

[ "<s>", "rtx", "unicosmk_add_call_info_word", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Add", "a", "call", "information", "word", "(", "CIW", ")", "to", "the", "list", "of", "the", "current", "function", "'s", "CIWs", "and", "return", "its", "index", ".", "X", "is", "a", "CONST_INT", "or", "CONST_DOUBLE", "representing", "the", "CIW", "." ...

[ "alpha" ]

alpha3

unicosmk_add_call_info_word

alpha

MPU

GCC

9,340

12

1

[]

[ "<s>", "static", "rtx", "rl78_lo16", "(", "rtx", "addr", ")", "{", "rtx", "r", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "r", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImo...

[ "Return", "a", "suitable", "RTX", "for", "the", "low", "half", "of", "a", "__far", "address", "." ]

[ "rl78", "16", "0", "0" ]

rl78

rl78_lo16

rl78

MPU

GCC

9,341

90

1

[]

[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4HFmode", "||", "mode", ...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "arm" ]

arm

arm_vector_mode_supported_p

arm

CPU

GCC

9,342

182

1

[]

[ "<s>", "static", "const", "char", "*", "sparc_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH32", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "\"g\"", ";", ...

[ "Implement", "TARGET_MANGLE_TYPE", "." ]

[ "sparc", "\"g\"" ]

sparc

sparc_mangle_type

sparc

CPU

GCC

9,343

30

1

[]

[ "<s>", "bool", "AArch64BranchRelaxation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64BranchRelaxation *****\\n\"", "AArch64", "\" Basic blocks before relaxation\\n\"", "\" Basic blocks after relaxation\\n\"" ]

AArch64BranchRelaxation1

runOnMachineFunction

AArch64

CPU

LLVM

9,344

126

1

[]

[ "<s>", "int", "neon_immediate_valid_for_shift", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "rtx", "*", "modconst", ",", "int", "*", "elementwidth", ",", "bool", "isleftshift", ")", "{", "unsigned", "int", "innersize", "=", "GET_MODE_UNIT_SIZE", "(", "...

[ "Return", "TRUE", "if", "rtx", "OP", "is", "legal", "for", "use", "in", "a", "VSHR", "or", "VSHL", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VSH...

[ "arm", "0", "0", "0", "0", "0", "8", "0", "0", "0", "8", "0", "1" ]

arm

neon_immediate_valid_for_shift

arm

CPU

GCC

9,345

193

1

[]

[ "<s>", "bool", "SparcFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Sparc", "Sparc" ]

SparcFrameLowering22

hasFP

Sparc

CPU

LLVM

9,346

72

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "ARM", "ARM" ]

ARMTargetMachine

addGlobalInstructionSelect

ARM

CPU

LLVM

9,347

19

1

[]

[ "<s>", "void", "setRoot", "(", "CostLeaf", "*", "val", ")", "{", "Root", "=", "val", ";", "}", "</s>" ]

[ "Set", "the", "current", "root", "tag", "of", "the", "SelectionDAG", "." ]

[ "TPC" ]

TPCCostModelEmitter

setRoot

TPC

Virtual ISA

LLVM

9,348

13

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubt...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "4", "SI", "64", "SI", "2", "2", "SI", "1", "SI" ]

SIInsertHardClauses4

runOnMachineFunction

AMDGPU

GPU

LLVM

9,349

306

1

[]

[ "<s>", "TargetPassConfig", "*", "XCoreTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "XCorePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine1

createPassConfig

XCore

MPU

LLVM

9,350

21

1

[]

[ "<s>", "const", "uint32_t", "*", "TOYRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "TOY", "TOY" ]

TOYRegisterInfo1

getCallPreservedMask

TOY

CPU

LLVM

9,351

22

1

[]

[ "<s>", "void", "arm_options_perform_arch_sanity_checks", "(", "void", ")", "{", "if", "(", "TARGET_INTERWORK", ")", "arm_cpp_interwork", "=", "1", ";", "if", "(", "arm_arch5t", ")", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "if", "(", "TARGET_IWMMXT", "&...

[ "Perform", "some", "validation", "between", "the", "desired", "architecture", "and", "the", "rest", "of", "the", "options", "." ]

[ "arm", "1", "\"iwmmxt requires an AAPCS compatible ABI for proper operation\"", "\"iwmmxt abi requires an iwmmxt capable cpu\"", "0", "\"target CPU does not support interworking\"", "\"AAPCS does not support %<-mcaller-super-interworking%>\"", "\"AAPCS does not support %<-mcallee-super-interworking%>\...

arm1

arm_options_perform_arch_sanity_checks

arm

CPU

GCC

9,352

246

1

[]

[ "<s>", "bool", "nios2_emit_move_sequence", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "to", "=", "operands", "[", "0", "]", ";", "rtx", "from", "=", "operands", "[", "1", "]", ";", "if", "(", "!", "register_operand", "("...

[ "Main", "expander", "function", "for", "RTL", "moves", "." ]

[ "nios2", "0", "1", "0x8000", "0xffff", "0xffff", "1", "1", "0", "1" ]

nios2

nios2_emit_move_sequence

nios2

MPU

GCC

9,353

351

1

[]

[ "<s>", "TargetPassConfig", "*", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "X86PassConfig", "*", "PC", "=", "new", "X86PassConfig", "(", "this", ",", "PM", ")", ";", "if", "(", "X86EarlyIfConv", "&&", "Subtarget"...

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine103

createPassConfig

X86

CPU

LLVM

9,354

45

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "ARM", "ARM", "0", "1", "0", "0", "\"[\"", "\"]\"", "1", "1" ]

ARMAsmPrinter11

PrintAsmOperand

ARM

CPU

LLVM

9,355

248

1

[]

[ "<s>", "static", "void", "csky_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_MINI_REGISTERS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "(", "CSKY_LAST_MINI_REGNUM", "+", "1", ")", ";", "i", "<", "32", ";", "i", "++", ")...

[ "Implement", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "Conditionally", "modify", "five", "variables", "fixed_regs", ",", "call_used_regs", ",", "global_regs", ",", "reg_names", ",", "and", "reg_class_contents", ",", "to", "take", "into", "account", "any", "dependence",...

[ "csky", "1", "32", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]

csky2

csky_conditional_register_usage

csky

CPU

GCC

9,356

271

1

[]

[ "<s>", "rtx", "arm_stack_protect_tls_canary_mem", "(", "bool", "reload", ")", "{", "rtx", "tp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "reload", ")", "emit_insn", "(", "gen_reload_tp_hard", "(", "tp", ")", ")", ";", "else", "emit_insn", "(...

[ "Generate", "insns", "that", "produce", "the", "address", "of", "the", "stack", "canary" ]

[ "arm" ]

arm

arm_stack_protect_tls_canary_mem

arm

CPU

GCC

9,357

75

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", "0", "\...

XCoreRegisterInfo

eliminateFrameIndex

XCore

MPU

LLVM

9,358

456

1

[]

[ "<s>", "void", "TOYInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "TOY", "TOY", "TOY::STORErr", "TOY::ZERO" ]

TOYInstrInfo

storeRegToStackSlot

TOY

CPU

LLVM

9,359

90

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "IA64" ]

IA64Bundling

runOnMachineFunction

IA64

CPU

LLVM

9,360

53

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::GPRRegisterClass", "MVT::f32", "0U", "ARM::SPRRegisterClass", "MVT::f64", "0U", "ARM::DPRRegisterClass" ]

ARMISelLowering124

getRegForInlineAsmConstraint

ARM

CPU

LLVM

9,361

121

1

[]

[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addInstSelector", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createWebAssemblyISelDag", "(", "getWebAssemblyTargetMachine", "(", ")", ",", "getOptLevel"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine

addInstSelector

WebAssembly

Virtual ISA

LLVM

9,362

48

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "VEMCExpr", "*", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "VE", "VE" ]

VEMCExpr

classof

VE

CPU

LLVM

9,363

13

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", ")", "return", "useHVX", "(", ")", "?", "32", ":", "0", ";", "return", "32", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "Hexagon", "Hexagon", "32", "0", "32" ]

HexagonTargetTransformInfo

getNumberOfRegisters

Hexagon

DSP

LLVM

9,364

27

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "||", "!", "hasPartial...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]

[ "X86", "X86", "0", "0", "0", "0", "0" ]

X86InstrInfo (2)3

getPartialRegUpdateClearance

X86

CPU

LLVM

9,365

111

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo (2)1

expandPostRAPseudo

RISCV

CPU

LLVM

9,366

28

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering14

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

9,367

391

1

[]

[ "<s>", "static", "void", "mips_reorg", "(", "void", ")", "{", "if", "(", "TARGET_MIPS16", ")", "mips16_lay_out_constants", "(", ")", ";", "else", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "if", "(", "mips_flag_delayed_branch", ")", "dbr_schedule", "(", "g...

[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", "." ]

[ "mips" ]

mips3

mips_reorg

mips

CPU

GCC

9,368

50

1

[]

[ "<s>", "static", "void", "detect_l2_cache", "(", "struct", "cache_desc", "*", "level2", ")", "{", "unsigned", "eax", ",", "ebx", ",", "ecx", ",", "edx", ";", "unsigned", "assoc", ";", "__cpuid", "(", "0x80000006", ",", "eax", ",", "ebx", ",", "ecx", ",...

[ "Detect", "L2", "cache", "parameters", "using", "CPUID", "extended", "function", "0x80000006", "." ]

[ "i386", "0x80000006", "16", "0xffff", "0xff", "12", "0xf", "6", "8", "8", "16", "0xa", "0xc", "32", "0xa", "16", "0xd", "0xe", "96", "0xd", "32" ]

driver-i386

detect_l2_cache

i386

CPU

GCC

9,369

139

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "doesNotRet", ",", "bool", "&", "isTailCall", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]

MSP430ISelLowering45

LowerCall

MSP430

MPU

LLVM

9,370

134

1

[]

[ "<s>", "static", "unsigned", "int", "mips_autovectorize_vector_sizes", "(", "void", ")", "{", "return", "ISA_HAS_MSA", "?", "16", ":", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_VECTORIZE_AUTOVECTORIZE_VECTOR_SIZES", "." ]

[ "mips", "16", "0" ]

mips6

mips_autovectorize_vector_sizes

mips

CPU

GCC

9,371

16

1

[]

[ "<s>", "static", "unsigned", "getScalarSizeInBits", "(", "Type", "*", "Ty", ")", "{", "unsigned", "Size", "=", "(", "Ty", "->", "isPtrOrPtrVectorTy", "(", ")", "?", "64U", ":", "Ty", "->", "getScalarSizeInBits", "(", ")", ")", ";", "assert", "(", "Size",...

[ "If", "this", "is", "a", "vector", "type", ",", "return", "the", "getPrimitiveSizeInBits", "value", "for", "the", "element", "type", "." ]

[ "SystemZ", "64U", "0", "\"Element must have non-zero size.\"" ]

SystemZTargetTransformInfo

getScalarSizeInBits

SystemZ

CPU

LLVM

9,372

41

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "override", "{", "AArch64FI", "=", "F", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "STI", "=", "static_cast", "<", "const", "AArch64Subtarget", "*", ">", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64AsmPrinter73

runOnMachineFunction

AArch64

CPU

LLVM

9,373

46

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "isZExtFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "false", "&&", "VT1", "==", "MVT", "::", "i8", "&&", "VT2", "==", "MVT", "::", "i16", ";", "}", "</s>" ]

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "MSP430", "MSP430", "MVT::i8", "MVT::i16" ]

MSP430ISelLowering (2)1

isZExtFree

MSP430

MPU

LLVM

9,374

29

1

[]

[ "<s>", "unsigned", "int", "compute_a_shift_length", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";",...

[ "Compute", "the", "length", "of", "a", "shift", "insn", "." ]

[ "h8300", "3", "0", "2", "1", "4", "2", "2", "0", "0", "\"xor.l\"", "2", "2", "2", "2", "2", "1", "2", "3", "2", "3", "2", "3", "2" ]

h83003

compute_a_shift_length

h8300

MPU

GCC

9,375

503

1

[]

[ "<s>", "void", "Reset", "(", ")", "{", "Ops", ".", "clear", "(", ")", ";", "OpBegins", ".", "clear", "(", ")", ";", "OpBegins", ".", "push_back", "(", "0", ")", ";", "HasPersonality", "=", "0", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "0", "0" ]

ARMUnwindOpAsm

Reset

ARM

CPU

LLVM

9,376

29

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "\"No InstrInfo?\"", "PPC", "PPC" ]

PPCInstrInfo121

CreateTargetPostRAHazardRecognizer

PowerPC

CPU

LLVM

9,377

98

1

[]

[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "char", "regs_ever_clobbered", "[", "]", ")", "{", "basic_block", "cur_bb", ";", "rtx_insn", "*", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "32",...

[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...

[ "s390", "0", "32", "0", "32", "0", "1", "0", "32", "1" ]

s390

s390_regs_ever_clobbered

s390

MPU

GCC

9,378

286

1

[]

[ "<s>", "bool", "nds32_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "targetm", ".", "have_tls", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")"...

[ "Return", "true", "if", "X", "contains", "a", "thread-local", "symbol", "." ]

[ "nds32", "0", "0", "0" ]

nds32-md-auxiliary

nds32_tls_referenced_p

nds32

CPU

GCC

9,379

73

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0" ]

ARMCallLowering29

lowerFormalArguments

ARM

CPU

LLVM

9,380

336

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Mips16InstrInfo", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering35

emitPrologue

Mips

CPU

LLVM

9,381

338

1

[]

[ "<s>", "bool", "enableSubRegLiveness", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "MOS" ]

MOSSubtarget

enableSubRegLiveness

MOS

MPU

LLVM

9,382

11

1

[]

[ "<s>", "void", "xstormy16_output_addr_vec", "(", "FILE", "*", "file", ",", "rtx", "label", "ATTRIBUTE_UNUSED", ",", "rtx", "table", ")", "{", "int", "vlen", ",", "idx", ";", "current_function_section", "(", "current_function_decl", ")", ";", "vlen", "=", "XVEC...

[ "Output", "an", "ADDR_VEC", ".", "It", "is", "output", "as", "a", "sequence", "of", "'jmpf", "'", "instructions", ",", "without", "label", "or", "alignment", "or", "any", "other", "special", "constructs", ".", "We", "know", "that", "the", "previous", "inst...

[ "stormy16", "0", "0", "\"\\tjmpf \"", "0", "0" ]

stormy163

xstormy16_output_addr_vec

stormy16

CPU

GCC

9,383

81

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "16" ]

X86InstrInfo110

loadRegFromStackSlot

X86

CPU

LLVM

9,384

141

1

[]

[ "<s>", "static", "void", "aarch64_analyze_loop_vinfo", "(", "loop_vec_info", "loop_vinfo", ",", "aarch64_vector_costs", "*", "costs", ")", "{", "costs", "->", "is_loop", "=", "true", ";", "class", "loop", "*", "loop", "=", "LOOP_VINFO_LOOP", "(", "loop_vinfo", "...

[ "Do", "one-time", "initialization", "of", "COSTS", "given", "that", "we", "'re", "costing", "the", "loop", "vectorization", "described", "by", "LOOP_VINFO", "." ]

[ "aarch64", "0", "0", "0", "1" ]

aarch641

aarch64_analyze_loop_vinfo

aarch64

CPU

GCC

9,385

200

1

[]

[ "<s>", "static", "bool", "cris_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", ...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "cris", "0", "0", "32", "32", "1", "32767", "32768", "2", "4", "6", "6", "12", "0", "1", "1", "0", "1", "1", "2", "132", "1", "1", "0", "260", "1", "0", "1", "0", "2", "2", "0", "0" ]

cris3

cris_rtx_costs

cris

MPU

GCC

9,386

400

1

[]

[ "<s>", "static", "rtx", "frv_expand_int_void2arg", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "...

[ "Expand", "builtins", "that", "take", "two", "long", "operands", "and", "return", "void", "." ]

[ "frv", "1", "1" ]

frv2

frv_expand_int_void2arg

frv

VLIW

GCC

9,387

84

1

[]

[ "<s>", "rtx", "alpha_use_linkage", "(", "rtx", "linkage", "ATTRIBUTE_UNUSED", ",", "tree", "cfundecl", "ATTRIBUTE_UNUSED", ",", "int", "lflag", "ATTRIBUTE_UNUSED", ",", "int", "rflag", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Return", "a", "SYMBOL_REF", "representing", "the", "reference", "to", "the", ".linkage", "entry", "of", "function", "FUNC", "built", "for", "calls", "made", "from", "CFUNDECL", ".", "LFLAG", "is", "1", "if", "this", "is", "the", "reference", "to", "the", ...

[ "alpha" ]

alpha3

alpha_use_linkage

alpha

MPU

GCC

9,388

24

1

[]

[ "<s>", "bool", "MipsRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "unsigned", "FP", ...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::FP", "Mips::FP_64", "Mips::S7", "Mips::S7_64" ]

MipsRegisterInfo1

canRealignStack

Mips

CPU

LLVM

9,389

118

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteAlloca5

doInitialization

AMDGPU

GPU

LLVM

9,390

27

1

[]

[ "<s>", "int", "mmix_opposite_regno", "(", "int", "regno", ",", "int", "incoming", ")", "{", "if", "(", "incoming", "&&", "regno", "==", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ")", "return", "MMIX_RETURN_VALUE_REGNUM", ";", "if", "(", "!", "incoming", "&&", "regno"...

[ "INCOMING_REGNO", "and", "OUTGOING_REGNO", "worker", "function", ".", "Those", "two", "macros", "must", "only", "be", "applied", "to", "function", "argument", "registers", "and", "the", "function", "return", "value", "register", "for", "the", "opposite", "use", ...

[ "mmix" ]

mmix

mmix_opposite_regno

mmix

CPU

GCC

9,391

62

1

[]

[ "<s>", "static", "rtx_insn", "*", "frame_emit_store", "(", "int", "regno", ",", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "...

[ "Emit", "a", "store", "in", "the", "stack", "frame", "to", "save", "REGNO", "at", "address", "ADDR", ",", "and", "emit", "the", "corresponding", "REG_CFA_OFFSET", "note", "described", "by", "CFA", "and", "CFA_OFFSET", ".", "Return", "the", "emitted", "insn",...

[ "spu" ]

spu

frame_emit_store

spu

MPU

GCC

9,392

57

1

[]

[ "<s>", "BitVector", "M68kRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "M68kFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "M68k", "M68k", "M68k", "0", "M68k", "M68k::PC", "M68k::SP", "\"Stack realignment in presence of dynamic allocas is \"", "\"not supported with\"", "\"this calling convention.\"" ]

M68kRegisterInfo

getReservedRegs

M68k

MPU

LLVM

9,393

248

1

[]

[ "<s>", "static", "bool", "i386_asm_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "rtx", "op", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", "false", ";", "op", "=", "XVECEXP", "(", "x", ","...

[ "Implementation", "of", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "i386", "0", "0", "1", "\"@gotoff\"", "\"@gottpoff\"", "\"@tpoff\"", "\"@tpoff\"", "\"@ntpoff\"", "\"@dtpoff\"", "\"@gottpoff(%rip)\"", "\"@gottpoff[rip]\"", "\"@gotntpoff\"", "\"@indntpoff\"" ]

i386

i386_asm_output_addr_const_extra

i386

CPU

GCC

9,394

245

1

[]

[ "<s>", "unsigned", "int", "sparc_regmode_natural_size", "(", "machine_mode", "mode", ")", "{", "const", "enum", "mode_class", "cl", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "if", "(", "(", "cl", "==", "MODE_FLOAT", "||", "cl", "==", "MODE_VECTOR_INT", "...

[ "On", "the", "SPARC", ",", "any", "mode", "which", "naturally", "allocates", "into", "the", "single", "float", "registers", "should", "return", "4", "here", "." ]

[ "sparc", "4", "4" ]

sparc

sparc_regmode_natural_size

sparc

CPU

GCC

9,395

44

1

[]

[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...

[ "Subtarget", "Hooks", "." ]

[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "3" ]

SystemZRegisterInfo16

shouldCoalesce

SystemZ

CPU

LLVM

9,396

456

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "*", "cum", "=", "zero_cum", ";", "cum", "->", "nregs", "=", ...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "bfin", "\"shortcall\"", "\"longcall\"" ]

bfin

init_cumulative_args

bfin

DSP

GCC

9,397

86

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequiredID", "(", "PHIEliminationID", ")", ";", "AU", ".", "addRequiredID", "(", "TwoAddressInstructio...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PTX" ]

PTXRegAlloc1

getAnalysisUsage

PTX

GPU

LLVM

9,398

38

1

[]

[ "<s>", "static", "char", "*", "aarch64_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_ILP32", ")", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "else", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]

[ "aarch64", "\"-foffload-abi=ilp32\"", "\"-foffload-abi=lp64\"" ]

aarch641

aarch64_offload_options

aarch64

CPU

GCC

9,399

26

1

[]