Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
10,800
[ ";" ]
[ "std", "::", "pair", "<", "int", ",", "int", ">", "opcnt", "=", "countOperandSides", "(", "MI", ",", "MRI", ")", ";", "if", "(", "opcnt", ".", "second", ">", "opcnt", ".", "first", ")", "{", "return", "ClusterPriority", "(", "<NUM_LIT>", ",", "<NUM_L...
LLVM
AMDGPU
CPP
program_repair
GPU
10,801
[ "<FIXS>", "AllocaTy", "->", "getNumElements", "(", ")", ">", "<NUM_LIT>", "||", "AllocaTy", "->", "getNumElements", "(", ")", "<NUM_LIT>", ")", "{", "<FIXE>" ]
[ "if", "(", "!", "AllocaTy", "||", "AllocaTy", "->", "getElementType", "(", ")", "->", "isVectorTy", "(", ")", "||", "<BUGS>", "AllocaTy", "->", "getNumElements", "(", ")", ">", "<NUM_LIT>", ")", "{", "<BUGE>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<ST...
GCC
arm
CPP
stmt_completion
CPU
10,802
[ "_", "b", ")", "{" ]
[ "_", "_", "qsub8", "(", "int8x4_t", "_", "_", "a", ",", "int8x4_t", "_" ]
GCC
arm
MD
next_suggestion
CPU
10,803
[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
10,804
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";" ]
[ "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "SDLoc", "DL", "(", "GA", ")", ";", "const", "GlobalValu...
GCC
s390
MD
stmt_completion
MPU
10,805
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM
ARM
CPP
program_repair
CPU
10,806
[ "<FIXS>", "!", "isZeroVector", "(", "PassThru", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "<FIXE>" ]
[ "SDValue", "Combo", "=", "NewLoad", ";", "if", "(", "!", "PassThru", ".", "isUndef", "(", ")", "&&", "(", "PassThru", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BITCAST", "||", "<BUGS>", "!", "IsZero", "(", "PassThru", "->", "getOperand", "(", "...
LLVM
AArch64
CPP
next_suggestion
CPU
10,807
[ "}" ]
[ "void", "AArch64TargetWinCOFFStreamer", "::", "emitARM64WinCFINop", "(", ")", "{", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_Nop", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
GCC
arm
CPP
program_repair
CPU
10,808
[ "<FIXS>", "if", "(", "can_ldrd", ")", "<FIXE>" ]
[ "case", "PRE_DEC", ":", "if", "(", "emit", ")", "{", "<BUGS>", "if", "(", "TARGET_LDRD", ")", "<BUGE>", "output_asm_insn", "(", "<STR_LIT>", "ldrd%?\\t%0, [%m1, #-8]!", "<STR_LIT>", ",", "operands", ")", ";", "elseoutput_asm_insn", "(", "<STR_LIT>", "ldmdb%?\\t%m1...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
10,809
[ "}" ]
[ "if", "(", "NegateOpcode", "!=", "<NUM_LIT>", ")", "{", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Result", "|=", "selectUnOpWithSrc", "(", "TmpReg", ",", "ResType", ",", "I", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
10,810
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cmpbgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_08d755", ...
LLVM
CJG
CPP
stmt_completion
CPU
10,811
[ "PIC_", ":", "Reloc", "::", "Static", ";" ]
[ "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "TT", ".", "isOSBinFormatMachO", "(", ")", "?", "Reloc", "::" ]
GCC
i386
MD
next_suggestion
CPU
10,812
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,813
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...
LLVM
X86
CPP
next_suggestion
CPU
10,814
[ "llvm_unreachable", "(", "<STR_LIT>", "impossible", "<STR_LIT>", ")", ";" ]
[ "static", "bool", "isFuncletReturnInstr", "(", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "CATCHRET", ":", "case", "X86", "::", "CLEANUPRET", ":", "return", "true", ";", "default",...
LLVM
AArch64
TD
next_suggestion
CPU
10,815
[ "}" ]
[ "class", "BranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BaseBranchReg", "<", "opc", ",", "(", "outs", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ")", ",", "asm...
LLVM
Hexagon
TD
next_suggestion
DSP
10,816
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,817
[ ")", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "if", "(", "SIInstrInfo", "::", "isVALU", "(", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", ".", "imp...
LLVM
AArch64
TD
stmt_completion
CPU
10,818
[ "<STR_LIT>", ";" ]
[ "def", "sme_elm_idx0_7", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_7Operand", ";"...
GCC
ia64
CPP
program_repair
CPU
10,819
[ "<FIXS>", "int", "needed", "=", "group_barrier_needed_p", "(", "insn", ")", ";", "gcc_assert", "(", "!", "needed", ")", ";", "<FIXE>" ]
[ "memcpy", "(", "prev_cycle_state", ",", "curr_state", ",", "dfa_state_size", ")", ";", "if", "(", "reload_completed", ")", "{", "<BUGS>", "if", "(", "group_barrier_needed_p", "(", "insn", ")", ")", "abort", "(", ")", ";", "<BUGE>", "if", "(", "GET_CODE", "...
LLVM
M68k
CPP
stmt_completion
MPU
10,820
[ ")", ";" ]
[ "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "if", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "==", "ISD", "::", "SETEQ", "&&...
LLVM
PowerPC
CPP
code_generation
CPU
10,821
[ "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", ...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
LLVM
CSKY
CPP
next_suggestion
CPU
10,822
[ "}" ]
[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeCSKYAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "CSKYAsmPrinter", ">", "X", "(", "getTheCSKYTarget", "(", ")", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,823
[ "v8i16", "V128", ":", "$", "Rd", ")", ",", "(", "IntOp", "(", "v8i8", "V64", ":", "$", "Rn", ")", ",", "(", "v8i8", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v8i8", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(" ]
LLVM
SystemZ
TD
next_suggestion
CPU
10,824
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...
GCC
powerpcspe
CPP
next_suggestion
CPU
10,825
[ "set_flags", "&=", "~", "rs6000_opt_masks", "[", "j", "]", ".", "mask", ";" ]
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "flags", ")", ";", "i", "++", ")", "{", "HOST_WIDE_INT", "no_flag", "=", "flags", "[", "i", "]", ".", "no_flag", ";", "if", "(", "(", "rs6000_isa_flags", "&", "no_flag", ")", "=="...
LLVM
X86
CPP
next_suggestion
CPU
10,826
[ "break", ";" ]
[ "case", "X86", "::", "LD_Fp80m", ":", "case", "X86", "::", "MMX_MOVD64rm", ":", "case", "X86", "::", "MMX_MOVQ64rm", ":", "return", "false", ";", "}", "EVT", "VT", "=", "Load1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VT", "."...
LLVM
AArch64
TD
next_suggestion
CPU
10,827
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
GCC
sparc
MD
next_suggestion
CPU
10,828
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
10,829
[ "int", "EgressCutCost", "=", "<NUM_LIT>", ",", "IngressCutCost", "=", "<NUM_LIT>", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cutting edges...\\n", "<STR_LIT>", ")", ";", "EdgeSet", "CutEdges", "{", "*", "Graph", "}", ";", "DenseMap", "<", "const", "Node", "*", ",", "SmallVector", "<", "const", "Edge", "*", ",", "<NUM_LIT>"...
LLVM
PowerPC
CPP
stmt_completion
CPU
10,830
[ ")", ";" ]
[ "static", "bool", "hasNonRISpills", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->", "hasNonRISpills", "(" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,831
[ "}" ]
[ "unsigned", "FirstLoc", "=", "~", "<NUM_LIT>", "U", ";", "unsigned", "LastLoc", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "FirstOp", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "LastOp", "=", "<NUM_LIT>", ";", "int", "LastOffset", "=", "<NUM_LIT>", ";", "u...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
10,832
[ ";" ]
[ "if", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "std", "::", "to_string", "(", "Stack", ".", "size", "(", ")", ")", "+", "<STR_LIT>", " superfluous return values", "<STR_LIT>", ")", ";", "}", "Unr...
LLVM
CSKY
TD
stmt_completion
CPU
10,833
[ "num", ">", ";" ]
[ "class", "nimm", "<", "int", "num", ">", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "<STR_LIT>", "#", "num", "#", "<STR_LIT>", ",", "nimm_XFORM", ">", "{", "let", "ParserMatchClass", "=", "UImmAsmOperand", "<" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,834
[ "}" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
10,835
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
arm
CPP
stmt_completion
CPU
10,836
[ "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "vqrshlq_s64", "(", "int64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ")", "{", "return", "(", "int64x2_t", ")", "_", "_", "builtin_neon_vqrshlsv2di", "(", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
10,837
[ "DemandedElts", ".", "setAllBits", "(", ")", ";" ]
[ "static", "APInt", "getExtractedDemandedElts", "(", "SDNode", "*", "N", ")", "{", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "APInt", "DemandedE...
GCC
aarch64
MD
stmt_completion
CPU
10,838
[ "UNSPEC_BDEP", "UNSPEC_BEXT", "UNSPEC_BGRP", "]", ")" ]
[ "(", "define_int_iterator", "SVE2_INT_BITPERM", "[" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,839
[ ")", "&", "<NUM_LIT>", ")", ";" ]
[ "O", "<<", "formatDec", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(" ]
GCC
arm
CPP
next_suggestion
CPU
10,840
[ "}" ]
[ "vreinterpretq_p8_bf16", "(", "bfloat16x8_t", "_", "_", "a", ")", "{", "return", "(", "poly8x16_t", ")", "_", "_", "a", ";" ]
LLVM
ARM
CPP
code_generation
CPU
10,841
[ "bool", "Thumb1InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunctio...
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...
LLVM
TPC
TD
next_suggestion
Virtual ISA
10,842
[ "}" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_StoreScalLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "value", ";", "bits", "<", "<NUM_LIT>", ">", "...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
10,843
[ ",", "Mul", ",", "{", "<NUM_LIT>", "}", ")", ";" ]
[ "IRBuilder", "<", ">", "IRB", "(", "EntryBB", ")", ";", "Value", "*", "Mul", "=", "IRB", ".", "CreateNUWMul", "(", "UMulFunc", "->", "getArg", "(", "<NUM_LIT>", ")", ",", "UMulFunc", "->", "getArg", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Div...
GCC
rs6000
CPP
program_repair
CPU
10,844
[ "<FIXS>", "addressing", ".", "If", "we", "allow", "scalars", "into", "Altivec", "registers", ",", "<FIXE>" ]
[ "addr_mask", "|=", "RELOAD_REG_INDEXED", ";", "if", "(", "TARGET_UPDATE" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,845
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_callt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "a30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1d81e60e", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredRel", "{", "let", "Ins...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,846
[ ",", "int", "VTSplitIdx", ")", "{" ]
[ "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "AMDGPU", "::", "SGP...
LLVM
ARM64
TD
next_suggestion
CPU
10,847
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";",...
LLVM
X86
CPP
next_suggestion
CPU
10,848
[ "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";" ]
[ "MCStreamer", "*", "llvm", "::", "createX86WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "MCAsmBackend", "&", "AB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "CE", ",", "bool", "RelaxAll", ",", "bool", "IncrementalLinkerCompatible", ")...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,849
[ "getScheduledUnits", "(", ")", ";" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "First phase: Fast scheduling for Reg Liveness\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SISchedul...
LLVM
ARM
CPP
stmt_completion
CPU
10,850
[ ")", ")", ";" ]
[ "ValueList", "RHS", ";", "if", "(", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_L...
GCC
mips
MD
stmt_completion
CPU
10,851
[ ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
10,852
[ "FUNCTION_DECL", "&&", "target_pure_code", ")", "flags", "|=", "SECTION_ARM_PURECODE", ";" ]
[ "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==" ]
LLVM
WDC65816
CPP
stmt_completion
MPU
10,853
[ ")", "const", "{" ]
[ "bool", "is64Bit", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
10,854
[ "<STR_LIT>", ")", ";" ]
[ "Binary", "|=", "(", "IsThumb", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ge...
GCC
visium
MD
stmt_completion
Virtual ISA
10,855
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC
i386
MD
stmt_completion
CPU
10,856
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
GCC
aarch64
CPP
stmt_completion
CPU
10,857
[ "i", ")", ";" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_MACHINE_MODES", ";", "++", "i", ")", "{", "machine_mode", "mode", "=", "(", "machine_mode", ")", "i", ";", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
10,858
[ "$", "pred", ")", ";" ]
[ "class", "SpuInstJmpR", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "o...
LLVM
Mips
CPP
stmt_completion
CPU
10,859
[ "(", ")", ";" ]
[ "if", "(", "IDVal", "==", "<STR_LIT>", ".dword", "<STR_LIT>", ")", "{", "parseDataDirective", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ".ent", "<STR_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
10,860
[ "=", "<NUM_LIT>", ";" ]
[ "def", "L4_isub_memoph_io", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeV4LDST", ">", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
10,861
[ "}" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", ...
LLVM
ARM
TD
stmt_completion
CPU
10,862
[ "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ",", "N3RegFrm", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "OpNode", "(", "TyQ", "QPR", ":", "$", "src1", "...
[ "class", "N3VLMulOp", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ...
LLVM
R600
TD
next_suggestion
GPU
10,863
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "idxen", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "addr64", ";", "bits", "<", "<NUM_LIT>", ">", "lds", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">...
LLVM
Hexagon
TD
stmt_completion
DSP
10,864
[ "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,865
[ "STI", ")", "const", "{" ]
[ "virtual", "unsigned", "getSOPPBrEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&" ]
LLVM
R600
CPP
stmt_completion
GPU
10,866
[ "f32", ",", "Custom", ")", ";" ]
[ "addRegisterClass", "(", "MVT", "::", "i64", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "v16i8", ",", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "addRegisterClass", "(", "MVT", "::", "v32i8", ",", "...
LLVM
R600
CPP
program_repair
GPU
10,867
[ "<FIXS>", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "<FIXE>" ]
[ "break", ";", "default", ":", "<BUGS>", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ")", ";", "<BUGE>", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{" ]
LLVM
X86
TD
stmt_completion
CPU
10,868
[ "src", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVDQArr_REV", "VR128", ":", "$", "dst", ",", "VR128", ":", "$" ]
GCC
arm
CPP
stmt_completion
CPU
10,869
[ ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vstrwq_scatter_base_p_u32", "(", "uint32x4_t", "_", "_", "addr", ",", "const", "int", "_", "_", "offset", ",", "uint32x4_t", "_", "_", "value", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "_", "_", "builtin_mve_vstrwq_scatter_base_p_uv4si", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
10,870
[ "MachineOperand", "Target", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", ...
LLVM
Sparc
TD
stmt_completion
CPU
10,871
[ "<STR_LIT>", ",", "[", "(", "set", "FPRegs", ":", "$", "rd", ",", "(", "SPftoi", "DFPRegs", ":", "$", "rs2", ")", ")", "]", ",", "IIC_fpu_fast_instr", ">", ";" ]
[ "def", "FDTOI", ":", "F3_3u", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "FPRegs", ":", "$", "rd", ")", ",", "(", "ins", "DFPRegs", ":", "$", "rs2", ")", "," ]
LLVM
X86
CPP
next_suggestion
CPU
10,872
[ "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "X86", "::", "MOV64ri32", ";" ]
[ "static", "unsigned", "getMOVriOpcode", "(", "bool", "Use64BitReg", ",", "int64_t", "Imm", ")", "{", "if", "(", "Use64BitReg", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "X86", "::", "MOV32ri64", ";" ]
GCC
visium
CPP
next_suggestion
Virtual ISA
10,873
[ "return", "(", "templ", "&&", "templ", "[", "<NUM_LIT>", "]", "==", "'", "\\0", "'", ")", ";" ]
[ "else", "if", "(", "asm_noperands", "(", "body", ")", ">=", "<NUM_LIT>", ")", "templ", "=", "decode_asm_operands", "(", "body", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", ")", ";", "else", "templ", "=", "NULL", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,874
[ "DoubleRegs", ",", "<NUM_LIT>", ",", "s11_2Ext", ">", ";" ]
[ "def", "L2_loadbsw4_io", ":", "T_load_io", "<", "<STR_LIT>", "," ]
LLVM
X86
CPP
program_repair
CPU
10,875
[ "<FIXS>", "assert", "(", "RegVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "We only custom lower vector loads.", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", "We only custom lower integer vector loads.", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", ...
[ "static", "SDValue", "LowerLoad", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "RegVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "<BUGS>", "assert", "(", "RegVT", ".", ...
GCC
i386
CPP
next_suggestion
CPU
10,876
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_nmsub_pd", "(", "_", "_", "m128d", "_", "_", "A", ",",...
LLVM
AArch64
CPP
stmt_completion
CPU
10,877
[ "(", "MBBI", ")", ")", ";" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected callee-save save/restore opcode!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<ST...
LLVM
Hexagon
TD
stmt_completion
DSP
10,878
[ "[", "USR", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
10,879
[ "CreateMCInst", "(", "St", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "GPReg", ",", "BaseReg", ",", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]
[ "MCOperand", "SPReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "BaseReg", "=", "SPReg", ";", "MCOperand", "GPReg", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MCOperand", "ZE...
GCC
arm
CPP
program_repair
CPU
10,880
[ "<FIXS>", "target_option_default_node", "=", "target_option_current_node", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "<FIXE>" ]
[ "arm_option_check_internal", "(", "&", "global_options", ")", ";", "arm_option_params_internal", "(", ")", ";", "<BUGS>", "cl_target_option_save", "(", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ",", "&", "global_options", ")", ";", "<BUGE>", "arm_add...
GCC
sh
MD
next_suggestion
CPU
10,881
[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")",...
LLVM
CJG
CPP
code_generation
CPU
10,882
[ "bool", "CJGInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid Xbranch condition!", "<STR_LIT>...
[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]
LLVM
X86
CPP
stmt_completion
CPU
10,883
[ "O", ")", ";" ]
[ "void", "printanymem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printMemReference", "(", "MI", ",", "OpNo", "," ]
LLVM
ARM
TD
program_repair
CPU
10,884
[ "<FIXS>", "InstrStage", "<NUM_LIT>", ",", "[", "A9_AGU", "]", ">", ",", "<FIXE>" ]
[ "InstrStage", "<NUM_LIT>", ",", "[", "A9_DRegsVFP", "]", ",", "<NUM_LIT>", ",", "Reserved", ">", ",", "InstrStage", "<NUM_LIT>", ",", "[", "A9_Pipe1", "]", ",", "<NUM_LIT>", ">", ",", "<BUGS>", "InstrStage", "<NUM_LIT>", ",", "[", "A9_LSPipe", "]", ">", ",...
LLVM
VE
TD
stmt_completion
CPU
10,885
[ ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vmaxswsx_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMAXSWSXvvl_v", "v256f64", ":", "$", "vy", ",", "v256f64...
LLVM
AArch64
TD
stmt_completion
CPU
10,886
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", ...
GCC
mips
MD
stmt_completion
CPU
10,887
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_attr", "su", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,888
[ "let", "Uses", "=", "[", "P0", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
gcn
CPP
next_suggestion
GPU
10,889
[ "TREE_THIS_VOLATILE", "(", "ref_out", ")", "=", "<NUM_LIT>", ";" ]
[ "lock_bb", "=", "locked_edge", "->", "src", ";", "*", "gsi", "=", "gsi_for_stmt", "(", "gsi_stmt", "(", "*", "gsi", ")", ")", ";", "locked_edge", "->", "flags", "^=", "EDGE_TRUE_VALUE", "|", "EDGE_FALLTHRU", ";", "locked_edge", "->", "probability", "=", "p...
GCC
h8300
MD
next_suggestion
MPU
10,890
[ "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "le", "(", "cc0", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "("...
GCC
rs6000
MD
next_suggestion
CPU
10,891
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
stmt_completion
CPU
10,892
[ ";" ]
[ "void", "MipsTargetELFStreamer", "::", "emitDirectiveOptionPic0", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Pic", "=...
GCC
sparc
CPP
program_repair
CPU
10,893
[ "<FIXS>", "else", "<FIXE>" ]
[ "sparc_mode_class", "[", "i", "]", "=", "<NUM_LIT>", "<<", "(", "int", ")", "T_MODE", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "i", ")", "==", "<NUM_LIT>", ")", "sparc_mode_class", "[", "i", "]", "=", "<NUM_LIT>", "<<", "(", "int", ")", "O_MODE", ...
LLVM
ARM
CPP
next_suggestion
CPU
10,894
[ "}" ]
[ "unsigned", "CondBit0", "=", "Firstcond", "&", "<NUM_LIT>", ";", "unsigned", "NumTZ", "=", "countTrailingZeros", "<", "uint8_t", ">", "(", "Mask", ")", ";", "unsigned", "char", "CCBits", "=", "static_cast", "<", "unsigned", "char", ">", "(", "Firstcond", "&"...
LLVM
SystemZ
CPP
program_repair
CPU
10,895
[ "<FIXS>", "bool", "expandRxSBG", "(", "RxSBGOperands", "&", "RxSBG", ")", ";", "<FIXE>" ]
[ "bool", "detectOrAndInsertion", "(", "SDValue", "&", "Op", ",", "uint64_t", "InsertMask", ")", ";", "<BUGS>", "bool", "expandRISBG", "(", "RISBGOperands", "&", "Ops", ")", ";", "<BUGE>", "SDValue", "getUNDEF64", "(", "SDLoc", "DL", ")", ";" ]
GCC
aarch64
CPP
code_generation
CPU
10,896
[ "tree", "resolve", "(", "function_resolver", "&", "r", ")", "const", "override", "{", "unsigned", "int", "i", ",", "nargs", ";", "type_suffix_index", "type", ";", "if", "(", "!", "r", ".", "check_gp_argument", "(", "<NUM_LIT>", ",", "i", ",", "nargs", ")...
[ "If", "the", "call", "is", "erroneous", ",", "report", "an", "appropriate", "error", "and", "return", "error_mark_node", ".", "Otherwise", ",", "if", "the", "function", "is", "overloaded", ",", "return", "the", "decl", "of", "the", "non-overloaded", "function"...
GCC
avr
MD
program_repair
MPU
10,897
[ "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn_and_split", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>",...
[ "TA", "UTAQI", "HI", "SI", "DI", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "FIXED_A", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fract_convert", ":", "FIXED_A", "(", "match_operand", ":"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,898
[ "AMDGPU_PS", ":" ]
[ "case", "CallingConv", "::", "AMDGPU_VS", ":", "case", "CallingConv", "::", "AMDGPU_LS", ":", "case", "CallingConv", "::", "AMDGPU_HS", ":", "case", "CallingConv", "::", "AMDGPU_ES", ":", "case", "CallingConv", "::", "AMDGPU_GS", ":", "case", "CallingConv", "::"...
LLVM
AMDGPU
CPP
program_repair
GPU
10,899
[ "<FIXS>", "UP", ".", "MaxCount", "=", "std", "::", "numeric_limits", "unsigned", ">", "::", "max", "(", ")", ";", "<FIXE>" ]
[ "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "<NUM_LIT>", ";", "<BUGS>", "UP", ".", "MaxCount",...