Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,000
[ "}" ]
[ "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "IsTargetStreamerInitialized", "=", "false", ";" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
11,001
[ "const", "{" ]
[ "unsigned", "int", "getEffectiveOccupancy", "(", ")" ]
LLVM
CellSPU
TD
program_repair
MPU
11,002
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "class", "ORCvtFormR32Reg", "RegisterClass", "rclass", ",", "list", "dag", ">", "pattern", "=", "[", "]", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "...
[ "class", "ORExtractElt", "RegisterClass", "rclass", ">", ":", "ORCvtForm", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "VECREG", ":", "$", "rA", ")", ">", ";", "<BUGS>", "class", "ORCvtRegGPRC", "RegisterClass", "rclass", ">", ":", "ORCv...
LLVM
X86
CPP
stmt_completion
CPU
11,003
[ "(", ")", ",", "PtrVT", ")", ";" ]
[ "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ...
GCC
i386
CPP
stmt_completion
CPU
11,004
[ "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_movm_epi32", "(", "_", "_", "mmask16", "_" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
11,005
[ "(", "Hexagon", "::", "USR", ")", ")", "return", "false", ";" ]
[ "bool", "HexagonInstrInfo", "::", "shouldSink", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "isFloat", "(", "MI", ")", "&&", "MI", ".", "hasRegisterImplicitUseOperand" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
11,006
[ "return", "false", ";" ]
[ "Register", "StackReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "StackReg", "==", "PPC", "::", "X1", "&&", "StackOffset", "==", "TOCSaveOffset", ")", "return", "true", ";" ]
GCC
alpha
MD
next_suggestion
MPU
11,007
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "DI", "(", "abs", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
11,008
[ ")", ";" ]
[ "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs", ")", ".", "slice", "(", "NumMDStrings" ]
GCC
tilegx
CPP
next_suggestion
VLIW
11,009
[ "case", "<NUM_LIT>", ":" ]
[ "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "if", "(", "opnum", ">", "MAX_BUILTIN_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ";", "op", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,010
[ "false", ";" ]
[ "if", "(", "Count", "<", "UB", "&&", "UB", "-", "Count", ">", "LB", ")", "return", "true", ";", "Count", "=", "~", "<NUM_LIT>", "u", ";", "return" ]
LLVM
ARM
CPP
stmt_completion
CPU
11,011
[ ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
[ "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_...
GCC
arm
MD
stmt_completion
CPU
11,012
[ ")" ]
[ "[", "(", "UNSPEC_VRND", "<STR_LIT>", ")", "(", "UNSPEC_VRNDA", "<STR_LIT>", ")", "(", "UNSPEC_VRNDM", "<STR_LIT>", ")", "(", "UNSPEC_VRNDN", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
11,013
[ ")", ")", ";" ]
[ "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
11,014
[ ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
ARM64
CPP
stmt_completion
CPU
11,015
[ "RC", ";" ]
[ "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "nullptr", ";", "return" ]
LLVM
X86
CPP
next_suggestion
CPU
11,016
[ "return", "Table", ";" ]
[ "if", "(", "usesGlobalOffsetTable", "(", ")", ")", "return", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "getPointerTy", "(", ")", ")", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ":...
GCC
arm
CPP
stmt_completion
CPU
11,017
[ "_", "_", "b", ",", "_", "_", "carry", ")", ";" ]
[ "return", "_", "_", "arm_vsbcq_u32", "(", "_", "_", "a", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,018
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
VE
CPP
stmt_completion
CPU
11,019
[ "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{" ]
[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
11,020
[ "if", "(", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", "-n32:64", "<STR_LIT>", ";" ]
[ "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "T", ")", ";", "if", "(", "!", "is64Bit", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Lv2", ")", "Ret", "+=", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ";", "if", "(", "is64Bit", ...
LLVM
R600
CPP
next_suggestion
GPU
11,021
[ "callTypes", ".", "push_back", "(", "aType", ")", ";" ]
[ "bool", "isVector", "=", "aType", "->", "isVectorTy", "(", ")", ";", "if", "(", "isVector", ")", "{", "return", "false", ";", "}", "int", "numEle", "=", "<NUM_LIT>", ";", "if", "(", "aType", "->", "getScalarType", "(", ")", "!=", "Type", "::", "getIn...
LLVM
Hexagon
TD
next_suggestion
DSP
11,022
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
Hexagon
TD
stmt_completion
DSP
11,023
[ "=", "<NUM_LIT>", ";" ]
[ "def", "F2_conv_df2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_90cd8b", "{", "let", "Inst", "{", ...
GCC
sparc
MD
program_repair
CPU
11,024
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "def...
LLVM
X86
CPP
next_suggestion
CPU
11,025
[ "if", "(", "matchVectorAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";" ]
[ "X86ISelAddressMode", "AM", ";", "auto", "*", "Mgs", "=", "cast", "<", "X86MaskedGatherScatterSDNode", ">", "(", "Parent", ")", ";", "AM", ".", "IndexReg", "=", "Mgs", "->", "getIndex", "(", ")", ";", "AM", ".", "Scale", "=", "cast", "<", "ConstantSDNode...
GCC
cris
CPP
stmt_completion
MPU
11,026
[ "TARGET_PDEBUG", "?", "<STR_LIT>", "; default", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";" ]
[ "void", "cris_asm_output_case_end", "(", "FILE", "*", "stream", ",", "int", "num", ",", "rtx_insn", "*", "table", ")", "{", "rtx_insn", "*", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "table", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=",...
GCC
i386
CPP
stmt_completion
CPU
11,027
[ "mm512_setzero_ph", "(", ")", ",", "_", "_", "A", ",", "_", "_", "D", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_round_ph", "(", "_", "_", "mmask32", "_", "_"...
GCC
s390
MD
stmt_completion
MPU
11,028
[ "]", ")" ]
[ "(", "not", ":", "VT", "(", "xor", ":", "VT", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "("...
LLVM
X86
CPP
stmt_completion
CPU
11,029
[ "(", "<NUM_LIT>", ")", ";" ]
[ "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
11,030
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<...
LLVM
AArch64
CPP
stmt_completion
CPU
11,031
[ "{" ]
[ "StringRef", "getPassName", "(", ")", "const", "override" ]
LLVM
XCore
CPP
stmt_completion
MPU
11,032
[ "::", "<STR_LIT>", ";" ]
[ "static", "void", "IfNeededExtSP", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "int", "OffsetFromTop", ",", "int", "&", "Adjust...
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
11,033
[ ";" ]
[ "if", "(", "ValID", ">=", "InstID", ")", "{", "Vals", ".", "push_back", "(", "VE", ".", "getTypeID", "(", "V", "->", "getType", "(", ")", ")", ")", ";", "return", "true" ]
GCC
rx
CPP
program_repair
CPU
11,034
[ "<FIXS>", "rx_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<FIXE>" ]
[ "}", "static", "int", "<BUGS>", "rx_memory_move_cost", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "<BUGE>", "reg_class_t", "regclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", ")", "{" ]
GCC
mips
MD
program_repair
CPU
11,035
[ "<FIXS>", "mips_emit_move", "(", "reg1", ",", "const_double_from_real_value", "(", "offset", ",", "SFmode", ")", ")", "<FIXE>" ]
[ "real_2expN", "(", "&", "offset", ",", "<NUM_LIT>", ",", "SFmode", ")", "<BUGS>", "mips_emit_move", "(", "reg1", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "offset", ",", "SFmode", ")", ")", "<BUGE>", "do_pending_stack_adjust", "(", ")", "test", "=", "gen_rtx_GE"...
LLVM
SystemZ
CPP
stmt_completion
CPU
11,036
[ "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ConvOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_L...
LLVM
PowerPC
CPP
program_repair
CPU
11,037
[ "<FIXS>", "unsigned", "ALBHReg", "=", "makeAnotherReg", "(", "Type", "::", "UIntTy", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "ADD", ",", "<NUM_LIT>", ",", "<FIXE>" ]
[ "BuildMI", "(", "BB", ",", "IP", ",", "PPC32", "::", "OR", ",", "<NUM_LIT>", ",", "DestReg", "+", "<NUM_LIT>", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ".", "addReg", "(", "AHBLplusOverflowReg", ")", ";", "}", "else", "{", "<BUGS>", "unsigned...
LLVM
Hexagon
TD
stmt_completion
DSP
11,038
[ "<NUM_LIT>", ";" ]
[ "def", "L2_ploadrubfnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28",...
GCC
mips
CPP
next_suggestion
CPU
11,039
[ "return", "<NUM_LIT>", ";" ]
[ "case", "PROCESSOR_R9000", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_SB1", ":", "return", "<NUM_LIT>", ";", "default", ":" ]
GCC
gcn
CPP
program_repair
GPU
11,040
[ "<FIXS>", "gcc_assert", "(", "offset", "(", "machfun", "->", "reduction_limit", "-", "machfun", "->", "reduction_base", ")", ")", ";", "tree", "ptr_type", "=", "build_pointer_type", "(", "var_type", ")", ";", "tree", "addr", "=", "build_int_cst", "(", "ptr_typ...
[ "(", "TYPE_QUALS", "(", "type", ")", "|", "ENCODE_QUAL_ADDR_SPACE", "(", "ADDR_SPACE_LDS", ")", ")", ")", ";", "<BUGS>", "if", "(", "machfun", "->", "reduc_decls", "&&", "offset", "machfun", "->", "reduc_decls", "->", "length", "(", ")", "&&", "(", "existi...
GCC
nds32
MD
next_suggestion
CPU
11,041
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
TD
stmt_completion
CPU
11,042
[ ">", ";" ]
[ "if", "(", "N", "-", ">", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "true", ";", "return", "N", "-", ...
LLVM
ARM
TD
stmt_completion
CPU
11,043
[ "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC
sparc
CPP
code_generation
CPU
11,044
[ "static", "void", "output_restore", "(", "rtx", "pat", ")", "{", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "pat", ")", "{", "fputs", "(", "<STR_LIT>", "\\t restore\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", ";", "}", ...
[ "Output", "a", "'restore", "'", "instruction", "." ]
GCC
i386
MD
next_suggestion
CPU
11,045
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
11,046
[ "return", "<NUM_LIT>", ";" ]
[ "case", "Mips", "::", "BtnezX16", ":", "return", "Mips", "::", "BteqzX16", ";", "case", "Mips", "::", "BtnezT8CmpiX16", ":", "return", "Mips", "::", "BteqzT8CmpiX16", ";", "case", "Mips", "::", "BtnezT8SltuX16", ":", "return", "Mips", "::", "BteqzT8SltuX16", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
11,047
[ "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "sw", ";", "let", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,048
[ "PALMetadata", "->", "setRegister", "(", "Key", ",", "Value", ")", ";" ]
[ "uint32_t", "Key", ",", "Value", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Key", ")", ")", "{", "return", "TokError", "(", "Twine", "(", "<STR_LIT>", "invalid value in ", "<STR_LIT>", ")", "+", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", ...
GCC
mips
MD
stmt_completion
CPU
11,049
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
iq2000
CPP
stmt_completion
CPU
11,050
[ "{" ]
[ "arg", "[", "i", "]", "=", "TREE_VALUE", "(", "arglist", ")", ";", "arglist", "=", "TREE_CHAIN", "(", "arglist", ")", ";", "op", "[", "i", "]", "=", "expand_expr", "(", "arg", "[", "i", "]", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ...
LLVM
X86
CPP
next_suggestion
CPU
11,051
[ "auto", "HOpBuilder", "=", "[", "HorizOpcode", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{" ]
[ "static", "SDValue", "combineAddOrSubToHADDorHSUB", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0",...
LLVM
ARM
CPP
next_suggestion
CPU
11,052
[ "O", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";" ]
[ "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", ...
GCC
mips
MD
stmt_completion
CPU
11,053
[ ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "{", "if", "(", "mips_legitimize_move", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
11,054
[ "MO", ".", "getExpr", "(", ")", ")", ")", ";" ]
[ "MCInst", "HexagonMCInstrInfo", "::", "deriveExtender", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "Inst", ",", "MCOperand", "const", "&", "MO", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isExtendable", "(", "MCII", ",", ...
LLVM
AMDGPU
CPP
program_repair
GPU
11,055
[ "<FIXS>", "unsigned", "SubReg", "=", "getPhysRegSubReg", "(", "SuperReg", ",", "<FIXE>" ]
[ "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "for", "(", "unsigned", "i", "=...
GCC
visium
CPP
code_generation
Virtual ISA
11,056
[ "void", "visium_split_cstore", "(", "enum", "rtx_code", "op_code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "enum", "rtx_code", "code", ",", "rtx", "op2", ",", "rtx", "op3", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", ...
[ "Split", "a", "compare-and-store", "with", "CODE", ",", "operands", "OP2", "and", "OP3", ",", "combined", "with", "operation", "with", "OP_CODE", ",", "operands", "OP0", "and", "OP1", "." ]
GCC
loongarch
CPP
stmt_completion
CPU
11,057
[ "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvaddwev_w_h", "(", "(", "v16i16", ")", "_", "<NUM_LIT>", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
11,058
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC",...
GCC
mips
CPP
program_repair
CPU
11,059
[ "<FIXS>", "else", "if", "(", "TARGET_IRIX", "&&", "TARGET_IRIX6", ")", "<FIXE>" ]
[ "layout_type", "(", "record", ")", ";", "return", "record", ";", "}", "<BUGS>", "else", "if", "(", "TARGET_IRIX", "&&", "!", "TARGET_IRIX5", ")", "<BUGE>", "return", "build_pointer_type", "(", "char_type_node", ")", ";", "else" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
11,060
[ "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{" ]
[ "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ADDI8", ";", "NewImm", "=", "Addend", "+", "SExtImm", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "R...
GCC
spu
MD
next_suggestion
MPU
11,061
[ "rtx", "hi_promote", "=", "gen_reg_rtx", "(", "TImode", ")" ]
[ "<STR_LIT>", "{", "if", "(", "spu_arch", "=", "=", "PROCESSOR_CELL", ")", "{", "rtx", "ra", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "rb", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", "zero", "=", "gen_reg_rtx", "(", "V4SImode", ")", "rtx", ...
GCC
s390
CPP
stmt_completion
MPU
11,062
[ "=", "GPR6_REGNUM", ";" ]
[ "if", "(", "s390_preserve_args_p", "&&", "crtl", "->", "args", ".", "info", ".", "gprs", ")", "{", "min_preserve_gpr", "=", "GPR2_REGNUM", ";", "max_preserve_gpr", "=", "MIN", "(", "GPR6_REGNUM", ",", "GPR2_REGNUM", "+", "crtl", "->", "args", ".", "info", ...
LLVM
X86
CPP
stmt_completion
CPU
11,063
[ "&&", "SrcSubReg", "==", "X86", "::", "sub_32bit", ")", "return", "false", ";" ]
[ "bool", "X86RegisterInfo", "::", "shouldRewriteCopySrc", "(", "const", "TargetRegisterClass", "*", "DefRC", ",", "unsigned", "DefSubReg", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SrcSubReg", ")", "const", "{", "if", "(", "DefRC", "->", ...
GCC
loongarch
MD
stmt_completion
CPU
11,064
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>" ]
GCC
nds32
MD
next_suggestion
CPU
11,065
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
11,066
[ "bool", "DoInsertAtI1", "=", "false", ";" ]
[ "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TI...
LLVM
ARM
TD
stmt_completion
CPU
11,067
[ ",", "v8i16", ",", "v4i16", ",", "IntOp", ">", ";" ]
[ "def", "v8i16", ":", "N3VQIntSL16", "<", "<NUM_LIT>", ",", "op11_8", ",", "itinQ16", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")" ]
GCC
nds32
MD
next_suggestion
CPU
11,068
[ "<STR_LIT>" ]
[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<...
GCC
c4x
CPP
next_suggestion
DSP
11,069
[ "submode", "=", "mode", ";" ]
[ "if", "(", "mode", "!=", "HImode", "&&", "mode", "!=", "HFmode", ")", "fatal_insn", "(", "<STR_LIT>", "c4x_operand_subword: invalid mode", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "mode", "==", "HFmode", "&&", "REG_P", "(", "op", ")", ")", "fatal_insn"...
LLVM
TPC
TD
next_suggestion
Virtual ISA
11,070
[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "SpuInstConvertIntGen1", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "hasImm", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dest...
GCC
s390
CPP
program_repair
MPU
11,071
[ "<FIXS>", "SYMBOL_REF_FLAGS", "(", "op", "[", "<NUM_LIT>", "]", ")", "|=", "SYMBOL_FLAG_FUNCTION", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_64BIT", ")", "<FIXE>", "<FIXS>", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtv...
[ "op", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "UNITS_PER_LONG", ")", ";", "op", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "flag_fentry", "?", "<STR_LIT>", "__fentry__", "<STR_LIT>", ":", "<STR_LIT>", "_mcount", "<STR_LIT>", ")", ...
GCC
v850
MD
next_suggestion
MPU
11,072
[ "}", ")" ]
[ "v850_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]", "v850_compare_op1", "=", "operands", "[", "<NUM_LIT>", "]", "DONE" ]
GCC
aarch64
CPP
program_repair
CPU
11,073
[ "<FIXS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", ".", "pop", "(", ")", ")", ";", "if", "(", "e", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "float_p", ")", "{", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "...
[ "expand", "(", "function_expander", "&", "e", ")", "const", "OVERRIDE", "{", "<BUGS>", "int", "rot", "=", "INTVAL", "(", "e", ".", "args", "[", "<NUM_LIT>", "]", ")", ";", "e", ".", "args", ".", "or", "dered_remove", "(", "<NUM_LIT>", ")", ";", "int"...
LLVM
ARM
CPP
next_suggestion
CPU
11,074
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "MERGE_VALUES", ",", "dl", ",", "VTs", ",", "Value", ",", "Overflow", ")", ";" ]
[ "break", ";", "case", "ISD", "::", "USUBO", ":", "{", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "Overflow", "=", "ConvertCarryFlagToBooleanCarry", "(", "Value", "....
LLVM
Hexagon
TD
stmt_completion
DSP
11,075
[ "<NUM_LIT>", ";" ]
[ "def", "C2_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{"...
LLVM
CSKY
TD
stmt_completion
CPU
11,076
[ "<NUM_LIT>", "}", "=", "indeximm2", ";" ]
[ "def", "JMPIX16", ":", "CSKY16Inst", "<", "AddrModeNone", ",", "(", "outs", ")", ",", "(", "ins", "mGPR", ":", "$", "rx", ",", "uimm2_jmpix", ":", "$", "indeximm2", ")", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "rx"...
LLVM
ARM
TD
stmt_completion
CPU
11,077
[ "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>"...
GCC
aarch64
MD
next_suggestion
CPU
11,078
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
TD
next_suggestion
CPU
11,079
[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]
[ "class", "MSA_BIT_W_X_DESC_BASE", "<", "string", "instr_asm", ",", "SDPatternOperator", "OpNode", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "{", "dag", "OutOperandList", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
11,080
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtui_tp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
AArch64
CPP
next_suggestion
CPU
11,081
[ "}" ]
[ "bool", "hasLSE2", "(", ")", "const", "{", "return", "HasLSE2", ";" ]
LLVM
Mips
CPP
code_generation
CPU
11,082
[ "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips", "::",...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
GCC
i386
MD
next_suggestion
CPU
11,083
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
11,084
[ "}" ]
[ "class", "BaseTwoOperandFPComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regt...
GCC
cris
MD
program_repair
MPU
11,085
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,086
[ "(", ")", "const", "{" ]
[ "ArrayRef", "<", "SGPRSpillVGPR", ">", "getSGPRSpillVGPRs" ]
LLVM
ARM
CPP
next_suggestion
CPU
11,087
[ "Phi", "->", "removeIncomingValue", "(", "(", "unsigned", ")", "<NUM_LIT>", ")", ";" ]
[ "Instruction", "*", "InsertionPoint", "=", "&", "cast", "<", "Instruction", ">", "(", "Phi", "->", "getIncomingBlock", "(", "LoopIncrement", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "->", "back", "(", ")", ")", ";", "Value", "*", "StartI...
GCC
mips
CPP
program_repair
CPU
11,088
[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intm16_nsimm4_1", "(", "op", ",", "mode", ")", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "m16_check_op", "(", "op", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}" ]
GCC
i386
MD
stmt_completion
CPU
11,089
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(",...
GCC
mep
MD
next_suggestion
CPU
11,090
[ "<STR_LIT>", ")" ]
[ "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
11,091
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
11,092
[ "}" ]
[ "static", "inline", "bool", "isAdvSIMDModImmType4", "(", "uint64_t", "Imm", ")", "{", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", ")", "&&", "(", "(", "Imm", "&", "<NUM_LIT>", "ULL", ")", "==", "...
GCC
i386
MD
program_repair
CPU
11,093
[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "vec_merge", ":", "VF_128", "(", "fma", ":", "VF_128", "(", "neg", ":", "VF_128", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
11,094
[ "}" ]
[ "MachineIRBuilder", "B", "(", "*", "Root", ".", "getParent", "(", ")", ")", ";", "selectWMMAModsNegAbs", "(", "ModOpcode", ",", "Mods", ",", "EltsV2F16", ",", "Src", ",", "Root", ".", "getParent", "(", ")", ",", "*", "MRI", ")", ";", "}", "}", "retur...
LLVM
AMDGPU
CPP
program_repair
GPU
11,095
[ "<FIXS>", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "<FIXE>" ]
[ "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "<BUGE>", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "||", "O...
LLVM
AMDGPU
CPP
stmt_completion
GPU
11,096
[ "break", ";" ]
[ "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "CS", ")...
LLVM
AArch64
CPP
stmt_completion
CPU
11,097
[ ";" ]
[ "break", ";", "case", "ISD", "::", "UREM", ":", "DivOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "MSubOpc", "=", "Is64bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "...
LLVM
R600
CPP
next_suggestion
GPU
11,098
[ "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "SL", ",", "MVT", "::", "v2i32", ",", "Lo", ",", "Hi", ")", ";" ]
[ "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f64", ",", "Trunc", ",", "K0", ")", ";", "SDValue", "FloorMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FFLOOR", ",", "SL", ",", "MVT", ...
LLVM
AArch64
TD
stmt_completion
CPU
11,099
[ "ZPR16", ">", ";" ]
[ "def", "_H", ":", "sve_int_un_pred_arit", "<", "<NUM_LIT>", ",", "{", "opc", ",", "<NUM_LIT>", "}", ",", "asm", "," ]