Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
CPP
next_suggestion
CPU
16,300
[ "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",...
GCC
s390
CPP
stmt_completion
MPU
16,301
[ ")", "{" ]
[ "static", "scalar_int_mode", "s390_libgcc_shift_count_mode", "(", "void" ]
GCC
m68hc11
MD
stmt_completion
MPU
16,302
[ ")", "]" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
XCore
CPP
next_suggestion
MPU
16,303
[ "}" ]
[ "bool", "XCoreRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";" ]
LLVM
AArch64
TD
program_repair
CPU
16,304
[ "<FIXS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]
[ "class", "A64InstRdn", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", ...
GCC
arm
CPP
next_suggestion
CPU
16,305
[ "}" ]
[ "union", "{", "float32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3v2sf", "(", "(", "const", "_", "_", "builtin_neon_s...
LLVM
ARM64
TD
next_suggestion
CPU
16,306
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "In...
LLVM
AArch64
TD
stmt_completion
CPU
16,307
[ "<STR_LIT>", ";" ]
[ "if", "(", "!", "HasShift", ")", "return", "SDValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ShiftImm", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "defm", "neon_mov_imm_LSL", ":", "neon_mov_imm_shift_asmop...
LLVM
AArch64
TD
next_suggestion
CPU
16,308
[ "let", "EnumValueField", "=", "<STR_LIT>", ";" ]
[ "class", "SVCR", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "encoding", ">", ":", "SearchableTable", "{", "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
16,309
[ "setMachineOutliner", "(", "true", ")", ";" ]
[ "initAsmInfo", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "if", "(", "get...
LLVM
Hexagon
TD
stmt_completion
DSP
16,310
[ "[", "PC", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC
mips
MD
next_suggestion
CPU
16,311
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
16,312
[ ";" ]
[ "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "<NUM_LIT>" ]
GCC
tilepro
MD
stmt_completion
VLIW
16,313
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
PTX
CPP
stmt_completion
GPU
16,314
[ "reg_local_var", ".", "end", "(", ")", ")", ";" ]
[ "void", "doneAddLocalVar", "(", "void", ")", "{", "std", "::", "sort", "(", "reg_local_var", ".", "begin", "(", ")", "," ]
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
16,315
[ "GlobalValue", ">", "(", "user", ")", ")", "{" ]
[ "worklist", ".", "append", "(", "GV", "->", "user_begin", "(", ")", ",", "GV", "->", "user_end", "(", ")", ")", ";", "while", "(", "!", "worklist", ".", "empty", "(", ")", ")", "{", "const", "User", "*", "user", "=", "worklist", ".", "pop_back_val"...
GCC
mips
MD
stmt_completion
CPU
16,316
[ "V4SI", "V8HI", "V16QI", "]", ")" ]
[ "(", "define_mode_iterator", "IMSA_WHB", "[" ]
GCC
ns32k
MD
stmt_completion
MPU
16,317
[ "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
16,318
[ "}" ]
[ "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
16,319
[ ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "CoprocNumAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
GCC
i386
MD
program_repair
CPU
16,320
[ "<FIXS>", "(", "match_operand", ":", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_512", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "avx512fmaskmode", ">", ...
LLVM
AArch64
CPP
next_suggestion
CPU
16,321
[ "Operands", ".", "append", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";" ]
[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&",...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
16,322
[ "<FIXS>", "case", "MVT", "::", "exnref", ":", "RetType", "=", "WebAssembly", "::", "ExprType", "::", "Exnref", ";", "<FIXE>" ]
[ "case", "MVT", "::", "v2f64", ":", "RetType", "=", "WebAssembly", "::", "ExprType", "::", "V128", ";", "break", ";", "<BUGS>", "case", "MVT", "::", "ExceptRef", ":", "RetType", "=", "WebAssembly", "::", "ExprType", "::", "ExceptRef", ";", "<BUGE>", "break"...
LLVM
ARM
CPP
next_suggestion
CPU
16,323
[ "data", "[", "<NUM_LIT>", "]", "=", "offset", ";" ]
[ "uint32_t", "offset", "=", "<NUM_LIT>", ";", "if", "(", "got_base", ">", "plt_base", ")", "offset", "=", "got_base", "-", "(", "plt_base", "+", "<NUM_LIT>", ")", ";", "else", "offset", "=", "(", "plt_base", "+", "<NUM_LIT>", ")", "-", "got_base", ";", ...
GCC
i386
MD
stmt_completion
CPU
16,324
[ ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
16,325
[ "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{" ]
[ "void", "HSAILMCCodeEmitter", "::", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "unsigned" ]
GCC
rs6000
MD
program_repair
CPU
16,326
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_...
LLVM
AMDGPU
CPP
stmt_completion
GPU
16,327
[ ",", "IsReentry", ")", ";" ]
[ "auto", "S", "=", "createIGLPStrategy", "(", "StrategyID", ",", "DAG", ",", "TII", ")", ";", "if", "(", "S", "->", "shouldApplyStrategy", "(", "DAG", ")", ")", "{", "IsBottomUp", "=", "S", "->", "IsBottomUp", ";", "S", "->", "applyIGLPStrategy", "(", "...
LLVM
CAHP
CPP
next_suggestion
CPU
16,328
[ "}" ]
[ "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";" ]
GCC
i386
CPP
stmt_completion
CPU
16,329
[ "_", "_", "m128h", "_", "_", "C", ")", "{" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_store_sh", "(", "_", "Float16", "const", "*", "_", "_", "A", "...
LLVM
R600
CPP
next_suggestion
GPU
16,330
[ "int", "OperandIdx", "[", "]", "=", "{" ]
[ "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "SDValue", "FakeOp", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "Node", "->", "op_begin", "(", ")", ",", "Node", "->", "op_end", "(", ")", ")", ";", "if", ...
GCC
m32c
MD
stmt_completion
MPU
16,331
[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
16,332
[ "if", "(", "ST", ".", "getConstantBusLimit", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "<NUM_LIT>", ")", "break", ";" ]
[ "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", "...
LLVM
Patmos
CPP
next_suggestion
VLIW
16,333
[ "}" ]
[ "bool", "PatmosRegisterInfo", "::", "isSReg", "(", "unsigned", "RegNo", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "RegNo", ")", ";" ]
GCC
sh
CPP
next_suggestion
CPU
16,334
[ "builtin_define", "(", "<STR_LIT>", "__FDPIC__", "<STR_LIT>", ")", ";" ]
[ "builtin_define", "(", "<STR_LIT>", "__SH3__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_SH4", ")", "builtin_define", "(", "<STR_LIT>", "__SH4_NOFPU__", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH3E", ":", "builtin_define", "(", "TARGET_HARD_SH4"...
LLVM
Hexagon
CPP
next_suggestion
DSP
16,335
[ "}" ]
[ "return", "DCI", ".", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getZero", "(", "dl", ",", "ty", "(", "Op", ")", ",", "DCI", ".", "DAG"...
LLVM
Mips
CPP
next_suggestion
CPU
16,336
[ "NewReg", "=", "Mips", "::", "AT", ";" ]
[ "unsigned", "OrigReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "OrigImm", "=", "Offset", ";", "if", "(", "OrigImm", "<", "<NUM_LIT>", "&&", "OrigImm", ">=", "-", "<NUM_LIT>", ")", "{", "NewReg", "=", "OrigReg", ";", "NewImm", "=", "OrigImm",...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
16,337
[ "=", "Reg", ";" ]
[ "assert", "(", "!", "IsBaseSet", "&&", "<STR_LIT>", "Base cannot be reset", "<STR_LIT>", ")", ";", "Base", ".", "Reg" ]
LLVM
Mips
CPP
next_suggestion
CPU
16,338
[ "Op1", "=", "constrainOperandRegClass", "(", "II", ",", "Op1", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "MachineInstOpcode", "==", "Mips", "::", "MUL", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "Op0", "=", "constra...
LLVM
X86
TD
program_repair
CPU
16,339
[ "<FIXS>", "defm", "ANDN32", ":", "bmi_andn", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "loadi32", ">", ",", "T8PS", ",", "VEX_4V", ";", "defm", "ANDN64", ":", "bmi_andn", "<STR_LIT>", ",", "GR64", ",", "i64mem", ",", "loadi64", ">", ",", "T8PS", ",...
[ "}", "let", "Predicates", "=", "[", "HasBMI", "]", ",", "Defs", "=", "[", "EFLAGS", "]", "in", "{", "<BUGS>", "defm", "ANDN32", ":", "bmi_andn", "<STR_LIT>", ",", "GR32", ",", "i32mem", ",", "loadi32", ">", ",", "T8", ",", "VEX_4V", ";", "defm", "A...
LLVM
PowerPC
CPP
stmt_completion
CPU
16,340
[ "MVT", "::", "f64", ")", "{" ]
[ "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "LinkageSize", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",",...
LLVM
Hexagon
TD
program_repair
DSP
16,341
[ "<FIXS>", "let", "hasSideEffects", "=", "<NUM_LIT>", "in", "<FIXE>" ]
[ "}", "<BUGS>", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "C2_tfrrp", ":", "SInst", "(", "outs", "PredRegs", ":", "$", "Pd", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs", ")", ",", "<STR...
LLVM
ARM
TD
next_suggestion
CPU
16,342
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "class", "VST2LN", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", ")", ",", "(", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
16,343
[ "LoopBB", ";" ]
[ "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
16,344
[ "}" ]
[ "default", ":", "return", "false", ";", "case", "AMDGPU", "::", "S_MOV_B32", ":", "case", "AMDGPU", "::", "S_MOV_B64", ":", "case", "AMDGPU", "::", "V_MOV_B32_e32", ":", "case", "AMDGPU", "::", "V_MOV_B32_e64", ":", "return", "true", ";" ]
GCC
rs6000
CPP
code_generation
CPU
16,345
[ "static", "void", "write_init_bif_table", "(", "void", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "curr_bif", ";", "i", "++", ")", "{", "fprintf", "(", "init_file", ",", "<STR_LIT>", " rs6000_builtin_info[RS6000_BIF_%s].fntype", "<STR...
[ "Write", "code", "to", "initialize", "the", "built-in", "function", "table", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,346
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
SystemZ
TD
next_suggestion
CPU
16,347
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD4", ";", "let", "Inst", "{", "<NUM_LIT>", ...
GCC
arm
MD
stmt_completion
CPU
16,348
[ "]" ]
[ "(", "match_test", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM
X86
TD
stmt_completion
CPU
16,349
[ ":", "$", "src1", ",", "(", "loadi64", "addr", ":", "$", "src2", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIMul64Reg", ".", "Folded", ",", "WriteIMul32Reg", ".", "ReadAfterFold", "]", ">", ",", "TB", ";" ]
[ "def", "IMUL64rm", ":", "RI", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src1", ",", "i64mem", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", "...
LLVM
MBlaze
CPP
code_generation
MPU
16,350
[ "bool", "MBlazeAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "unsigned",...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
GCC
i386
CPP
next_suggestion
CPU
16,351
[ "}" ]
[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "blsr_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "_", "_", "X", "&", "(", "_",...
LLVM
AArch64
TD
stmt_completion
CPU
16,352
[ ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_MINMAXV", "]", ",", "(", "instregex", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
16,353
[ "<", "<NUM_LIT>", ";" ]
[ "bool", "X86TargetLowering", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "assert", "(", "SrcAS", "!=", "DestAS", "&&", "<STR_LIT>", "Expected different address spaces!", "<STR_LIT>", ")", ";", "return", "SrcAS...
LLVM
PowerPC
CPP
stmt_completion
CPU
16,354
[ ")", ";" ]
[ "bool", "isTargetELF", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSBinFormatELF", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,355
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_psxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb65...
LLVM
ARM64
CPP
stmt_completion
CPU
16,356
[ "MachineOperand", "&", "MO", ")", "const", ";" ]
[ "ARM64MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ";", "bool", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", ";", "void", "Lower"...
LLVM
Hexagon
CPP
next_suggestion
DSP
16,357
[ "if", "(", "!", "canBeFeederToNewValueJump", "(", "QII", ",", "QRI", ",", "MII", ",", "jmpPos", ",", "cmpPos", ",", "MF", ")", ")", "{" ]
[ "bool", "HexagonNewValueJump", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Hexagon New Value Jump **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_L...
GCC
sh
MD
stmt_completion
CPU
16,358
[ ")", ")" ]
[ "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
TVM
CPP
stmt_completion
Virtual ISA
16,359
[ "<NUM_LIT>", ",", "true", ",", "true", ")", ";" ]
[ "void", "TVMAsmPrinter", "::", "EmitBigInt", "(", "const", "ConstantInt", "*", "CI", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "CI", "->", "getValue", "(", ")", ".", "toString", "(", "Str", "," ]
LLVM
ARM
TD
stmt_completion
CPU
16,360
[ ",", "HasNEON", ",", "HasFullFP16", "]", ">", ";" ]
[ "def", "VMINNMNQh", ":", "N3VQIntnp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v8f16", ",", "v8f16", ",", "fminnum", ",", "<NUM_LI...
LLVM
ARM
CPP
next_suggestion
CPU
16,361
[ "}" ]
[ "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcode", ",", "Opcode", "+", "Size", ")", ";", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "Size", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
16,362
[ "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_punpckhdq128", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
16,363
[ "MCI", ")", ".", "TSFlags", ";" ]
[ "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", "," ]
LLVM
X86
TD
program_repair
CPU
16,364
[ "<FIXS>", "[", "]", ">", ",", "EVEX_V512", ",", "EVEX", ",", "VVVV", ",", "T8XD", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VQ", ">", ",", "<FIXE>", "<FIXS>", "[", "]", ">", ",", "EVEX_V512", ",", "EVEX", ",", "VVVV", ",", "T8XD", ",", "EVEX_CD8", "<N...
[ "defm", "V4FMADDPSrm", ":", "AVX512_maskable_3src_in_asm", "<NUM_LIT>", ",", "MRMSrcMem", ",", "v16f32_info", ",", "(", "outs", "VR512", ":", "$", "dst", ")", ",", "(", "ins", "VR512", ":", "$", "src2", ",", "f128mem", ":", "$", "src3", ")", ",", "<STR_L...
LLVM
ARM
TD
next_suggestion
CPU
16,365
[ "let", "Latency", "=", "Lat", ";" ]
[ "foreach", "Lat", "=", "<NUM_LIT>", "-", "<NUM_LIT>", "in", "{", "def", "SwiftWriteLM", "#", "Lat", "#", "Cy", ":", "SchedWriteRes", "<", "[", "SwiftUnitP2", "]", ">", "{" ]
GCC
m68k
MD
next_suggestion
MPU
16,366
[ "<STR_LIT>", ")" ]
[ "(", "neg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
frv
MD
stmt_completion
VLIW
16,367
[ ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>" ]
LLVM
NMX
CPP
stmt_completion
VLIW
16,368
[ "NumTargetFixupKinds", ";" ]
[ "return", "nmx", "::" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
16,369
[ "break", ";" ]
[ "Opc", "=", "PPC", "::", "LFS", ";", "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "FP64LoadOpc", ";", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "PPCSimplifyAddress", "(", "Addr", ",", "VT", ",", "UseOffset", ",", ...
LLVM
X86
CPP
program_repair
CPU
16,370
[ "<FIXS>", "const", "X86InstrInfo", "*", "TII", ";", "const", "X86RegisterInfo", "*", "TRI", ";", "<FIXE>" ]
[ "private", ":", "TargetSchedModel", "TSM", ";", "<BUGS>", "const", "X86InstrInfo", "*", "TII", ";", "<BUGE>", "}", ";", "}" ]
GCC
i386
CPP
next_suggestion
CPU
16,371
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_packus_epi16", "(", "_", "_", "mmask32", "_", "_"...
LLVM
AMDGPU
CPP
code_generation
GPU
16,372
[ "bool", "SIRegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "*", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "...
[ "If", "OnlyToVGPR", "is", "true", ",", "this", "will", "only", "succeed", "if", "this", "manages", "to", "find", "a", "free", "VGPR", "lane", "to", "spill", "." ]
GCC
mcore
MD
next_suggestion
MPU
16,373
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
mcore
MD
next_suggestion
MPU
16,374
[ "(", "zero_extend", ":", "SI", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
16,375
[ ",", "ZPR32", ",", "GPR32", ",", "simm5_32b", ">", ";" ]
[ "def", "_S", ":", "sve_int_index_ri", "<", "<NUM_LIT>", ",", "asm" ]
GCC
s390
CPP
code_generation
MPU
16,376
[ "static", "bool", "s390_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "reg", ",", "i", ";", "INIT_CUMULATIVE_ARGS", "(", "...
[ "Checks", "whether", "the", "given", "ARGUMENT_LIST", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", ...
GCC
rs6000
MD
next_suggestion
CPU
16,377
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_CV...
LLVM
AArch64
CPP
stmt_completion
CPU
16,378
[ ")", ";" ]
[ "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CmpOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "M...
LLVM
AArch64
TD
stmt_completion
CPU
16,379
[ ",", "FPR64Op", ",", "<STR_LIT>", ",", "post_store", ",", "f64", ">", ";" ]
[ "def", "STRDpost", ":", "StorePostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,380
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "...
GCC
i386
CPP
stmt_completion
CPU
16,381
[ "m256i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_sll_epi32", "(", "_", "_", "m256i", "_", "_", "W...
GCC
rs6000
MD
stmt_completion
CPU
16,382
[ ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "GPR", "(", "and", ":", "GPR", "(", "rotate", ":", "GPR", "(", "match_dup...
GCC
aarch64
CPP
next_suggestion
CPU
16,383
[ "}" ]
[ "vcgezq_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "uint32x4_t", ")", "(", "_", "_", "a", ">=", "<NUM_LIT>", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
16,384
[ "instregex", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_4Cyc_GI03", "]", ",", "(" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
16,385
[ "(", "i32", "(", "bitcast_fpimm_to_i32", "$", "imm", ")", ")", ")", ">", ";" ]
[ "def", ":", "GCNPat", "<", "(", "f16", "fpimm", ":", "$", "imm", ")", ",", "(", "S_MOV_B32" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,386
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "def", "A2_vadduhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", ...
LLVM
ARM
CPP
next_suggestion
CPU
16,387
[ "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO3", ".", "getReg", "(", ")", ")", ".", "AsmName", ";" ]
[ "void", "ARMAsmPrinter", "::", "printThumbAddrModeRI5Operand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Op", ",", "unsigned", "Scale", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", ...
LLVM
Teak
CPP
next_suggestion
DSP
16,388
[ "break", ";" ]
[ "break", ";", "case", "SwapTypeValue", "::", "a1b1", ":", "desc", "=", "<STR_LIT>", "a1<->b1", "<STR_LIT>", ";", "break", ";", "case", "SwapTypeValue", "::", "a0b0a1b1", ":", "desc", "=", "<STR_LIT>", "a<->b", "<STR_LIT>", ";", "break", ";", "case", "SwapTyp...
LLVM
R600
TD
stmt_completion
GPU
16,389
[ ")", ";" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "R600_TReg32_X", ":", "$", "ptr", ",", "i32imm", ":", "$", "index" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,390
[ "}" ]
[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ","...
GCC
i386
MD
next_suggestion
CPU
16,391
[ "<STR_LIT>", ")" ]
[ "(", "float_extend", ":", "VF2_512_256", "(", "match_operand", ":", "<", "sf2dfmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
ARM
CPP
stmt_completion
CPU
16,392
[ ";" ]
[ "unsigned", "Opc", ";", "if", "(", "is64bit", ")", "{", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", "Opc", "=", "ARM", "::", "FCONSTD", ";", "}", "else", "{", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
16,393
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";" ]
[ "else", "if", "(", "V0", ".", "getValueSizeInBits", "(", ")", "<", "Width", ")", "V0", "=", "insertSubVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V0", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "BV", ")", ",", "Width", ")", ...
LLVM
Hexagon
CPP
program_repair
DSP
16,394
[ "<FIXS>", "static", "cl", "::", "opt", "unsigned", ">", "ShrinkLimit", "(", "<STR_LIT>", "shrink-frame-limit", "<STR_LIT>", ",", "cl", "::", "init", "(", "std", "::", "numeric_limits", "unsigned", ">", "::", "max", "(", ")", ")", ",", "cl", "::", "Hidden",...
[ "cl", "::", "init", "(", "true", ")", ",", "cl", "::", "Hidden", ",", "cl", "::", "ZeroOrMore", ",", "cl", "::", "desc", "(", "<STR_LIT>", "Enable stack frame shrink wrapping", "<STR_LIT>", ")", ")", ";", "<BUGS>", "static", "cl", "::", "opt", "unsigned", ...
GCC
m68k
MD
stmt_completion
MPU
16,395
[ ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
16,396
[ ")", ";" ]
[ "_", "_", "arm_vqrshlq_n_u32", "(", "uint32x4_t", "_", "_", "a", ",", "int32_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqrshlq_n_uv4si", "(", "_", "_", "a", ",", "_", "_", "b" ]
LLVM
Hexagon
TD
stmt_completion
DSP
16,397
[ "=", "<STR_LIT>", ";" ]
[ "def", "A2_or", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be",...
LLVM
PowerPC
CPP
stmt_completion
CPU
16,398
[ ")", ")", ";" ]
[ "void", "PPCVSXSwapRemoval", "::", "recordUnoptimizableWebs", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n*** Rejecting webs for swap removal ***\\n\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "EntryIdx", "=", "<NUM_LIT>", ";", ...
LLVM
Mips
TD
stmt_completion
CPU
16,399
[ ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]
[ "def", "SDT_ILV", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisVec", "<", "<NUM_LIT>" ]