Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
CPP
next_suggestion
CPU
16,500
[ "}" ]
[ "MipsTargetMachine", "::", "MipsTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::...
LLVM
Sparc
CPP
next_suggestion
CPU
16,501
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";" ]
[ "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", ...
GCC
s390
CPP
next_suggestion
MPU
16,502
[ "return", "true", ";" ]
[ "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "VECTOR_MODE_P", "(", "mode", ")", ";", "if", "(", "!", "s390_single_field_struct_p", "(", "VECTOR_TYP...
GCC
arm
CPP
stmt_completion
CPU
16,503
[ "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vceqv16qi", "(", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
16,504
[ "::", "VECTOR_SHUFFLE", ",", "LT", ".", "second", ")", ";" ]
[ "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "L...
LLVM
AArch64
CPP
next_suggestion
CPU
16,505
[ "assert", "(", "(", "Offset", "-", "Imm", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected remaining offset to be zero to ", "<STR_LIT>", "<STR_LIT>", "emit a single SEH directive", "<STR_LIT>", ")", ";" ]
[ "unsigned", "MaxEncoding", ",", "ShiftSize", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", "...
GCC
mips
MD
program_repair
CPU
16,506
[ "<FIXS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_opera...
LLVM
MSP430
CPP
stmt_completion
MPU
16,507
[ "nullptr", ";" ]
[ "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "MSP430InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return" ]
LLVM
ARM
TD
stmt_completion
CPU
16,508
[ "lane", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
ARM
CPP
next_suggestion
CPU
16,509
[ "MI", "=", "&", "*", "I", ";" ]
[ "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ")", ")", ...
GCC
mips
CPP
next_suggestion
CPU
16,510
[ "}" ]
[ "if", "(", "(", "cbranch", "=", "maybe_gen_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "==", "NULL_RTX", ")", "error", "(", "<STR_LIT>", "failed to expand built-in function", "<STR_LIT>", ")", ";", "cmp_result", "=", "gen_reg_rtx", "(", "SImod...
GCC
i386
CPP
stmt_completion
CPU
16,511
[ "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "m256h", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvttph_epi16", "(" ]
LLVM
R600
CPP
stmt_completion
GPU
16,512
[ "]", "=", "{" ]
[ "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "ISD", "::", "SETLT", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", ...
LLVM
AArch64
TD
next_suggestion
CPU
16,513
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]
[ "class", "sve_fp_3op_u_zd", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty", ">", ":", "I", "<", "(", "outs", "zprty", ":", "$", "Zd", ")", ",", "(", "ins", "zprty"...
GCC
alpha
MD
next_suggestion
MPU
16,514
[ "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "fetchop_constr" ]
GCC
i386
MD
program_repair
CPU
16,515
[ "<FIXS>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
16,516
[ ",", "!", "strconcat", "(", "cstr", ",", "vpred", ".", "vpred_constraint", ")", ",", "pattern", ">", "{" ]
[ "class", "MVE_p", "<", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "string", "iname", ",", "string", "suffix", ",", "string", "ops", ",", "vpred_ops", "vpred", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", "...
GCC
aarch64
CPP
program_repair
CPU
16,517
[ "<FIXS>", "<FIXE>", "<FIXS>", "field_t", "=", "aarch64_fp16_type_node", ";", "field_ptr_t", "=", "aarch64_fp16_ptr_type_node", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ "field_t", "=", "long_double_type_node", ";", "field_ptr_t", "=", "long_double_ptr_type_node", ";", "break", ";", "<BUGS>", "#", "if", "<NUM_LIT>", "<BUGE>", "case", "HFmode", ":", "<BUGS>", "field_t", "=", "float_type_node", ";", "field_ptr_t", "=", "float_ptr_type...
GCC
sparc
MD
next_suggestion
CPU
16,518
[ "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
16,519
[ "}" ]
[ "return", "AMDGPU", "::", "isInlinableLiteral16", "(", "Trunc", ",", "HasInv2Pi", ")", ";", "}", "if", "(", "!", "(", "Literal", "&", "<NUM_LIT>", ")", ")", "return", "AMDGPU", "::", "isInlinableLiteral16", "(", "Literal", ">>", "<NUM_LIT>", ",", "HasInv2Pi"...
LLVM
ARM
TD
stmt_completion
CPU
16,520
[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i64", ",", "v2i64", ",", "OpNode", ",", "Commutable", ">", ";" ]
[ "def", "v2i64", ":", "N3VQ", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "itinQ", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]
GCC
sh
MD
next_suggestion
CPU
16,521
[ "(", "clobber", "(", "reg", ":", "SI", "R2_REG", ")", ")" ]
[ "(", "mult", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "MACL_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "(", "clobber...
LLVM
AArch64
TD
stmt_completion
CPU
16,522
[ "<STR_LIT>", ",", "GPR64NoXZRshifted16", ">", ";" ]
[ "def", "PRFH_PRR", ":", "sve_mem_prfm_ss", "<", "<NUM_LIT>", "," ]
LLVM
Sparc
CPP
next_suggestion
CPU
16,523
[ "return", "Count", ";" ]
[ "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "break",...
LLVM
ARM
TD
stmt_completion
CPU
16,524
[ "}", "=", "bit_8", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "Qn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
Sparc
CPP
stmt_completion
CPU
16,525
[ "Reg", ")", ";" ]
[ "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg",...
LLVM
ARM64
TD
stmt_completion
CPU
16,526
[ ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "v4i32", ":", "BaseSIMDModifiedImmVectorShift", "<", "<NUM_LIT>", ",", "op", ",", "w_cmode" ]
LLVM
AArch64
CPP
next_suggestion
CPU
16,527
[ "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f16", ":", "case", "MVT", "::", "f32", ":", "case", "MVT", "::", "f64", ":", "break", ";", "}", "if", "(", "OverrideNEON", "&&", "(", "VT", ".", "is128BitVect...
GCC
i386
CPP
stmt_completion
CPU
16,528
[ ")", "_", "mm256_cvtepi16_epi64", "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
MSP430
CPP
stmt_completion
MPU
16,529
[ ";" ]
[ "return", "<STR_LIT>", "MSP430 Assembly Printer", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,530
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_ploadrhfnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
16,531
[ "isCall", ")", ";" ]
[ "}", "else", "if", "(", "!", "is64Bit", ")", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To",...
LLVM
AArch64
TD
next_suggestion
CPU
16,532
[ "}" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
16,533
[ "::", "Success", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler" ]
GCC
i386
MD
program_repair
CPU
16,534
[ "<FIXS>", "(", "cond", "[", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "(", "cond", "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "and", "(", "eq_attr",...
LLVM
ARM
TD
next_suggestion
CPU
16,535
[ "return", "ARM_AM", ":", ":", "getFP64Imm", "(", "MO", ".", "getFPImm", "(", ")", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "GISelPredicateCode", "=", "[", "{", "const", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", "return", "false...
GCC
mep
CPP
next_suggestion
CPU
16,536
[ "else", "x", "=", "PATTERN", "(", "x", ")", ";" ]
[ "if", "(", "!", "RTL_CONST_OR_PURE_CALL_P", "(", "x", ")", ")", "return", "true", ";", "x", "=", "CALL_INSN_FUNCTION_USAGE", "(", "x", ")", ";", "if", "(", "x", "==", "<NUM_LIT>", ")", "return", "false", ";", "}" ]
LLVM
Mips
CPP
stmt_completion
CPU
16,537
[ "BtnezT8SltiuX16", ";" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Illegal opcode!", "<STR_LIT>", ")", ";", "case", "Mips", "::", "BeqzRxImmX16", ":", "return", "Mips", "::", "BnezRxImmX16", ";", "case", "Mips", "::", "BnezRxImmX16", ":", "return", "Mips", "::", "BeqzRxImmX...
LLVM
Hexagon
TD
next_suggestion
DSP
16,538
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,539
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<N...
LLVM
ARM64
CPP
next_suggestion
CPU
16,540
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "STI", "->", "isTargetDarwin", "(", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":",...
LLVM
AArch64
CPP
stmt_completion
CPU
16,541
[ ")", ";" ]
[ "void", "AArch64Operand", "::", "dump", "(", ")", "const", "{", "print", "(", "errs", "(", ")" ]
GCC
c6x
MD
stmt_completion
VLIW
16,542
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_operand", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
16,543
[ "n", "-", "<NUM_LIT>", ")", ";" ]
[ "unsigned", "NOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "O...
GCC
aarch64
CPP
code_generation
CPU
16,544
[ "tree", "function_resolver", "::", "finish_opt_n_resolution", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "first_argno", ",", "type_suffix_index", "first_type", ",", "type_class_index", "expected_tclass", ",", "unsigned", "int", "expected_bits", ",", "type_...
[ "Finish", "resolving", "a", "function", "whose", "final", "argument", "can", "be", "a", "vector", "or", "a", "scalar", ",", "with", "the", "function", "having", "an", "implicit", "``", "_n", "''", "suffix", "in", "the", "latter", "case", ".", "This", "``...
LLVM
PowerPC
CPP
next_suggestion
CPU
16,545
[ "return", "C_RegisterClass", ";" ]
[ "case", "'", "b", "'", ":", "case", "'", "r", "'", ":", "case", "'", "f", "'", ":", "case", "'", "v", "'", ":", "case", "'", "y", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "Z", "'", ":", "return", "C_Memory", ";", "}", "}", "...
LLVM
Mips
CPP
next_suggestion
CPU
16,546
[ "return", "Addr", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ";" ]
[ "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "}", "}", "else", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";...
GCC
nds32
MD
next_suggestion
CPU
16,547
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "...
GCC
arm
MD
stmt_completion
CPU
16,548
[ "(", "V4SI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "VSI2QI", "[", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "vsi2qi", "[", "(", "V2SI", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
16,549
[ "addPass", "(", "createResolvePNaClIntrinsicsPass", "(", ")", ")", ";" ]
[ "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "getMipsTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16P...
GCC
mips
MD
stmt_completion
CPU
16,550
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
ARM
CPP
stmt_completion
CPU
16,551
[ ";" ]
[ "using", "namespace", "ARM", ";", "switch", "(", "Reg", ")", "{", "case", "R0", ":", "case", "R1", ":", "case", "R2", ":", "case", "R3", ":", "case", "R4", ":", "case", "R5", ":", "case", "R6", ":", "case", "R7", ":", "case", "LR", ":", "case",...
GCC
i386
MD
next_suggestion
CPU
16,552
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V2SI", "(", "vec_concat", ":", "V4SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand",...
LLVM
Hexagon
CPP
next_suggestion
DSP
16,553
[ "}" ]
[ "CSR", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "Match", "=", "match", "(", "In", ",", "m_And", "(", "m_Shl", "(", "m_Value", "(", "BF", ")", ",", "m_ConstantInt", "(", "CSL", ")...
GCC
mips
MD
next_suggestion
CPU
16,554
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
aarch64
CPP
next_suggestion
CPU
16,555
[ "unsigned", "int", "byte", "=", "imm", "&", "<NUM_LIT>", ";" ]
[ "HOST_WIDE_INT", "imm", "=", "INTVAL", "(", "x", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
16,556
[ ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "LittleEndian", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "LittleEndian", "?", "<STR_LIT>", "e-m:e-i64:64-i128:128-n32:64-S128", "<STR_LIT>",...
[ "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel",...
GCC
i386
CPP
stmt_completion
CPU
16,557
[ "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpopcountd_v8si_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8si", ")", "_", "mm256_avx512_setzero_si256" ]
LLVM
CSKY
TD
next_suggestion
CPU
16,558
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
16,559
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
AArch64
CPP
code_generation
CPU
16,560
[ "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MB...
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
GCC
ia64
MD
next_suggestion
CPU
16,561
[ "emit_insn", "(", "gen_sminv2sf3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ")", ")" ]
[ "<STR_LIT>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "emit_insn", "(", "gen_fswap", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST0_RTX", "(", "V2SFmode", ")", ")", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
16,562
[ "i", ")", ")", ";" ]
[ "for", "(", "const", "MCPhysReg", "*", "I", "=", "CSRs", ";", "*", "I", ";", "++", "I", ")", "UpdatedCSRs", ".", "push_back", "(", "*", "I", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", "::", "<STR_LIT>", "."...
GCC
arm
CPP
program_repair
CPU
16,563
[ "<FIXS>", "arm_pe_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "<FIXE>" ]
[ "}", "void", "<BUGS>", "arm_pe_unique_section", "(", "decl", ",", "reloc", ")", "tree", "decl", ";", "int", "reloc", ";", "<BUGE>", "{", "int", "len", ";", "const", "char", "*", "name", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
16,564
[ "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pxortnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
Hexagon
CPP
stmt_completion
DSP
16,565
[ "Mask", ")", ")", ";" ]
[ "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Mask", "=", "-", "cast", "<", "ConstantSDNode", ">", "(", "A", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
16,566
[ "}" ]
[ "bool", "isPrefixed", "(", "unsigned", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
16,567
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
16,568
[ "}" ]
[ "Valid", "=", "true", ";", "return", "Mappings", "[", "i", "]", ".", "Name", ";", "}", "}", "Valid", "=", "false", ";", "return", "StringRef", "(", ")", ";" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
16,569
[ "}" ]
[ "if", "(", "!", "SPRoots", ".", "empty", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "Following single-path roots were not found:\\n", "<STR_LIT>", ";", "for", "(", "std", "::", "set", "<", "std", "::", "string", ">", "::", "iterator", "it", ...
GCC
mips
MD
next_suggestion
CPU
16,570
[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(...
LLVM
AArch64
CPP
next_suggestion
CPU
16,571
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
16,572
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subh_h16_lh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6...
GCC
ia64
CPP
code_generation
CPU
16,573
[ "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "if", "(", "pass_by_reference", "(", "NULL", ",", "TYPE_MODE", "(", "type", ")", ",", "type",...
[ "Implement", "va_arg", "." ]
LLVM
X86
TD
program_repair
CPU
16,574
[ "<FIXS>", "let", "Predicates", "=", "[", "UseSSE41", "]", "in", "{", "<FIXE>" ]
[ "(", "VPMOVZXBQrm", "addr", ":", "$", "src", ")", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "HasSSE41", "]", "in", "{", "<BUGE>", "def", ":", "Pat", "(", "int_x86_sse41_pmovsxbq", "(", "bitconvert", "(", "v4i32", "(", "X86vzmovl" ]
LLVM
AArch64
CPP
code_generation
CPU
16,575
[ "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memmove", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,576
[ "}" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
LLVM
X86
CPP
stmt_completion
CPU
16,577
[ ";" ]
[ "return", "true", ";", "case", "X86", "::", "RDI", ":", "case", "X86", "::", "EDI", ":", "case", "X86", "::", "DI", ":", "return", "false" ]
GCC
sparc
MD
stmt_completion
CPU
16,578
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF" ]
GCC
rs6000
CPP
program_repair
CPU
16,579
[ "<FIXS>", "if", "(", "base_align", "required_align", ")", "<FIXE>" ]
[ "rtx", "final_move_label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "final_label", "=", "gen_label_rtx", "(", ")", ";", "rtx", "begin_compare_label", "=", "NULL", ";", "<BUGS>", "if", "(", "base_align", "<NUM_LIT>", ")", "<BUGE>", "{", "begin_compare_label", ...
LLVM
AArch64
CPP
code_generation
CPU
16,580
[ "void", "AArch64InstrInfo", "::", "suppressLdStPair", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "memoperands_empty", "(", ")", ")", "return", ";", "assert", "(", "MOSuppressPair", "<", "(", "<NUM_LIT>", "<<", "MachineMemOperand"...
[ "Hint", "that", "pairing", "the", "given", "load", "or", "store", "is", "unprofitable", "." ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
16,581
[ "(", "getNextID", "(", ")", ")", ";" ]
[ "if", "(", "f", "!=", "BBNumToRegMap", ".", "end", "(", ")", ")", "return", "f", "->", "second", ";", "Register", "NewReg", "=", "Register", "::", "index2VirtReg" ]
GCC
rs6000
CPP
program_repair
CPU
16,582
[ "<FIXS>", "<STR_LIT>", "vrsave", "<STR_LIT>", ",", "<STR_LIT>", "vscr", "<STR_LIT>", ",", "<STR_LIT>", "spe_acc", "<STR_LIT>", ",", "<STR_LIT>", "spefscr", "<STR_LIT>", "<FIXE>" ]
[ "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "<ST...
LLVM
TPC
TD
stmt_completion
Virtual ISA
16,583
[ "}", "=", "MaskInReg", ";" ]
[ "class", "LoadInst_SET_INDXI", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "MaskInReg", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "LoadInstGenericSrcB", "<", "opc", ",", "asmstr", ">", "{", "l...
LLVM
AMDGPU
CPP
next_suggestion
GPU
16,584
[ "return", "NewTerm", ";" ]
[ "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "case", "ISD", "::", "SETUEQ", ":", "Opcode", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
16,585
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vvv32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
LLVM
ARM64
TD
next_suggestion
CPU
16,586
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
16,587
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", ...
LLVM
ARM
CPP
stmt_completion
CPU
16,588
[ "SPOffset", "+", "Offset", ";" ]
[ "UsedFP", "=", "true", ";", "FPReg", "=", "NewFPReg", ";", "if", "(", "NewSPReg", "==", "ARM", "::", "SP", ")", "FPOffset", "=" ]
LLVM
Hexagon
TD
stmt_completion
DSP
16,589
[ "]", ";" ]
[ "def", "J4_cmpgtn1_fp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
ARM64
TD
next_suggestion
CPU
16,590
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";",...
LLVM
PowerPC
CPP
stmt_completion
CPU
16,591
[ ")", ")", ";" ]
[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "PPC", "::", "LDU", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "GP0Regs", "[", "Base", "]", ")", ")", ";", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", ...
LLVM
PTX
CPP
next_suggestion
GPU
16,592
[ "else", "Inst", ".", "print", "(", "OS", ",", "&", "MAI", ")", ";" ]
[ "Inst", ".", "dump_pretty", "(", "GetCommentOS", "(", ")", ",", "&", "MAI", ",", "InstPrinter", ".", "get", "(", ")", ",", "<STR_LIT>", "\\n ", "<STR_LIT>", ")", ";", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "if", "(",...
LLVM
ARM64
TD
stmt_completion
CPU
16,593
[ "<STR_LIT>", ">", ";" ]
[ "def", "LDRBBpre", ":", "LoadPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", "," ]
GCC
csky
MD
stmt_completion
CPU
16,594
[ ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM
SHUXI
CPP
stmt_completion
CPU
16,595
[ ")", "return", "false", ";" ]
[ "bool", "SHUXIInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
16,596
[ ";" ]
[ "def", "A5_ACS", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ",", "PredRegs", ":", "$", "Pe4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ...
LLVM
ARM64
TD
next_suggestion
CPU
16,597
[ "}" ]
[ "def", "imm0_63", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
16,598
[ "::", "BGEU", ":" ]
[ "return", "expandLoadStoreMultiple", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "Mips", "::", "JalOneReg", ":", "case", "Mips", "::", "JalTwoReg", ":", "return", "expandJalWithRegs", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ...
LLVM
AMDGPU
TD
stmt_completion
GPU
16,599
[ "<STR_LIT>", ">", ";" ]
[ "def", "S_ANDN1_WREXEC_B32", ":", "SOP1_32", "<" ]