Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
TD
stmt_completion
CPU
18,000
[ ",", "int_arm_neon_vrsubhn", ">", ";" ]
[ "def", ":", "NarrowHighHalfPat", "<", "RSUBHN2vvv_8h4s", ",", "v4i16", ",", "v4i32" ]
LLVM
Mips
CPP
next_suggestion
CPU
18,001
[ "for", "(", "const", "MachineOperand", "&", "Op", ":", "FPUMI", ".", "defs", "(", ")", ")", "{" ]
[ "if", "(", "MIInSlot", ".", "isInlineAsm", "(", ")", ")", "return", "false", ";", "if", "(", "HasFPUDelaySlot", "(", "MIInSlot", ")", ")", "return", "false", ";", "switch", "(", "MIInSlot", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", ...
GCC
arm
CPP
stmt_completion
CPU
18,002
[ "_", "_", "c", ")", "{" ]
[ "vset_lane_s8", "(", "int8_t", "_", "_", "a", ",", "int8x8_t", "_", "_", "b", ",", "const", "int" ]
GCC
xtensa
CPP
next_suggestion
MPU
18,003
[ "else", "if", "(", "GET_CODE", "(", "arg1", ")", "==", "REG", ")", "{" ]
[ "default", ":", "fatal_insn", "(", "<STR_LIT>", "invalid address", "<STR_LIT>", ",", "addr", ")", ";", "break", ";", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s, 0", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ")", "]", ...
GCC
nds32
CPP
stmt_completion
CPU
18,004
[ "DImode", ",", "regno", ")", ";" ]
[ "if", "(", "!", "(", "CONST_INT_P", "(", "size", ")", "&&", "real_size", "<=", "maximum_bytes", ")", ")", "return", "false", ";", "remain_bytes", "=", "real_size", ";", "gcc_assert", "(", "GET_MODE", "(", "value", ")", "==", "QImode", "||", "CONST_INT_P", ...
GCC
m68k
MD
next_suggestion
MPU
18,005
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
visium
CPP
code_generation
Virtual ISA
18,006
[ "static", "void", "visium_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "switch", "(", "letter", ")", "{", "case", "'", "#", "'", ":", "if", "(", "final_sequence", ")", "visium_indent_opcode", "=", "<NUM_LIT>...
[ "Implement", "TARGET_PRINT_OPERAND", ".", "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "OP", "subject", "to", "the", "modifier", "LETTER", "." ]
LLVM
ARM
CPP
program_repair
CPU
18,007
[ "<FIXS>", "parseVectorLane", "(", "VectorLaneTy", "&", "LaneKind", ",", "unsigned", "&", "Index", ")", "{", "Index", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "ARMAsmParser", "::", "OperandMatchResultTy", "ARMAsmParser", "::", "<BUGS>", "parseVectorLane", "(", "VectorLaneTy", "&", "LaneKind", ")", "{", "<BUGE>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{",...
GCC
ia64
CPP
next_suggestion
CPU
18,008
[ "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "unsigned", "int", "r", ";", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
18,009
[ "static", "std", "::", "string", "toString", "(", "const", "APFloat", "&", "FP", ")", "{", "if", "(", "FP", ".", "isNaN", "(", ")", "&&", "!", "FP", ".", "bitwiseIsEqual", "(", "APFloat", "::", "getQNaN", "(", "FP", ".", "getSemantics", "(", ")", "...
[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,010
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offsetBits", ";" ]
[ "class", "T_pstore_pi", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isHalf", ",", "bit", "isPredNot", ",", "bit", "isPredNew", ">", ":", "STInst", "<", "(", "ou...
LLVM
ARM
CPP
stmt_completion
CPU
18,011
[ ",", "NegOk", ")", ";" ]
[ "DOUT", "<<", "<STR_LIT>", "User of CPE#", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", " max delta=", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", " insn address=", "<STR_LIT>", "<<", "Us...
LLVM
AMDGPU
CPP
code_generation
GPU
18,012
[ "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrI...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
aarch64
MD
stmt_completion
CPU
18,013
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
MBlaze
CPP
code_generation
MPU
18,014
[ "SDValue", "MBlazeTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", "...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC
i386
MD
stmt_completion
CPU
18,015
[ ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "extract_suf_2", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>" ]
GCC
nds32
MD
stmt_completion
CPU
18,016
[ "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_JR_TOFF", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
18,017
[ "unsigned", "ByteSize", "=", "Op1VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";" ]
[ "unsigned", "Opcode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opcode", ";", "bool", "Strict", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isStrictFPOpcode", "(", ")", ";",...
GCC
sh
MD
stmt_completion
CPU
18,018
[ ")", "]" ]
[ "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "ne", ":", "SI", "(", "ior", ":", "SI", "(", "reg", ":", "SI", "T_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
GCC
arm
CPP
stmt_completion
CPU
18,019
[ ":", "arm_thumb_address_cost", "(", "x", ")", ";" ]
[ "static", "int", "arm_address_cost", "(", "rtx", "x", ")", "{", "return", "TARGET_ARM", "?", "arm_arm_address_cost", "(", "x", ")" ]
GCC
mips
CPP
next_suggestion
CPU
18,020
[ "return", "mips_expand_builtin_movtf", "(", "d", "->", "builtin_type", ",", "d", "->", "icode", ",", "d", "->", "cond", ",", "target", ",", "exp", ")", ";" ]
[ "d", "=", "&", "mips_builtins", "[", "fcode", "]", ";", "avail", "=", "d", "->", "avail", "(", ")", ";", "gcc_assert", "(", "avail", "!=", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_MIPS16", "&&", "!", "(", "avail", "&", "BUILTIN_AVAIL_MIPS16", ")", "...
LLVM
X86
TD
stmt_completion
CPU
18,021
[ "<NUM_LIT>", ">", ";" ]
[ "def", "ICXPort2", ":", "ProcResource", "<" ]
LLVM
AArch64
TD
next_suggestion
CPU
18,022
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM
Mips
CPP
code_generation
CPU
18,023
[ "MipsInstrInfo", "::", "BranchType", "MipsInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond"...
[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
GCC
sh
MD
program_repair
CPU
18,024
[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "\t", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", "<STR_LIT>", ...
[ "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand"...
LLVM
WebAssembly
TD
program_repair
Virtual ISA
18,025
[ "<FIXS>", "def", ":", "Pat", "(", "ty", "(", "kind", "(", "WebAssemblyWrapper", "tglobaladdr", ":", "$", "off", ")", ",", "ty", ":", "$", "val", ")", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "ty", "(", "kind", "(", "WebAssemblyWrapper", ...
[ "}", "multiclass", "BinRMWPatGlobalAddrOffOnly", "ValueType", "ty", ",", "PatFrag", "kind", ",", "string", "inst", ">", "{", "<BUGS>", "def", ":", "Pat", "(", "ty", "(", "kind", "(", "WebAssemblywrapper", "tglobaladdr", ":", "$", "off", ")", ",", "ty", ":"...
GCC
microblaze
MD
stmt_completion
MPU
18,026
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "call", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
MSP430
CPP
code_generation
MPU
18,027
[ "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "MSP430ISelAddressMode ", "<STR_LIT>", "<<", "this", "<<", "'", "\\n", "'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "<N...
[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]
LLVM
ARM64
TD
stmt_completion
CPU
18,028
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM
AArch64
TD
next_suggestion
CPU
18,029
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,030
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C4_and_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ","...
LLVM
ARM
CPP
stmt_completion
CPU
18,031
[ ")", ";" ]
[ "if", "(", "VT", "!=", "MVT", "::", "i32", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "CondReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", ...
LLVM
Mips
CPP
next_suggestion
CPU
18,032
[ "}" ]
[ "unsigned", "ValSizeInBits", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Opcode", "=", "VA", ".", "getLocInfo", "(", ")", "==", "C...
LLVM
Mips
CPP
code_generation
CPU
18,033
[ "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", ...
[ "Add", "a", "new", "MCExpr", "operand", "." ]
GCC
i386
CPP
stmt_completion
CPU
18,034
[ ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cmple_epi32_mask", "(", "_", "_", "m256i", "_", "_", ...
GCC
i386
CPP
next_suggestion
CPU
18,035
[ "target1", "=", "gen_reg_rtx", "(", "V64QImode", ")", ";" ]
[ "else", "{", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "(", "i", "&", "<NUM_LIT>", ")", "+", "(", "d", "->", "perm", "[", "i", "]", "&", "<NUM_LIT>", ")", ")", ";", "rperm", "[", "i", "+", "<NUM_LIT>", "]", "=", "constm1_rtx", ";", "}", "}...
LLVM
CellSPU
CPP
stmt_completion
MPU
18,036
[ "{" ]
[ "bool", "SPUPassConfig", "::", "addInstSelector", "(", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
18,037
[ "dump_map", "(", ")", ";" ]
[ "bool", "HexagonGenInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Timing", "=", "OptTiming", ",", "TimingDetai...
GCC
tilegx
CPP
code_generation
VLIW
18,038
[ "static", "void", "tilegx_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "byte_size", "=", "arg", ".", "...
[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
18,039
[ ",", "MVT", ":", ":", "i64", ")", ";" ]
[ "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", "...
LLVM
AArch64
CPP
next_suggestion
CPU
18,040
[ "if", "(", "BadNum", "||", "CRNum", ">", "<NUM_LIT>", ")", "{" ]
[ "AArch64AsmParser", "::", "OperandMatchResultTy", "AArch64AsmParser", "::", "tryParseSysCROperand", "(", "OperandVector", "&", "Operands", ")", "{", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", ...
GCC
arm
MD
stmt_completion
CPU
18,041
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
18,042
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "vqdmull_high_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_sqdmull2v4si", "(", "_", "_" ]
LLVM
AArch64
CPP
next_suggestion
CPU
18,043
[ "return", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ";" ]
[ "bool", "AArch64DAGToDAGISel", "::", "SelectAnyPredicate", "(", "SDValue", "N", ")", "{", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
18,044
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "GPR", "(", "match_operator", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "CCEITHER", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>...
GCC
aarch64
CPP
stmt_completion
CPU
18,045
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "vshlq_s64", "(", "int64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_aarch64_sshlv2di", "(", "_", "_" ]
LLVM
ARM64
TD
stmt_completion
CPU
18,046
[ ")", ")", "]", ">", ";" ]
[ "def", "LDRSHXro", ":", "Load16RO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR64", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rt", ",", "(", "sextloadi16", "ro_indexed16", ":", "$", "addr" ]
LLVM
Mips
CPP
next_suggestion
CPU
18,047
[ "}" ]
[ "return", "parseSetMacroDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", "nomacro", "<STR_LIT>", ")", "{", "return", "parseSetNoMacroDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "g...
LLVM
ARM
CPP
stmt_completion
CPU
18,048
[ "(", ")", ")", ";" ]
[ "O", "<<", "markup", "(", "<STR_LIT>", "<mem:", "<STR_LIT>", ")", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO1", ".", "getReg" ]
LLVM
ARM
TD
stmt_completion
CPU
18,049
[ "]", ">", "{" ]
[ "def", "am2offset_reg", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ",", "[", "SDNPWantRoot" ]
LLVM
X86
CPP
program_repair
CPU
18,050
[ "<FIXS>", "case", "X86", "::", "ADD32ri8", ":", "case", "X86", "::", "ADD32ri_DB", ":", "case", "X86", "::", "ADD32ri8_DB", ":", "{", "<FIXE>" ]
[ "case", "X86", "::", "ADD16rr_DB", ":", "return", "convertToThreeAddressWithLEA", "(", "MIOpc", ",", "MI", ",", "LV", ",", "LIS", ",", "Is8BitOp", ")", ";", "case", "X86", "::", "ADD64ri32", ":", "case", "X86", "::", "ADD64ri32_DB", ":", "assert", "(", "...
GCC
or1k
CPP
code_generation
CPU
18,051
[ "static", "void", "or", "<NUM_LIT>", "k_finish_atomic_subword", "(", "machine_mode", "mode", ",", "rtx", "o", ",", "rtx", "n", ",", "rtx", "shift", ")", "{", "n", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "n", ",", "shift", ",", "NULL_R...
[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "complete", "the", "operation", "by", "shifting", "result", "to", "the", "lsb", "of", "the", "SImode", "temporary", "and", "then", "extracting", "the",...
LLVM
ARM
TD
next_suggestion
CPU
18,052
[ "}", "]", ",", "hi16", ">", ";" ]
[ "return", "(", "int32_t", ")", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "(", "int32_t", ")", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "sext_16_node", ":", "PatLeaf", "<", "(", "i32", "GPR", ":", "$", "a", ")", ",", "[", "{", "ret...
LLVM
Hexagon
TD
stmt_completion
DSP
18,053
[ ";" ]
[ "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "bit23", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "src3", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ";", "let", "bi...
GCC
i386
MD
stmt_completion
CPU
18,054
[ "V2DF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,055
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgti_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,056
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
X86
CPP
program_repair
CPU
18,057
[ "<FIXS>", "EmitLEA", "(", "*", "Op", ",", "<NUM_LIT>", ",", "X86", "::", "RSP", ",", "Out", ")", ";", "<FIXE>" ]
[ "std", "::", "unique_ptr", "X86Operand", ">", "Op", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "X86", "::", "RSP", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", ...
LLVM
AArch64
CPP
stmt_completion
CPU
18,058
[ "*", "Decoder", ")", "{" ]
[ "static", "DecodeStatus", "DecodeMRSSystemRegister", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Address", ",", "const", "void" ]
GCC
sh
MD
stmt_completion
CPU
18,059
[ "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "," ]
[ "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "FLOAT", "&", "&", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "SFmode", ")", "return", "fpul_fsca_operand", "(", "XEXP", "(", "XEXP",...
LLVM
ARM
TD
stmt_completion
CPU
18,060
[ "<STR_LIT>", ";" ]
[ "let", "ParserMethod", "=" ]
LLVM
ARM64
CPP
next_suggestion
CPU
18,061
[ "if", "(", "ST", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";" ]
[ "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "ST", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,062
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
X86
CPP
next_suggestion
CPU
18,063
[ "}" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "MVT", ...
GCC
spu
MD
next_suggestion
MPU
18,064
[ "}", ")" ]
[ "rtx", "exp2", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "CONST_INT", "&", "&", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
18,065
[ ")", "return", "<STR_LIT>", "NonPrivatePointerKHR", "<STR_LIT>", ";" ]
[ "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "MakePointerAvailableKHR", ")", ")", "return", "<STR_LIT>", "MakePointerAvailableKHR", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "Memo...
LLVM
Hexagon
TD
next_suggestion
DSP
18,066
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_paddf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
18,067
[ "int", "TO_UINT16", "=", "<NUM_LIT>", ";" ]
[ "int", "RM_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RU", "=", "<NUM_LIT>", ";", "int", "RM_RD", "=", "<NUM_LIT>", ";", "int", "RM_SR", "=", "<NUM_LIT>", ";", "int", "RM_RHAZ", "=", "<NUM_LIT>", ";", "int", "TO_FP32"...
LLVM
Hexagon
TD
next_suggestion
DSP
18,068
[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
LLVM
AArch64
CPP
code_generation
CPU
18,069
[ "StackOffset", "AArch64FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI",...
[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]
GCC
gcn
MD
next_suggestion
GPU
18,070
[ "UNSPEC_SCATTER", "]", ")" ]
[ "UNSPEC_MEMORY_BARRIER", "UNSPEC_SMIN_DPP_SHR", "UNSPEC_SMAX_DPP_SHR", "UNSPEC_UMIN_DPP_SHR", "UNSPEC_UMAX_DPP_SHR", "UNSPEC_PLUS_DPP_SHR", "UNSPEC_PLUS_CARRY_DPP_SHR", "UNSPEC_PLUS_CARRY_IN_DPP_SHR", "UNSPEC_AND_DPP_SHR", "UNSPEC_IOR_DPP_SHR", "UNSPEC_XOR_DPP_SHR", "UNSPEC_MOV_DPP_SHR", "UN...
LLVM
Mips
CPP
next_suggestion
CPU
18,071
[ "Inst", ".", "setOpcode", "(", "NewOpcode", ")", ";" ]
[ "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpcode", "=", "Opcode", "==", "Mips", "::", "SWM_MM", "?", "Mips", "::", "SWM32_MM", ":", "Mips", "::", "LWM32_MM", ";", "assert", "(", "Inst", ".", "getOperand", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,072
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcod...
LLVM
MSP430
CPP
next_suggestion
MPU
18,073
[ "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "ad...
[ "if", "(", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", ...
LLVM
Mips
CPP
next_suggestion
CPU
18,074
[ "Imm", "=", "<NUM_LIT>", ";" ]
[ "bool", "MipsFastISel", "::", "emitIntZExt", "(", "MVT", "SrcVT", ",", "unsigned", "SrcReg", ",", "MVT", "DestVT", ",", "unsigned", "DestReg", ")", "{", "int64_t", "Imm", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "...
GCC
rs6000
CPP
code_generation
CPU
18,075
[ "static", "enum", "rs6000_reg_type", "register_to_reg_type", "(", "rtx", "reg", ",", "bool", "*", "is_altivec", ")", "{", "HOST_WIDE_INT", "regno", ";", "enum", "reg_class", "rclass", ";", "if", "(", "SUBREG_P", "(", "reg", ")", ")", "reg", "=", "SUBREG_REG"...
[ "Classify", "a", "register", "type", ".", "Because", "the", "FMRGOW/FMRGEW", "instructions", "only", "work", "on", "traditional", "floating", "point", "registers", ",", "and", "the", "VMRGOW/VMRGEW", "instructions", "only", "work", "on", "the", "traditional", "alt...
GCC
sh
CPP
program_repair
CPU
18,076
[ "<FIXS>", "||", "(", "dstclass", "==", "MAC_REGS", "&&", "REGCLASS_HAS_FP_REG", "(", "srcclass", ")", ")", ")", "<FIXE>", "<FIXS>", "return", "(", "(", "TARGET_SHMEDIA", "?", "<NUM_LIT>", ":", "TARGET_FMOVD", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "("...
[ "return", "<NUM_LIT>", ";", "if", "(", "(", "REGCLASS_HAS_FP_REG", "(", "dstclass", ")", "&&", "srcclass", "==", "MAC_REGS", ")", "<BUGS>", "||", "(", "dstclass", "==", "MAC_REGS", "&&", "REGCLASS_HAS_FP_REG", "(", "srcclass", ")", ")", ")", "<BUGE>", "retur...
GCC
arm
CPP
next_suggestion
CPU
18,077
[ "}" ]
[ "static", "int", "arm_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "int", "issue_rate", "=", "arm_issue_rate", "(", ")", ";", "return", "issue_rate", ">", "<NUM_LIT>", "&&", "!", "sched_fusion", "?", "issue_rate", ":", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
18,078
[ "}" ]
[ "{", "MO_GOT", ",", "<STR_LIT>", "arm-got", "<STR_LIT>", "}", ",", "{", "MO_SBREL", ",", "<STR_LIT>", "arm-sbrel", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "arm-dllimport", "<STR_LIT>", "}", ",", "{", "MO_SECREL", ",", "<STR_LIT>", "arm-se...
GCC
aarch64
CPP
next_suggestion
CPU
18,079
[ "}" ]
[ "for", "(", ";", "i", "!=", "end", ";", "i", "++", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ", %d", "<STR_LIT>", ",", "(", "*", "i", ")", "->", "uid", "(", ")", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
18,080
[ "true", ";" ]
[ "for", "(", "IterTy", "I", "=", "Begin", ";", "I", "!=", "End", ";", ")", "{", "IterTy", "CurrI", "=", "I", ";", "++", "I", ";", "if", "(", "CurrI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "terminateSearch", "(", "*", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
18,081
[ "(", "AI", ".", "ValTy", ")", ";" ]
[ "auto", "AlignVectors", "::", "isHvx", "(", "const", "AddrInfo", "&", "AI", ")", "const", "->", "bool", "{", "return", "HVC", ".", "HST", ".", "isTypeForHVX" ]
LLVM
ARM
CPP
stmt_completion
CPU
18,082
[ "else", "{" ]
[ "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opcode", ",", "<NUM_LIT>", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "if", "(", "NumMIs", ">", "<NUM_LIT>", ")", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "DestReg",...
GCC
rs6000
CPP
code_generation
CPU
18,083
[ "void", "rs6000_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_...
[ "Initialize", "vector", "TARGET", "to", "VALS", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
18,084
[ "<STR_LIT>", ";" ]
[ "def", "MSRSystemRegisterOperand", ":", "AsmOperandClass", "{", "let", "Name", "=" ]
LLVM
X86
TD
program_repair
CPU
18,085
[ "<FIXS>", "def", "INC16r_alt", ":", "INCDECR_ALT", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Xi16", ">", ",", "OpSize16", ";", "def", "INC32r_alt", ":", "INCDECR_ALT", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Xi32", ">", ",", "OpSize32", ";", "<FIXE>", "<FIXS>", "def...
[ "}", "let", "Constraints", "=", "<STR_LIT>", "in", "{", "<BUGS>", "def", "INC16r_alt", ":", "INCDECR_ALT", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Xi16", ">", ";", "def", "INC32r_alt", ":", "INCDECR_ALT", "<NUM_LIT>", ",", "<STR_LIT>", ",", "Xi32", ">", ";", ...
GCC
aarch64
MD
stmt_completion
CPU
18,086
[ ")", "]" ]
[ "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VALLDIF", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>"...
GCC
s390
MD
next_suggestion
MPU
18,087
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<...
GCC
aarch64
MD
program_repair
CPU
18,088
[ "<FIXS>", "emit_insn", "(", "gen_aarch64_", "sur", ">", "adalpv8hi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reduc", ")", ")", "<FIXE>" ]
[ "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_aarch64_", "sur", ">", "abalv16qi_4", "(", "reduc", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reduc", ")", ")", "<BUGS>", "emit_insn", "(", "g...
LLVM
TL45
CPP
stmt_completion
MPU
18,089
[ "needsStackRealignment", "(", "MF", ")", ";" ]
[ "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||"...
GCC
alpha
MD
stmt_completion
MPU
18,090
[ ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC
aarch64
MD
stmt_completion
CPU
18,091
[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
GCC
i386
CPP
stmt_completion
CPU
18,092
[ "C", ",", "(", "_", "_", "v4sf", ")", "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_rangess128_mask_round", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "_", "_" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,093
[ "}" ]
[ "case", "OPW32", ":", "case", "OPW16", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";" ]
LLVM
X86
TD
stmt_completion
CPU
18,094
[ ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "and", "GR32", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "(", "MOVZX32rr8", "(", "EXTRACT_SUBREG", "GR32", ":", "$", "src1", ",", "sub_8bit" ]
GCC
i386
MD
program_repair
CPU
18,095
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "vec_merge", ":", "VI4F_128", "(", "vec_duplicate", ":", "VI4F_128", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VI4F_128", "<NUM_LIT>", "<ST...
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SSEMODE4S", "<NUM_LIT>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "(", "vec_merge", ":", "SSEMODE4S", "(", "vec_duplicate", ":", "SSEMODE4S", "<BUGE>", "(", "match_...
LLVM
AArch64
CPP
next_suggestion
CPU
18,096
[ "case", "MVT", "::", "nxv8i8", ":" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "No known SVE container for this MVT type", "<STR_LIT>", ")", ";", "case", "MVT", "::", "nxv2i8", ":", "case", "MVT", "::", "nxv2i16", ":", "case", "MVT", "::", "nxv2i32", ":", "case", "MVT", "::", "nxv2i64",...
GCC
m32c
CPP
next_suggestion
MPU
18,097
[ "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{" ]
[ "case", "CONST_INT", ":", "i", "=", "INTVAL", "(", "addr", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "<NUM_LIT>", "<", "i", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "COSTS_...
GCC
i386
MD
stmt_completion
CPU
18,098
[ "]", "," ]
[ "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "ix86_expand_vector_init", "(", "TARGET_MMX_WITH_SSE", ",", "operands", "[", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,099
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ...