Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
18,200
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
18,201
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "val", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "val", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<...
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,202
[ "LabelStr", "<<", "or", "e", "::", "NV", "(", "RemarkName", ",", "Argument", ")", ";" ]
[ "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "if", "(", "!", "Ctx", ".", "getDiagHandlerPtr", "(", ")", "->", "isAnalysisRemarkEnabled", "(", "Name", ")", ")", "return", ";", "auto", "EmitResourceU...
GCC
i386
CPP
stmt_completion
CPU
18,203
[ ",", "int", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_slli_epi16", "(", "_", "_", "m128i", "_", "_", "W",...
GCC
i386
CPP
stmt_completion
CPU
18,204
[ ")", "{" ]
[ "switch", "(", "code", ")", "{", "case", "EQ", ":", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "NULL", ";", "break", ";", "case", "GT", ":", "case", "GTU", ":", "if", "(", "!", "TARGET_SSE4_2", ")", "return", "NULL", ";", "break", ";", "defaul...
GCC
i386
MD
next_suggestion
CPU
18,205
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "SWI12", "(", "xor", ":", "SWI12", "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
GCC
sh
MD
stmt_completion
CPU
18,206
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
TD
next_suggestion
CPU
18,207
[ "}" ]
[ "let", "Latency", "=", "!", "add", "(", "Lat", ",", "LoadLat", ")", ";", "let", "ResourceCycles", "=", "!", "listconcat", "(", "[", "<NUM_LIT>", "]", ",", "Res", ")", ";", "let", "NumMicroOps", "=", "!", "add", "(", "UOps", ",", "<NUM_LIT>", ")", "...
LLVM
XCore
CPP
code_generation
MPU
18,208
[ "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ";", "i...
[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]
GCC
mt
CPP
stmt_completion
CPU
18,209
[ ",", "SItype", "b", ")", "{" ]
[ "SItype", "_", "_", "umodsi3", "(", "SItype", "a" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
18,210
[ ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "...
LLVM
AArch64
TD
program_repair
CPU
18,211
[ "<FIXS>", "FMULXsss", ",", "FMULXddd", ">", ";", "def", ":", "Pat", "(", "v1f64", "(", "int_aarch64_neon_vmulx", "(", "v1f64", "FPR64", ":", "$", "Rn", ")", ",", "(", "v1f64", "FPR64", ":", "$", "Rm", ")", ")", ")", ",", "(", "FMULXddd", "FPR64", "...
[ "}", "defm", ":", "Neon_Scalar3Same_MULX_SD_size_patterns", "int_aarch64_neon_vmulx", ",", "<BUGS>", "FMULXsss", ",", "FMULXddd", ">", ";", "<BUGE>", "def", "SSHLddd", ":", "NeonI_Scalar3Same_D_size", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,212
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", ...
LLVM
Mips
TD
stmt_completion
CPU
18,213
[ ",", "int_mips_fsule_w", ",", "MSA128WOpnd", ">", ";" ]
[ "class", "FSULE_W_DESC", ":", "MSA_3RF_DESC_BASE", "<", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,214
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
GCC
cr16
MD
stmt_completion
MPU
18,215
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "QI", "(", "match_operand", ":", "QI", ...
GCC
i386
CPP
stmt_completion
CPU
18,216
[ "_", "m2", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_punpckhdq", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si", ")", "_" ]
LLVM
ARM
CPP
code_generation
CPU
18,217
[ "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "...
[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]
LLVM
Patmos
CPP
program_repair
VLIW
18,218
[ "<FIXS>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Insert Register Definition Pred(", "<STR_LIT>", "<<", "predReg", "<<", "<STR_LIT>", ") Guard(", "<STR_LIT>", "<<", "guard", "<<", "<STR_LIT>", ") using ", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", ...
[ "insertDefToRegLoc", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "predReg", ",", "unsigned", "guard", ",", "const", "SmallVectorImpl", "MachineOperand", ">", "&", "Cond", ",", "bool", "usePmov", ")", "{", "<BUGS>", "DEBUG", "(", "dbgs", "(", ")", ...
GCC
i386
CPP
stmt_completion
CPU
18,219
[ "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_load_ps", "(" ]
LLVM
CellSPU
TD
stmt_completion
MPU
18,220
[ "R32C", ">", ";" ]
[ "def", "r32", ":", "ORCRegInst", "<" ]
GCC
arm
CPP
stmt_completion
CPU
18,221
[ "*", ")", "_", "_", "a", ")", ";" ]
[ "vld2_s64", "(", "const", "int64_t", "*", "_", "_", "a", ")", "{", "union", "{", "int64x1x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ti", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_"...
GCC
alpha
CPP
program_repair
MPU
18,222
[ "<FIXS>", "bool", "uses_condition_handler", ";", "splay_tree", "GTY", "(", "(", "param1_is", "(", "char", "*", ")", ",", "param2_is", "(", "struct", "alpha_links", "*", ")", ")", ")", "links", ";", "<FIXE>" ]
[ "rtx", "gp_save_rtx", ";", "<BUGS>", "bool", "uses_condition_handler", ";", "<BUGE>", "}", ";" ]
LLVM
Sparc
CPP
next_suggestion
CPU
18,223
[ "}" ]
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
18,224
[ "}" ]
[ "if", "(", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialOrig", ")", ".", "getReg", "(", ")", "!=", "PPC", "::", "ZERO", "&&", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialOrig", ")", ".", "getReg", "(", ")", "!=", "PPC", "::", ...
GCC
alpha
CPP
code_generation
MPU
18,225
[ "static", "rtx_insn", "*", "alphaev5_next_group", "(", "rtx_insn", "*", "insn", ",", "int", "*", "pin_use", ",", "int", "*", "plen", ")", "{", "int", "len", ",", "in_use", ";", "len", "=", "in_use", "=", "<NUM_LIT>", ";", "if", "(", "!", "INSN_P", "(...
[ "IN_USE", "is", "a", "mask", "of", "the", "slots", "currently", "filled", "within", "the", "insn", "group", ".", "The", "mask", "bits", "come", "from", "alphaev5_pipe", "above", ".", "If", "EV5_E01", "is", "set", ",", "then", "the", "insn", "in", "EV5_E0...
LLVM
AArch64
CPP
code_generation
CPU
18,226
[ "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "||", "Subtarget", "->", "outlineAtomics", "(", "...
[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]
LLVM
ARM
TD
next_suggestion
CPU
18,227
[ "}" ]
[ "def", "MOVPCLR", ":", "AI", "<", "(", "outs", ")", ",", "(", "ins", ")", ",", "BrMiscFrm", ",", "IIC_Br", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "ARMretflag", ")", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "NoV4T", "]", ">",...
LLVM
MBlaze
CPP
program_repair
MPU
18,228
[ "<FIXS>", "void", "ApplyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "<FIXE>" ]
[ "}", "<BUGS>", "void", "ApplyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MCDataFragment", "&", "DF", ",", "<BUGE>", "uint64_t", "Value", ")", "const", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{"...
GCC
arm
CPP
stmt_completion
CPU
18,229
[ "<NUM_LIT>", "<STR_LIT>", ")", ")", "arm_fpu_arch", "=", "FP_SOFT3", ";" ]
[ "if", "(", "best_fit", "==", "NULL", ")", "abort", "(", ")", ";", "else", "sel", "=", "best_fit", ";", "}", "insn_flags", "=", "sel", "->", "flags", ";", "}", "}", "if", "(", "tune_flags", "==", "<NUM_LIT>", ")", "tune_flags", "=", "insn_flags", ";",...
LLVM
AVR
CPP
next_suggestion
MPU
18,230
[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]
[ "if", "(", "Value", "==", "<NUM_LIT>", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "au...
GCC
arm
CPP
next_suggestion
CPU
18,231
[ "break", ";" ]
[ "arm_initialize_isa", "(", "isa_quirkbits", ",", "quirk_bitlist", ")", ";", "isa_all_fpubits", "=", "sbitmap_alloc", "(", "isa_num_bits", ")", ";", "arm_initialize_isa", "(", "isa_all_fpubits", ",", "fpu_bitlist", ")", ";", "arm_active_target", ".", "isa", "=", "sbi...
GCC
arm
CPP
stmt_completion
CPU
18,232
[ "a", ",", "(", "int16x4_t", ")", "_", "_", "b", ")", ";" ]
[ "vqadd_u16", "(", "uint16x4_t", "_", "_", "a", ",", "uint16x4_t", "_", "_", "b", ")", "{", "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vqadduv4hi", "(", "(", "int16x4_t", ")", "_", "_" ]
LLVM
AArch64
TD
next_suggestion
CPU
18,233
[ "let", "DecoderNamespace", "=", "<STR_LIT>", ";" ]
[ "class", "MRSI", ":", "RtSystemI", "<", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", "mrs_sysreg_op", ":", "$", "systemreg", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "systemreg",...
LLVM
Mips
CPP
stmt_completion
CPU
18,234
[ "<STR_LIT>", ")", ";" ]
[ "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{...
GCC
arm
MD
next_suggestion
CPU
18,235
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
18,236
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...
LLVM
X86
CPP
next_suggestion
CPU
18,237
[ "}" ]
[ "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", "Can only scalarize vectors", "<STR_LIT>", ")", ";", ...
LLVM
AArch64
CPP
next_suggestion
CPU
18,238
[ "}" ]
[ "}", "<STR_LIT>", "::", "<STR_LIT>", "PgPattern", ";", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "PgPattern", "=", "VL16", ";", "break", ";", "case"...
LLVM
PowerPC
CPP
next_suggestion
CPU
18,239
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";" ]
[ "CalleeAmt", "*=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", ...
LLVM
IA64
CPP
next_suggestion
CPU
18,240
[ "O", "<<", "<STR_LIT>", "\\n.ident \\\"LLVM-ia64\\\"\\n\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr lsb\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.radix C\\n", "<STR_LIT>", "<<", "<STR_LIT>", "\\t.psr abi64\\n", "<STR_LIT>", ";" ]
[ "bool", "IA64AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
18,241
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
Z80
CPP
next_suggestion
MPU
18,242
[ "return", "Count", ";" ]
[ "assert", "(", "TBB", "&&", "<STR_LIT>", "InsertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", ...
GCC
m68k
MD
stmt_completion
MPU
18,243
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
18,244
[ "PointerSize", ";" ]
[ "unsigned", "getPointerSize", "(", ")", "const", "{", "return" ]
LLVM
PowerPC
TD
stmt_completion
CPU
18,245
[ "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";" ]
[ "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,246
[ "}" ]
[ "def", "A2_tfrrcr", ":", "HInst", "<", "(", "outs", "CtrRegs", ":", "$", "Cd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_434c8e1e", ",", "TypeCR", ">", ",", "Enc_bd811a", "{", "let", "Inst", "{", "<NUM_LIT>"...
GCC
i386
CPP
stmt_completion
CPU
18,247
[ "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtusepi16_epi8", "(", "_", "_", "m128i", "_", "_", ...
GCC
arm
CPP
next_suggestion
CPU
18,248
[ "}" ]
[ "union", "{", "int16x4x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3v4hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "...
LLVM
X86
CPP
next_suggestion
CPU
18,249
[ "case", "X86", "::", "VCVTSS2SDrr", ":" ]
[ "static", "bool", "hasPartialRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "X86", "::", "CVTSD2SSrr", ":", "case", "X86", "::", "Int_CVTSD2SSrr", ":", "case", "X86", "::", "CVTSS2SDrr", ":", "case", "X86", "::"...
LLVM
AArch64
TD
next_suggestion
CPU
18,250
[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
18,251
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "FCULT_W_ENC", ":", "MSA_3RF_FMT", "<", "<NUM_LIT>", "," ]
GCC
aarch64
CPP
stmt_completion
CPU
18,252
[ "!=", "<NUM_LIT>", ")", ";" ]
[ "vtstq_p16", "(", "poly16x8_t", "a", ",", "poly16x8_t", "b", ")", "{", "return", "(", "uint16x8_t", ")", "(", "(", "(", "(", "uint16x8_t", ")", "a", ")", "&", "(", "(", "uint16x8_t", ")", "b", ")", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
18,253
[ ";" ]
[ "for", "(", "unsigned", "reg", "=", "X86", "::", "YMM0", ";", "reg", "<=", "X86", "::", "YMM15", ";", "++", "reg", ")", "{", "if", "(", "!", "MO", ".", "clobbersPhysReg", "(", "reg", ")", ")", "return", "false", ";", "}", "return", "true" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
18,254
[ "Group", ".", "push_back", "(", "MI", ")", ";" ]
[ "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "*", "I", ";", "if", "(", "!", "MI", ")", "continue", ";", "if", "(", "handledStoreType", "(", "MI", ")", ")", "{", "if", ...
GCC
sparc
CPP
next_suggestion
CPU
18,255
[ "}" ]
[ "rtx", "high_part", "=", "gen_highpart", "(", "mode", ",", "src", ")", ";", "rtx", "low_part", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "emit_move_insn_1", "(", "word0", ",", "high_part", ")", ";", "emit_move_insn_1", "(", "word1", ",", "lo...
GCC
arm
MD
stmt_completion
CPU
18,256
[ ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V8HF", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
18,257
[ "(", "b", ")", ":", ")", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "xtn2 %0.4s,%1.2d", "<STR_LIT>", ":", "<STR_LIT>", "+w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
18,258
[ ",", "f16", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "fabs", "(", "fsub", "f16", ":", "$", "Rn", ",", "f16", ":", "$", "Rm", ")", ")", ",", "(", "FABD16", "f16", ":", "$", "Rn" ]
LLVM
AArch64
TD
stmt_completion
CPU
18,259
[ "asm", ",", "[", "]", ">", ";" ]
[ "def", "v1i16", ":", "BaseSIMDTwoScalarTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "FPR16", ",", "FPR16", "," ]
GCC
frv
CPP
program_repair
VLIW
18,260
[ "<FIXS>", "multiple_test_bb", "=", "EDGE_PRED", "(", "multiple_test_bb", ",", "<NUM_LIT>", ")", "->", "src", ";", "<FIXE>" ]
[ "while", "(", "multiple_test_bb", "!=", "test_bb", ")", "{", "bb", "[", "num_bb", "++", "]", "=", "multiple_test_bb", ";", "<BUGS>", "multiple_test_bb", "=", "multiple_test_bb", "->", "pred", "->", "src", ";", "<BUGE>", "}", "}" ]
LLVM
MOS
CPP
stmt_completion
MPU
18,261
[ ")", ")", "Reserved", "->", "set", "(", "R", ")", ";" ]
[ "for", "(", "Register", "R", ":", "subregs_inclusive", "(", "Reg" ]
GCC
pa
CPP
stmt_completion
CPU
18,262
[ "t", ";" ]
[ "valist_type", "=", "TREE_TYPE", "(", "valist", ")", ";", "u", "=", "fold_convert", "(", "sizetype", ",", "size_in_bytes", "(", "type", ")", ")", ";", "u", "=", "fold_build1", "(", "NEGATE_EXPR", ",", "sizetype", ",", "u", ")", ";", "t", "=", "fold_bui...
GCC
csky
CPP
code_generation
CPU
18,263
[ "static", "bool", "csky_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "addr", ",", "bool", "strict_p", ",", "code_helper", "=", "ERROR_MARK", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "addr", ")", ";", "if", "(", "reload_c...
[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", ".", "Recognizes", "RTL", "expressions", "that", "are", "valid", "memory", "addresses", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that...
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,264
[ "(", ")", ";" ]
[ "return", "mangleNameItanium" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,265
[ "}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Must be immediate or expr", "<STR_LIT>", ")", ";" ]
[ "unsigned", "NumPadding", "=", "(", "-", "NumExtraAddrs", ")", "&", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumExtraAddrs", ";", "++", "i", ")", "OS", ".", "write", "(", "(", "uint8_t", ")", "getMachineOpValue", ...
LLVM
AArch64
TD
next_suggestion
CPU
18,266
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "...
LLVM
ARM
CPP
next_suggestion
CPU
18,267
[ "SDValue", "Shuffled", "=", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "dl", ",", "PredAsVector", ",", "DAG", ".", "getUNDEF", "(", "NewVT", ")", ",", "ShuffleMask", ")", ";" ]
[ "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "No support for vector shuffle of boolean predicates", "<STR_LIT>", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ...
LLVM
MSP430
CPP
next_suggestion
MPU
18,268
[ "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{" ]
[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MSP430MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "MSP430MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", ...
LLVM
ARM
CPP
next_suggestion
CPU
18,269
[ ")", ";" ]
[ "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DE...
LLVM
AMDGPU
CPP
program_repair
GPU
18,270
[ "<FIXS>", "return", "MaxNumVGPRs", ";", "<FIXE>" ]
[ "MaxNumVGPRs", "=", "Requested", ";", "}", "<BUGS>", "return", "MaxNumVGPRs", "-", "getReservedNumVGPRs", "(", "MF", ")", ";", "<BUGE>", "}", "namespace", "{" ]
GCC
arm
CPP
stmt_completion
CPU
18,271
[ "=", "{", "_", "_", "b", "}", ";" ]
[ "union", "{", "poly8x16x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "bu" ]
LLVM
ARM64
TD
stmt_completion
CPU
18,272
[ ">", ",", "mnemonic", ",", "OpNode", ">", "{" ]
[ "def", "Xrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "arith_extended_reg32to64", "<", "i64" ]
LLVM
AArch64
TD
next_suggestion
CPU
18,273
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>...
GCC
i386
CPP
stmt_completion
CPU
18,274
[ ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtepi8_epi32", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]
[ "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__" ]
LLVM
AArch64
TD
stmt_completion
CPU
18,275
[ "<STR_LIT>", ";" ]
[ "let", "SuperClasses", "=", "[", "ExtendOperand", "]", ";", "let", "Name", "=" ]
LLVM
ARM
CPP
next_suggestion
CPU
18,276
[ "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting to sub: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", ...
LLVM
AArch64
TD
stmt_completion
CPU
18,277
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM
GBZ80
CPP
code_generation
MPU
18,278
[ "unsigned", "GBZ80InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", ...
[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
GCC
aarch64
MD
stmt_completion
CPU
18,279
[ "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
18,280
[ "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LI...
LLVM
AArch64
TD
next_suggestion
CPU
18,281
[ "}", "]", ">", ";" ]
[ "def", "UImmS2XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", "...
LLVM
PowerPC
CPP
stmt_completion
CPU
18,282
[ "return", "false", ";" ]
[ "if", "(", "!", "RegInfo", "||", "!", "FI", ")", "return", "false", ";", "if", "(", "!", "Subtarget", ".", "isELFv2ABI", "(", ")", "||", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "false", ";", "MachineFrameInfo", "&", "MFI", "=", "...
GCC
avr
MD
stmt_completion
MPU
18,283
[ "HImode", ",", "SImode", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "unsigned", "int", "low_off", "=", "subreg_lowpart_offset", "(", "HImode", ",", "SImode", ")", "unsigned", "int", "high_off", "=", "subreg_highpart_offset", "(" ...
LLVM
CellSPU
TD
stmt_completion
MPU
18,284
[ "R16C", ">", ";" ]
[ "def", "r16", ":", "NORRegInst", "<" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,285
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC
c6x
MD
next_suggestion
VLIW
18,286
[ "tmp", "=", "hi0" ]
[ "lo0", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "hi0", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "lo1", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]...
LLVM
X86
TD
program_repair
CPU
18,287
[ "<FIXS>", "defm", "VGETEXP", ":", "avx512_eri", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86fgetexpRnd", ",", "SchedWriteFRnd", ">", ",", "<FIXE>", "<FIXS>", "SchedWriteFRnd", ">", ",", "EVEX", ";", "<FIXE>" ]
[ "defm", "VRCP28", ":", "avx512_eri", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86rcp28", ",", "SchedWriteFRcp", ">", ",", "EVEX", ";", "defm", "VEXP2", ":", "avx512_eri", "<NUM_LIT>", ",", "<STR_LIT>", ",", "X86exp2", ",", "SchedWriteFAdd", ">", ",", "EVEX", ";"...
GCC
tilepro
MD
next_suggestion
VLIW
18,288
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ...
GCC
aarch64
CPP
stmt_completion
CPU
18,289
[ "_", "a", ")", "{" ]
[ "vreinterpretq_u32_p128", "(", "poly128_t", "_" ]
GCC
m68k
CPP
code_generation
MPU
18,290
[ "static", "void", "m68k_sched_dfa_pre_advance_cycle", "(", "void", ")", "{", "if", "(", "!", "sched_ib", ".", "enabled_p", ")", "return", ";", "if", "(", "!", "cpu_unit_reservation_p", "(", "curr_state", ",", "sched_mem_unit_code", ")", ")", "{", "sched_ib", "...
[ "Implementation", "of", "targetm.sched.dfa_pre_advance_cycle", "(", ")", "hook", ".", "It", "is", "invoked", "just", "before", "current", "cycle", "finishes", "and", "is", "used", "here", "to", "track", "if", "instruction", "buffer", "got", "its", "two", "words"...
LLVM
Mips
CPP
code_generation
CPU
18,291
[ "bool", "MipsAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "getInstDesc", "(", "Inst", ".", "get...
[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
18,292
[ "src2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "WZR", ",", "GPR32sponly", ":", "$", "src1", ",", "GPR32", ":", "$" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,293
[ "Changed", "=", "true", ";" ]
[ "MinInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "max", "(", "MaxIn...
GCC
nds32
MD
stmt_completion
CPU
18,294
[ ":", "HI" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,295
[ ",", "Block", ",", "ScoreBrackets", ",", "OldWaitcntInstr", ")", ";" ]
[ "if", "(", "SampleCntPending", "!=", "<NUM_LIT>", ")", "Wait", ".", "SampleCnt", "=", "<NUM_LIT>", ";", "if", "(", "BvhCntPending", "!=", "<NUM_LIT>", ")", "Wait", ".", "BvhCnt", "=", "<NUM_LIT>", ";", "return", "generateWaitcnt", "(", "Wait", ",", "Block", ...
GCC
h8300
MD
next_suggestion
MPU
18,296
[ "(", "ashift", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":",...
GCC
i386
MD
next_suggestion
CPU
18,297
[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]
[ "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
program_repair
DSP
18,298
[ "<FIXS>", "def", "SA1_and1", ":", "SUBInst", "<FIXE>" ]
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ",", "hasSideEffects", "=", "<NUM_LIT>", ",", "hasNewValue", "=", "<NUM_LIT>", ",", "opNewValue", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "V4_SA1_and1", ":", "SUBInst", "<BUGE>", "(", "outs", "IntRegs", ":", "$", "Rd"...
LLVM
Mips
CPP
next_suggestion
CPU
18,299
[ "}" ]
[ "const", "MCSection", "*", "MipsMCSymbolRefExpr", "::", "FindAssociatedSection", "(", ")", "const", "{", "return", "Symbol", "->", "isDefined", "(", ")", "?", "&", "Symbol", "->", "getSection", "(", ")", ":", "NULL", ";" ]