Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
next_suggestion
CPU
18,600
[ "const", "AArch64Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "AArch64Disassembler", "*", ">", "(", "Decoder", ")", ";" ]
[ "static", "DecodeStatus", "DecodeSystemPStateInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "op1", "=", "fieldFromInstruction", "(", "insn", ...
LLVM
X86
TD
program_repair
CPU
18,601
[ "<FIXS>", "def", "SBWriteResGroup42", ":", "SchedWriteRes", "[", "SBPort05", ",", "SBPort015", "]", ">", "{", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SBWriteResGroup42", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def...
[ "}", "def", ":", "InstRW", "[", "SBWriteResGroup41", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", "SBWriteResGroup42", ":", "SchedWriteRes", "[", "SBPort0", ",", "SBPort015", "]", ">", "{", "<BUGE>", "let", "Latency", "=", "<NUM...
LLVM
X86
CPP
next_suggestion
CPU
18,602
[ "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";" ]
[ "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->",...
LLVM
Hexagon
TD
stmt_completion
DSP
18,603
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC
sh
MD
next_suggestion
CPU
18,604
[ "{" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM
XCore
CPP
stmt_completion
MPU
18,605
[ ")", "report_fatal_error", "(", "<STR_LIT>", "Target only supports CodeModel Small or Large", "<STR_LIT>", ")", ";" ]
[ "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large" ]
LLVM
AArch64
TD
stmt_completion
CPU
18,606
[ "<NUM_LIT>", ">", ";" ]
[ "def", "UImm12OffsetScale8Operand", ":", "UImm12OffsetOperand", "<" ]
LLVM
AArch64
CPP
next_suggestion
CPU
18,607
[ "}" ]
[ "unsigned", "Opc", "=", "FirstMI", "->", "getOpcode", "(", ")", ";", "bool", "MayLoad", "=", "FirstMI", "->", "mayLoad", "(", ")", ";", "bool", "IsUnscaled", "=", "isUnscaledLdSt", "(", "FirstMI", ")", ";", "unsigned", "Reg", "=", "getLdStRegOp", "(", "F...
LLVM
X86
CPP
stmt_completion
CPU
18,608
[ "::", "i32", ";" ]
[ "return", "true", ";", "case", "Intrinsic", "::", "x86_aesencwide128kl", ":", "case", "Intrinsic", "::", "x86_aesdecwide128kl", ":", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "...
LLVM
ARM64
TD
stmt_completion
CPU
18,609
[ "=", "<NUM_LIT>", ";" ]
[ "class", "BaseLoadStoreUI", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", ...
LLVM
Alpha
CPP
stmt_completion
MPU
18,610
[ "\\t.set noat", "<STR_LIT>", ")", ")", ";" ]
[ "void", "AlphaAsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.arch ev6", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(",...
LLVM
AArch64
TD
stmt_completion
CPU
18,611
[ "=", "extend", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
LLVM
ARM
CPP
program_repair
CPU
18,612
[ "<FIXS>", "if", "(", "!", "(", "FeatureBits", "[", "ARM", "::", "HasV7Ops", "]", ")", ")", "{", "<FIXE>" ]
[ "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MSR_M", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "(", "FeatureBits", "&", "ARM", ...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
18,613
[ "Op", ")", "&&", "isa", "<", "GEPOperator", ">", "(", "Op", ")", ")", ")", "{" ]
[ "}", "Constant", "*", "Const", "=", "Constant", "::", "getNullValue", "(", "TypeToAssign", ")", ";", "buildIntrWithMD", "(", "Intrinsic", "::", "spv_assign_type", ",", "{", "Ty", "}", ",", "Const", ",", "I", ")", ";", "}", "for", "(", "const", "auto", ...
GCC
alpha
MD
next_suggestion
MPU
18,614
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "zero_extend", ":", "I48MODE", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
18,615
[ "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_builtin, code = %4d, %s%s\\n", "<STR_LIT>", ",", "(", "int", ")", "code", ",", "name", ",", "attr_string", ")", ";" ]
[ "const", "char", "*", "attr_string", "=", "<STR_LIT>", "<STR_LIT>", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "(", "int", ")", "code", ",", "<NUM_LIT>", ",", "(", "int", ")", "RS6000_BUILTIN_COUNT", ")", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
18,616
[ "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";" ]
[ "MCAsmBackend", "*", "llvm", "::", "createPPCAsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "new", "DarwinPPCAsmBackend", "(", "T", ")", ...
GCC
sh
CPP
next_suggestion
CPU
18,617
[ "}" ]
[ "if", "(", "!", "consider_sh2a", "&&", "TARGET_FPU_ANY", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "<NUM_LIT>", ";", "else", "{", "const", "int", "mov_insn_sz", "=", "mov_insn_size", "(", "mode", ",", "consider_sh2a", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,618
[ "}" ]
[ "class", "Enc_ad1c74", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
GCC
ia64
MD
stmt_completion
CPU
18,619
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
18,620
[ ";" ]
[ "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "fixupLoopInstrs", "(", "MF", ")" ]
LLVM
R600
CPP
stmt_completion
GPU
18,621
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "RsrcDataFormat", "|=", "(", "<NUM_LIT>", "ULL", "<<" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,622
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Mips
CPP
program_repair
CPU
18,623
[ "<FIXS>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "<FIXE>" ]
[ "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "Val", "<=", "<NUM_LIT>", ")", "&&", "(", "Val", ">=", "<NUM_LIT>", ")", ")", "{", "<BUGS>", "Result", ...
LLVM
X86
CPP
next_suggestion
CPU
18,624
[ "return", "&", "X86", "::", "GR32_TCRegClass", ";" ]
[ "bool", "hasHipeCC", "=", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ")", ";", "if", "(", "hasHipeCC", ")", "return", "&", "X86", "::", "GR32RegClass", ";" ]
GCC
arm
MD
stmt_completion
CPU
18,625
[ "match_code", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
18,626
[ "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM"...
[ "Create", "an", "WebAssembly", "architecture", "model", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,627
[ "false", ";" ]
[ "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "retur...
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,628
[ ")", ")", ";" ]
[ "initializeAMDGPUSimplifyLibCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
18,629
[ "<NUM_LIT>", ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
AArch64
CPP
stmt_completion
CPU
18,630
[ "<STR_LIT>", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")"...
LLVM
X86
CPP
next_suggestion
CPU
18,631
[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDefaultVisibility", "(", ")", "&&", "(", ...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
18,632
[ "return", "<NUM_LIT>", ";" ]
[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", ...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
18,633
[ "TPC Set Spill Base", "<STR_LIT>", ";" ]
[ "return", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
18,634
[ "_", "bu", ".", "_", "_", "o", ",", "_", "_", "c", ")", ";" ]
[ "_", "_", "builtin_neon_vst4_lanev4hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ",", "_" ]
GCC
pdp11
CPP
next_suggestion
MPU
18,635
[ "CC_STATUS_INIT", ";" ]
[ "cc_status", ".", "value1", "=", "SET_SRC", "(", "exp", ")", ";", "cc_status", ".", "value2", "=", "SET_DEST", "(", "exp", ")", ";", "if", "(", "cc_status", ".", "value1", "&&", "GET_CODE", "(", "cc_status", ".", "value1", ")", "==", "REG", "&&", "cc...
LLVM
X86
CPP
next_suggestion
CPU
18,636
[ "case", "X86", "::", "MOVSDrm", ":" ]
[ "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "MOV8rm", ":", "case", "X86", "::", "MOV16rm", ":", "case", "X86", "::", "MOV32rm", ":", "case", "X86", "::", "MOV64rm", ":", "case", "X86", "::", "LD_Fp6...
GCC
aarch64
MD
next_suggestion
CPU
18,637
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VHSDF", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_L...
GCC
rs6000
CPP
stmt_completion
CPU
18,638
[ "true", ";" ]
[ "static", "tree", "rs6000_handle_longcall_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*",...
GCC
i386
CPP
stmt_completion
CPU
18,639
[ "(", "op1", ")", "!=", "DImode", ")", "return", "false", ";" ]
[ "if", "(", "!", "SUBREG_P", "(", "op1", ")", "||", "!", "SUBREG_P", "(", "op2", ")", "||", "GET_MODE", "(", "op1", ")", "!=", "SImode", "||", "GET_MODE", "(", "op2", ")", "!=", "SImode", "||", "(", "(", "SUBREG_BYTE", "(", "op1", ")", "!=", "<NUM...
GCC
i386
MD
stmt_completion
CPU
18,640
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
X86
CPP
next_suggestion
CPU
18,641
[ "unsigned", "isDev", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]
[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,642
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LI...
LLVM
PowerPC
TD
next_suggestion
CPU
18,643
[ "}" ]
[ "def", "PPCU4ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
18,644
[ "<FIXS>", "def", "PDr_Int", ":", "SS4AIi8", "opcpd", ",", "MRMSrcReg", ",", "<FIXE>" ]
[ "OpSize", ";", "<BUGS>", "def", "PDr_Int", ":", "SS4AI", "opcpd", ",", "MRMSrcReg", ",", "<BUGE>", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "VR128", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "!", "strconcat"...
LLVM
ARM64
TD
next_suggestion
CPU
18,645
[ "}" ]
[ "return", "ARM64_AM", ":", ":", "isLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "]", ",", "logical_imm64_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Lo...
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,646
[ "return", "GlobalFlags", ";" ]
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", ...
GCC
mmix
CPP
next_suggestion
CPU
18,647
[ "}" ]
[ "targetm", ".", "asm_out", ".", "byte_op", "=", "<STR_LIT>", "\\t.byte\\t", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "aligned_op", ".", "hi", "=", "<STR_LIT>", "\\t.short\\t", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "aligned_op", ".", "si", ...
LLVM
XCore
CPP
stmt_completion
MPU
18,648
[ "const", "override", "{" ]
[ "const", "DataLayout", "*", "getDataLayout", "(", ")" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
18,649
[ "break", ";" ]
[ "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "O", "<<", "MO", ".", "getFPImm", "(", ")", ";", "break", ";", "case", "MachineOperan...
LLVM
Hexagon
TD
next_suggestion
DSP
18,650
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
GCC
ia64
MD
stmt_completion
CPU
18,651
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "vec_duplicate", ":", "V8QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
h8300
CPP
next_suggestion
MPU
18,652
[ "case", "<NUM_LIT>", ":" ]
[ "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "{", "HOST_WIDE_INT", "intval", "=", "INTVAL", "(", "operands", "[", "<NUM_L...
LLVM
AMDGPU
CPP
stmt_completion
GPU
18,653
[ ")", ")", "{" ]
[ "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "UseReg", ")", ";", "if", "(", "!", "Def", "||", "!", "Def", "->", "isRegSequence", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=",...
LLVM
Hexagon
TD
next_suggestion
DSP
18,654
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "IsComm", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt",...
GCC
rs6000
CPP
code_generation
CPU
18,655
[ "bool", "quad_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "legitim...
[ "Return", "true", "if", "the", "ADDR", "is", "an", "acceptable", "address", "for", "a", "quad", "memory", "operation", "of", "mode", "MODE", "(", "either", "LQ/STQ", "for", "general", "purpose", "registers", ",", "or", "LXV/STXV", "for", "vector", "registers...
GCC
sh
MD
program_repair
CPU
18,656
[ "<FIXS>", "[", "(", "parallel", "[", "(", "set", "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ...
[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_operand", ":", "BLK", "<NUM...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
18,657
[ "}" ]
[ "MRI", ".", "leaveSSA", "(", ")", ";", "assert", "(", "MRI", ".", "tracksLiveness", "(", ")", "&&", "<STR_LIT>", "MemIntrinsicResults expects liveness tracking", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "LLVM_DEBUG", "(", ...
GCC
arm
CPP
stmt_completion
CPU
18,658
[ "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{" ]
[ "_", "_", "arm_vfmaq_m_n_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b", ",", "float32_t", "_", "_" ]
GCC
arm
CPP
next_suggestion
CPU
18,659
[ "if", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "(", "i", "+", "nelt", "+", "odd", ")", "&", "mask", ")", ")", "return", "false", ";" ]
[ "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "<...
GCC
arm
CPP
next_suggestion
CPU
18,660
[ "}" ]
[ "vdup_lane_s8", "(", "int8x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "int8x8_t", ")", "_", "_", "builtin_neon_vdup_lanev8qi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
18,661
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_inserti64x2", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,662
[ "}" ]
[ "if", "(", "IsVectorSuperClass", ")", "return", "getAVSpillRestoreOpcode", "(", "Size", ")", ";", "return", "TRI", ".", "isAGPRClass", "(", "RC", ")", "?", "getAGPRSpillRestoreOpcode", "(", "Size", ")", ":", "getVGPRSpillRestoreOpcode", "(", "Size", ")", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
18,663
[ "unsigned", "int", ")", "_", "_", "i", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtsi32_si64", "(", "int", "_", "_", "i", ")", "{", "ret...
LLVM
ARM
TD
next_suggestion
CPU
18,664
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst...
GCC
i386
MD
next_suggestion
CPU
18,665
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
18,666
[ "<NUM_LIT>", ",", "shr_imm32", ">", "{" ]
[ "def", "MVE_VSRIimm32", ":", "MVE_VSxI_imm", "<", "<STR_LIT>", ",", "<STR_LIT>", "," ]
GCC
i386
MD
next_suggestion
CPU
18,667
[ "{" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI12_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "VI12_128", "(", "match_operand", ":", "VI12_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI12_128...
LLVM
ARM
CPP
stmt_completion
CPU
18,668
[ ";" ]
[ "}", "else", "if", "(", "RHSC", ">", "<NUM_LIT>", "&&", "RHSC", "<", "Limit", "*", "Scale", "&&", "RHSC", "%", "Scale", "==", "<NUM_LIT>", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ";", "Offset", "=", "...
LLVM
PowerPC
CPP
code_generation
CPU
18,669
[ "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "<NUM_LIT>", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "InsertVRSaveCode", "(", "MF", ")", ";", "return", "true", ";",...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
18,670
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";" ]
GCC
arm
CPP
stmt_completion
CPU
18,671
[ "_", "_", "b", ")", "<<", "<NUM_LIT>", ";" ]
[ "_", "_", "arm_vdwdupq_n_u8", "(", "uint32_t", "_", "_", "a", ",", "uint32_t", "_", "_", "b", ",", "const", "int", "_", "_", "imm", ")", "{", "uint64_t", "_", "_", "c", "=", "(", "(", "uint64_t", ")" ]
GCC
vax
CPP
next_suggestion
CPU
18,672
[ "}" ]
[ "}", "else", "if", "(", "optimize_size", "&&", "MEM_P", "(", "operands", "[", "i", "]", ")", "&&", "REG_P", "(", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ")", "&&", "(", "code", "!=", "MINUS", "||", "operands", "[", "<NUM_LIT>...
LLVM
PowerPC
CPP
next_suggestion
CPU
18,673
[ "OutStreamer", ".", "AddBlankLine", "(", ")", ";" ]
[ "OutStreamer", ".", "SwitchSection", "(", "StubSection", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Stub", "=", "Stubs", "[", "i", "]", ".", "first", ";", "MCSymbol", "*", "RawSym", "=", "Stubs", "[", "i", "]", ".", "secon...
GCC
mips
MD
stmt_completion
CPU
18,674
[ "]", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "GPR", "[", "(", "minus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SYNC_OLD_OP...
GCC
arm
CPP
next_suggestion
CPU
18,675
[ "}" ]
[ "_", "_", "arm_vhsubq_x", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vhsubq_x_u32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")",...
LLVM
TriCore
CPP
stmt_completion
MPU
18,676
[ "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{" ]
[ "TriCoreTargetMachine", "::", "TriCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",",...
GCC
i386
MD
stmt_completion
CPU
18,677
[ "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "V2DF", "(", "vec_select", ":", "V2SF", "(", "match_operand", ":", "V4SF" ]
GCC
mips
MD
stmt_completion
CPU
18,678
[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
GCC
arm
MD
next_suggestion
CPU
18,679
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_merge", ":", "V2SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2SI", "(", "match_operand...
LLVM
AMDGPU
TD
program_repair
GPU
18,680
[ "<FIXS>", "string", "AsmOperands", "=", "!", "if", "(", "isVop3OpSel", ",", "P", ".", "AsmVOP3OpSel", ",", "!", "if", "(", "!", "and", "(", "isVOP3P", ",", "P", ".", "IsPacked", ")", ",", "P", ".", "AsmVOP3P", ",", "P", ".", "Asm64", ")", ")", ";...
[ "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=", "opName", ";", "<BUGS>", "string", "AsmOperands", "=", "!", "if", "(", "!", "and", "(", ...
GCC
sh
MD
program_repair
CPU
18,681
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_L...
LLVM
Hexagon
TD
next_suggestion
DSP
18,682
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
X86
CPP
next_suggestion
CPU
18,683
[ "return", "nullptr", ";" ]
[ "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", ...
LLVM
AMDGPU
CPP
code_generation
GPU
18,684
[ "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation"...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
18,685
[ "=", "Rt", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
GCC
i386
MD
next_suggestion
CPU
18,686
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SFENCE", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
18,687
[ "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":" ]
[ "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "return", ";", "case", "E_DImode", ":", "if", "(", "TARGET_64BIT", ")", "goto", "simple", ";", "case", "E_TImode", ":", "if", "(", "(", "code", "==", "EQ", "||", "code", ...
GCC
m32c
CPP
next_suggestion
MPU
18,688
[ "}" ]
[ "void", "m32c_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "address", ")", "{", "gcc_assert", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", ";", "m32c_print_operand", "(", "stream", ",", "XEXP", "(", "address", ",", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
18,689
[ "}" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
Patmos
CPP
next_suggestion
VLIW
18,690
[ "}" ]
[ "size", "=", "<NUM_LIT>", ";", "call", "=", "false", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
18,691
[ "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
visium
MD
stmt_completion
Virtual ISA
18,692
[ ")", "(", "zero_extend", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_attr", "u", "[", "(", "sign_extend", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,693
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeq_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...
GCC
aarch64
CPP
stmt_completion
CPU
18,694
[ "align", ";" ]
[ "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "!", "optimize_size", ")", "return", "MAX", "(", "align", ",", "BITS_PER_WORD", ")", ";", "return" ]
GCC
rs6000
MD
stmt_completion
CPU
18,695
[ ")" ]
[ "(", "define_int_iterator", "MMA_AVVI4I4I4", "\t", "[", "UNSPEC_MMA_PMXVI8GER4PP", "UNSPEC_MMA_PMXVI8GER4SPP", "]" ]
LLVM
Hexagon
TD
program_repair
DSP
18,696
[ "<FIXS>", "[", "(", "truncstorei16", "IntRegs", ":", "$", "src4", ",", "(", "shl", "IntRegs", ":", "$", "src1", ",", "(", "add", "u2ImmPred", ":", "$", "src2", ",", "u6ImmPred", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<FIXE>" ]
[ "def", "STrih_shl_V4", ":", "STInst", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "u2Imm", ":", "$", "src2", ",", "u6Imm", ":", "$", "src3", ",", "IntRegs", ":", "$", "src4", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "("...
GCC
aarch64
CPP
code_generation
CPU
18,697
[ "void", "aarch64_override_options_internal", "(", "struct", "gcc_options", "*", "opts", ")", "{", "aarch64_tune_flags", "=", "selected_tune", "->", "flags", ";", "aarch64_tune", "=", "selected_tune", "->", "sched_core", ";", "aarch64_tune_params", "=", "*", "(", "se...
[ "'Unpack", "'", "up", "the", "internal", "tuning", "structs", "and", "update", "the", "options", "in", "OPTS", ".", "The", "caller", "must", "have", "set", "up", "selected_tune", "and", "selected_arch", "as", "all", "the", "other", "target-specific", "codegen"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
18,698
[ "Ops", ".", "push_back", "(", "Callee", ")", ";" ]
[ "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "DL", "=", "CLI", ".", "DL", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "MachineFunction", "&", "MF", "=", "DAG", "....
LLVM
AArch64
CPP
next_suggestion
CPU
18,699
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "...