Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
TD
stmt_completion
CPU
18,800
[ "=", "<STR_LIT>", ";" ]
[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM
Sparc
CPP
next_suggestion
CPU
18,801
[ "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";" ]
[ "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "...
LLVM
AArch64
TD
stmt_completion
CPU
18,802
[ "i32", "vecshiftL32", ":", "$", "imm", ")", ")", ")", "]", ">", "{" ]
[ "def", "v4i32_shift", ":", "BaseSIMDVectorShift", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "V128", ",", "V128", ",", "vecshiftL32", ",", "asm", ",",...
GCC
aarch64
CPP
next_suggestion
CPU
18,803
[ "create_input_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ",", "mode", ")", ";" ]
[ "void", "function_expander", "::", "add_input_operand", "(", "insn_code", "icode", ",", "rtx", "x", ")", "{", "unsigned", "int", "opno", "=", "m_ops", ".", "length", "(", ")", ";", "const", "insn_operand_data", "&", "operand", "=", "insn_data", "[", "icode",...
GCC
arm
CPP
stmt_completion
CPU
18,804
[ "int8x8_t", ")", "_", "_", "a", ")", ";" ]
[ "return", "(", "uint8x8_t", ")", "_", "_", "builtin_neon_vmvnv8qi", "(", "(" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
18,805
[ "output_section_asm_op", ",", "SDATA2_SECTION_ASM_OP", ")", ";" ]
[ "sdata2_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", "," ]
LLVM
AMDGPU
TD
program_repair
GPU
18,806
[ "<FIXS>", "<STR_LIT>", ">", "{", "<FIXE>" ]
[ ":", "DS_Pseudo", "opName", ",", "(", "outs", "rc", ":", "$", "vdst", ")", ",", "(", "ins", "VGPR_32", ":", "$", "addr", ",", "offset0", ":", "$", "offset0", ",", "offset1", ":", "$", "offset1", ",", "gds", ":", "$", "gds", ")", ",", "<BUGS>", ...
GCC
i386
CPP
next_suggestion
CPU
18,807
[ "}" ]
[ "_", "_", "tmp", ".", "_", "_", "f", "=", "_", "_", "builtin_ia32_vec_ext_v4sf", "(", "(", "_", "_", "v4sf", ")", "_", "_", "X", ",", "_", "_", "N", ")", ";", "return", "_", "_", "tmp", ".", "_", "_", "i", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
18,808
[ "{", "<STR_LIT>", "fixup_Mips_16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_REL32", ...
[ "<STR_LIT>", "fixup_MICROMIPS_TLS_TPREL_LO16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "const", "static", "MCFixupKindInfo", "BigEndianInfos", "[", "Mips", "::", "NumTargetFixupKinds", "]", "=", "{" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
18,809
[ ";" ]
[ "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "coords1", ",", "SRF", ":", "$", "coords2", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "bits", "<", "<NUM_LIT>", ">", "coor...
GCC
aarch64
CPP
stmt_completion
CPU
18,810
[ "st1", ",", "<NUM_LIT>", ",", "STORE", ",", "v4hi", ")", "return", "Poly16x4_t", ";" ]
[ "VAR1", "(", "LOAD1_U", ",", "ld1", ",", "<NUM_LIT>", ",", "LOAD", ",", "v16qi", ")", "VAR1", "(", "STORE1_U", ",", "st1", ",", "<NUM_LIT>", ",", "STORE", ",", "v16qi", ")", "return", "Uint8x16_t", ";", "VAR1", "(", "LOAD1_U", ",", "ld1", ",", "<NUM_...
GCC
aarch64
CPP
code_generation
CPU
18,811
[ "static", "int", "unspec_fcmla", "(", "int", "rot", ")", "{", "switch", "(", "rot", ")", "{", "case", "<NUM_LIT>", ":", "return", "UNSPEC_FCMLA", ";", "case", "<NUM_LIT>", ":", "return", "UNSPEC_FCMLA90", ";", "case", "<NUM_LIT>", ":", "return", "UNSPEC_FCML...
[ "Return", "the", "UNSPEC_FCMLA", "*", "unspec", "for", "rotation", "amount", "ROT", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,812
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
Hexagon
TD
next_suggestion
DSP
18,813
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
ARM64
CPP
next_suggestion
CPU
18,814
[ "}" ]
[ "if", "(", "!", "FirstElt", ")", "return", "false", ";", "EVT", "VT", "=", "Bvec", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_L...
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,815
[ "}" ]
[ "bool", "AMDGPUCodeGenPrepare", "::", "visitBinaryOperator", "(", "BinaryOperator", "&", "I", ")", "{", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "...
LLVM
Hexagon
TD
next_suggestion
DSP
18,816
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",",...
LLVM
Mips
TD
stmt_completion
CPU
18,817
[ ">", ";" ]
[ "class", "MUL_Q_H_ENC", ":", "MSA_3RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
18,818
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast",...
LLVM
Hexagon
TD
next_suggestion
DSP
18,819
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_pzxtbfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...
LLVM
ARM64
TD
next_suggestion
CPU
18,820
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", "...
GCC
arm
CPP
stmt_completion
CPU
18,821
[ "_", "i", ";" ]
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2_dupv4hf", "(", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
18,822
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
code_generation
CPU
18,823
[ "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", "<STR_LI...
[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]
LLVM
X86
TD
stmt_completion
CPU
18,824
[ "extractelt", "(", "v2f64", "(", "X86Unpckh", "VR128", ":", "$", "src", ",", "VR128", ":", "$", "src", ")", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ";" ]
[ "def", "MOVHPDmr", ":", "PDI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "f64", "(" ]
LLVM
ARM64
CPP
next_suggestion
CPU
18,825
[ "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "getContext", "(", ")", ")", ";" ]
[ "if", "(", "Encoding", "&", "(", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", ")", ")", "{", "const", "MCSymbol", "*", "Sym", "=", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";" ]
GCC
i386
MD
program_repair
CPU
18,826
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", ...
GCC
i386
MD
program_repair
CPU
18,827
[ "<FIXS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "HI", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(...
[ "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "HI", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<...
LLVM
ARM64
TD
stmt_completion
CPU
18,828
[ "$", "Rn", ",", "ro_indexed64", ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "store", "(", "v4i16", "FPR64", ":", "$", "Rn", ")", ",", "ro_indexed64", ":", "$", "addr", ")", ",", "(", "STRDro", "FPR64", ":" ]
LLVM
AArch64
TD
next_suggestion
CPU
18,829
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "bits", "<", "<NUM_LIT>", ">", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
GCC
h8300
MD
next_suggestion
MPU
18,830
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")...
LLVM
ARM
CPP
next_suggestion
CPU
18,831
[ "MI", "->", "eraseFromParent", "(", ")", ";" ]
[ "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", ...
LLVM
AArch64
CPP
next_suggestion
CPU
18,832
[ "return", "true", ";" ]
[ "bool", "isDef", "=", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "DefReg", ",", "TRI", "]", "(", "MachineOperand", "&", "MOP", ")", "{", "return", "MOP", ".", "isReg", "(", ")", "&&", "MOP", ".", "isDef", "(", ")", "&&", "!", "MO...
LLVM
Hexagon
TD
next_suggestion
DSP
18,833
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
Sparc
CPP
stmt_completion
CPU
18,834
[ "nullptr", ",", "regFP", ")", ")", ";" ]
[ "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "SAVEri",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,835
[ "}" ]
[ "++", "FI", ".", "InstCost", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "con...
GCC
rs6000
CPP
next_suggestion
CPU
18,836
[ "if", "(", "speculate", ")", "sprintf", "(", "s", ",", "<STR_LIT>", "b%%T%ul\\n\\t", "<STR_LIT>", "<STR_LIT>", "l%s 2,%%%u(1)", "<STR_LIT>", ",", "funop", ",", "ptrload", ",", "funop", "+", "<NUM_LIT>", ")", ";" ]
[ "char", "*", "s", "=", "str", ";", "const", "char", "*", "ptrload", "=", "TARGET_64BIT", "?", "<STR_LIT>", "d", "<STR_LIT>", ":", "<STR_LIT>", "wz", "<STR_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", ")", "s", "+=", "sprintf", "(", "s", ",", ...
GCC
z8k
CPP
next_suggestion
MPU
18,837
[ "}" ]
[ "if", "(", "GET_CODE", "(", "dst", ")", "==", "REG", ")", "{", "int", "rdst", "=", "REGNO", "(", "dst", ")", ";", "rtx", "dst_msw", "=", "gen_rtx_REG", "(", "SImode", ",", "rdst", "+", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")"...
LLVM
Hexagon
TD
next_suggestion
DSP
18,838
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
m32c
CPP
next_suggestion
MPU
18,839
[ "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_movmemhi_bhi_op", "(", "desto", ",", "srco", ",", "counto", ",", "desta", ",", "srca", ",", "count", ")", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "srca", ")", "!=", "REG", "||", "REGNO", "(", "srca", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "srca", "=", "copy_to_mode_reg", "(", "Pmode", ",", "srca", ")", ";", "if", "(", "GET_CODE", "(", "count", ")", "==", "CONST_INT",...
GCC
i386
CPP
stmt_completion
CPU
18,840
[ "_", "A", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_mulph128_mask", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_", "mm_setzero_ph", "(", ")", ",", "_" ]
GCC
spu
MD
next_suggestion
MPU
18,841
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_NOP", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
18,842
[ "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "TF", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr",...
LLVM
Hexagon
TD
next_suggestion
DSP
18,843
[ "}" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NU...
LLVM
Hexagon
CPP
stmt_completion
DSP
18,844
[ "Right", "->", "MaxEnd", ")", ";" ]
[ "Node", "*", "update", "(", "Node", "*", "N", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "N", "->", "Height", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "height", "(", "N", "->", "Left", ")", ",", "height", "(", "N", "->", ...
GCC
msp430
MD
program_repair
MPU
18,845
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "ADDX", ".", "B", "\...
[ ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUG...
GCC
frv
MD
next_suggestion
VLIW
18,846
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MDASACCS", ")", ")", "(", "set", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
18,847
[ ";" ]
[ "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", "WebAssemblyISD::", "<STR_LIT>", "#", "NODE", ";", "}", "return", "nullptr" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
18,848
[ "}" ]
[ "if", "(", "!", "Sig", "->", "Returns", ".", "empty", "(", ")", ")", "for", "(", "auto", "VT", ":", "Sig", "->", "Returns", ")", "Ret", "+=", "getInvokeSig", "(", "VT", ")", ";", "else", "Ret", "+=", "'", "v", "'", ";", "for", "(", "unsigned", ...
GCC
rs6000
MD
stmt_completion
CPU
18,849
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
18,850
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
TD
stmt_completion
CPU
18,851
[ "<NUM_LIT>", ">", ";" ]
[ "class", "BSETI_H_ENC", ":", "MSA_BIT_H_FMT", "<", "<NUM_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
18,852
[ "else", "MIB", "=", "BuildMI", "(", "new", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "immOpcH", ")", ",", "t6", ")", ";" ]
[ "const", "unsigned", "LoadOpc", "=", "X86", "::", "MOV32rm", ";", "const", "unsigned", "NotOpc", "=", "X86", "::", "NOT32r", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "Basic...
GCC
i386
CPP
stmt_completion
CPU
18,853
[ ")", ";" ]
[ "gcc_assert", "(", "ptr", "->", "tune", "<", "PROCESSOR_max", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%*stune = %d (%s)\\n", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", "<STR_LIT>", ",", "ptr", "->", "tune", ",", "processor_names", "[", "ptr", ...
LLVM
ARM
CPP
next_suggestion
CPU
18,854
[ "}" ]
[ "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",...
GCC
mips
MD
program_repair
CPU
18,855
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[...
GCC
aarch64
MD
program_repair
CPU
18,856
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "\\\"sub\\t%<w>0, %<w>4, %<w>1, uxt%e3 %p2\\\"[(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<ST...
GCC
nds32
MD
next_suggestion
CPU
18,857
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
18,858
[ "_TLS_MODULE_BASE_", "<STR_LIT>", ",", "PtrVT", ")", ";" ]
[ "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "HiDesc", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDV...
GCC
i386
CPP
next_suggestion
CPU
18,859
[ "}" ]
[ "HOST_WIDE_INT", "i", ",", "adjust", ";", "bool", "first_probe", "=", "true", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "{", "if", "(", "first_probe", ")", "{", "adjust", "=", "<NUM_LIT>"...
LLVM
Hexagon
TD
stmt_completion
DSP
18,860
[ "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
GCC
s390
MD
stmt_completion
MPU
18,861
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
visium
MD
next_suggestion
Virtual ISA
18,862
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
18,863
[ "<STR_LIT>", ";" ]
[ "class", "VLD1LN32", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "PatFrag", "LoadOp", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8",...
GCC
rs6000
MD
next_suggestion
CPU
18,864
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "unspec", ":", "IEEE128", "[", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
18,865
[ "::", "<STR_LIT>", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ...
LLVM
AArch64
TD
stmt_completion
CPU
18,866
[ "LD1R_2D", ">", ";" ]
[ "def", ":", "LD1R_pattern", "<", "v2i64", ",", "i64", ",", "load", "," ]
LLVM
ARM
TD
stmt_completion
CPU
18,867
[ "TyQ", "(", "IntOp", "(", "TyQ", "QPR", ":", "$", "src1", ")", ",", "(", "TyD", "DPR", ":", "$", "Vn", ")", ",", "(", "TyD", "DPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", ";" ]
[ "class", "N3VLInt3", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op4", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
18,868
[ "initializeSILowerControlFlowPass", "(", "*", "PR", ")", ";" ]
[ "initializeSIShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initializeSIOptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initializeSILoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initializeAMDGPUFixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "...
LLVM
AArch64
CPP
stmt_completion
CPU
18,869
[ "&", "~", "Mask", ")", ";" ]
[ "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
18,870
[ ")", "{" ]
[ "if", "(", "q", "==", "<NUM_LIT>", "||", "q", "==", "name", ")", "return", "name", ";", "len", "=", "strlen", "(", "name", ")", ";", "strip", "=", "XALLOCAVEC", "(", "char", ",", "len", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "strip", ",", "na...
LLVM
AArch64
CPP
stmt_completion
CPU
18,871
[ "::", "Legal", ";" ]
[ "return", "outliner", "::", "InstrType", "::", "Legal", ";", "}", "if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "outliner", "::", "InstrType", "::", "Illegal", ";", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", "::", "<STR_LIT>"...
GCC
sparc
MD
program_repair
CPU
18,872
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "UNSPEC_FCMP", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "GCM",...
LLVM
X86
CPP
stmt_completion
CPU
18,873
[ "createX86LoadValueInjectionLoadHardeningPass", "(", ")", "{" ]
[ "FunctionPass", "*", "llvm", "::" ]
GCC
i386
MD
next_suggestion
CPU
18,874
[ "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
stmt_completion
CPU
18,875
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "_", "_", "arm_vcaddq_rot90_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vcaddq_rot90v16qi", "(", "_", "_" ]
LLVM
AMDGPU
TD
program_repair
GPU
18,876
[ "<FIXS>", "(", "add", "CSR_AMDGPU_VGPRs", ",", "CSR_AMDGPU_SGPRs_30_31", ",", "CSR_AMDGPU_SGPRs_32_105", ")", "<FIXE>" ]
[ ">", ";", "def", "CSR_AMDGPU_HighRegs", ":", "CalleeSavedRegs", "<BUGS>", "(", "add", "CSR_AMDGPU_VGPRs", ",", "CSR_AMDGPU_SGPRs_32_105", ")", "<BUGE>", ">", ";", "def", "CSR_AMDGPU_HighRegs_With_AGPRs", ":", "CalleeSavedRegs" ]
LLVM
X86
TD
next_suggestion
CPU
18,877
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
arm
MD
next_suggestion
CPU
18,878
[ ")" ]
[ "(", "unspec", ":", "<", "V_elem", ">", "[", "(", "match_operand", ":", "VQX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VST1_LANE", ")", ")", "]", "<STR_LIT>", "{", ...
GCC
ia64
CPP
code_generation
CPU
18,879
[ "static", "void", "ia64_sched_finish", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ")", "{", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Finishing schedule.\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "reload_compl...
[ "Free", "data", "allocated", "by", "ia64_sched_init", "." ]
GCC
s390
MD
stmt_completion
MPU
18,880
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
ARM
CPP
code_generation
CPU
18,881
[ "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ","...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
18,882
[ "}" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Lanes", ";", "++", "i", ")", "startBit", "=", "(", "startBit", "<<", "<NUM_LIT>", ")", "|", "startBit", ";", "return", "startBit", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
18,883
[ "}" ]
[ "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "}", "}", "else", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "X86", "::", "relo...
GCC
avr
MD
program_repair
MPU
18,884
[ "<FIXS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NU...
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "REG_CC", ")", "<BUGS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<ST...
LLVM
ARM64
TD
next_suggestion
CPU
18,885
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
[ "class", "SIMDInexactCvtTwoScalar", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "FPR32", ":", "$", "Rd", ")", ",", "(", "ins", "FPR64", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",",...
GCC
arm
CPP
stmt_completion
CPU
18,886
[ "p", ")", ";" ]
[ "return", "_", "_", "arm_vmaxq_m_u16", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
LLVM
ARM
CPP
next_suggestion
CPU
18,887
[ "return", "false", ";" ]
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";...
LLVM
Hexagon
TD
stmt_completion
DSP
18,888
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Nyuzi
CPP
next_suggestion
GPU
18,889
[ "}" ]
[ "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "Info", ".", "TargetSize", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "Mask", "<<=", "Info", ".", "TargetOffset", ";", ...
GCC
i386
MD
next_suggestion
CPU
18,890
[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "minus", ":", "SI", "(", "const_int", "<NUM_LIT>", ")", "(", "clz", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", ...
GCC
lm32
MD
stmt_completion
MPU
18,891
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
18,892
[ ">", "src", ";" ]
[ "class", "T_load_locked", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ">", ":", "LD0Inst", "<", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
18,893
[ "let", "BoundarySel", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "start", ";", "bits", "<", "<NUM_LIT>", ">", "boundary", ";", "bits", "<", "<NUM_LIT>", ">", "step", ";", "bits", "<", "<NUM_LIT>", ">", "cmp", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ...
GCC
i386
CPP
stmt_completion
CPU
18,894
[ "_", "popcntd", "(", "unsigned", "int", "_", "_", "X", ")", "{" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM
ARM64
TD
next_suggestion
CPU
18,895
[ "}" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "addsub_shift", ")", ";" ]
LLVM
Mips
TD
next_suggestion
CPU
18,896
[ "}" ]
[ "class", "MSA_INSERT_VIDX_PSEUDO_BASE", "<", "SDPatternOperator", "OpNode", ",", "ValueType", "Ty", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROFS", ",", "RegisterOperand", "ROIdx", ">", ":", "MSAPseudo", "<", "(", "outs", "ROWD", ":", "$", "wd", ...
GCC
i386
CPP
next_suggestion
CPU
18,897
[ "}" ]
[ "emit_insn", "(", "floor_insn", "(", "tmp", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "res", ",", "gen_rtx_UNSPEC", "(", "outmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ")", ",", "UNSPEC_TRUNC_NOOP", ")", ")", ")", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
18,898
[ "case", "X86", "::", "CMOVNE16rr", ":", "Opc", "=", "X86", "::", "CMOVE16rr", ";", "break", ";" ]
[ "case", "X86", "::", "SHRD32rri8", ":", "case", "X86", "::", "SHLD32rri8", ":", "case", "X86", "::", "SHRD64rri8", ":", "case", "X86", "::", "SHLD64rri8", ":", "{", "unsigned", "Opc", ";", "unsigned", "Size", ";", "switch", "(", "MI", "->", "getOpcode", ...
LLVM
ARM
CPP
stmt_completion
CPU
18,899
[ ":" ]
[ "return", "(", "Return", "?", "RetCC_ARM_APCS", ":", "CC_ARM_APCS", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS", ":", "return", "(", "Return", "?", "RetCC_ARM_AAPCS", ":", "CC_ARM_AAPCS", ")", ";", "case", "CallingConv", "::", "ARM_AAPCS_VFP", ":", "ret...