Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
rs6000
MD
next_suggestion
CPU
23,100
[ "<STR_LIT>", ")" ]
[ "(", "high", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
23,101
[ "WriteVLD3", "]", ">", ";" ]
[ "def", "VLD3d8Pseudo_UPD", ":", "VLDQQWBPseudo", "<", "IIC_VLD3u", ">", ",", "Sched", "<", "[" ]
LLVM
AArch64
CPP
stmt_completion
CPU
23,102
[ "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", ")", "break", ";" ]
[ "MachineBasicBlock", "::", "const_iterator", "MII", "(", "MI", ")", ";", "++", "MII", ";", "while", "(", "NumNOPBytes", ">", "<NUM_LIT>", ")", "{", "if", "(", "MII", "==", "MBB", ".", "end", "(", ")", "||", "MII", "->", "isCall", "(", ")", "||", "M...
GCC
tilegx
MD
next_suggestion
VLIW
23,103
[ "(", "clobber", "(", "reg", ":", "DI", "TILEGX_NETORDER_REG", ")", ")", "]", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "TILEGX_NETREG_UDN3", ")", "(", "reg", ":", "DI",...
LLVM
ARM
TD
next_suggestion
CPU
23,104
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "MVE_VxSHRN", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "bit_12", ",", "bit", "bit_28", ",", "Operand", "imm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_shift_imm_partial", "<", "imm", ",", "inam...
LLVM
Hexagon
TD
stmt_completion
DSP
23,105
[ "<NUM_LIT>", ",", "u8Ext", ">", ";" ]
[ "def", "M2_macsin", ":", "T_MType_acc_ri", "<", "<STR_LIT>", "," ]
LLVM
Mips
CPP
program_repair
CPU
23,106
[ "<FIXS>", "const", "MipsABIInfo", "&", "ABI", "=", "static_cast", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "<FIXE>" ]
[ "VaArgOffset", "=", "RoundUpToAlignment", "(", "State", ".", "getNextStackOffset", "(", ")", ",", "RegSizeInBytes", ")", ";", "else", "{", "<BUGS>", "const", "MipsABIInfo", "&", "ABI", "=", "Subtarget", ".", "getABI", "(", ")", ";", "<BUGE>", "VaArgOffset", ...
LLVM
AArch64
TD
stmt_completion
CPU
23,107
[ "ZPR32", ">", ";" ]
[ "def", "_S", ":", "sve_fp_3op_p_zds_a", "<", "<NUM_LIT>", ",", "opc", ",", "asm", "," ]
LLVM
ARM
CPP
code_generation
CPU
23,108
[ "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", ...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
LLVM
HSAIL
CPP
next_suggestion
Virtual ISA
23,109
[ "mOffset", "=", "<NUM_LIT>", ";" ]
[ "HSAILModuleInfo", "::", "HSAILModuleInfo", "(", "const", "MachineModuleInfo", "&", "MMI", ")", "{", "mMMI", "=", "&", "MMI", ";" ]
GCC
arm
CPP
next_suggestion
CPU
23,110
[ "}" ]
[ "_", "_", "rv", ".", "_", "_", "i", "=", "_", "_", "value", ";", "_", "_", "builtin_mve_vst4qv16qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "addr", ",", "_", "_", "rv", ".", "_", "_", "o", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
23,111
[ "return", "false", ";" ]
[ "if", "(", "SelectVOP3ModsImpl", "(", "In", ",", "Src", ",", "Mods", ",", "true", ",", "false", ")", ")", "{", "if", "(", "OpSel", ")", "Mods", "|=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods",...
GCC
avr
MD
stmt_completion
MPU
23,112
[ "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "parallel", "[", "(", "call", "(", "match_operand", ":" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
23,113
[ "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Arg VReg ", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "<<", "<STR_LIT>", " -> WAReg ", "<STR_LIT>", "<<", "Imm", "<<", "<STR_LIT>", "\\n", "<STR_LIT>",...
LLVM
ARM
CPP
stmt_completion
CPU
23,114
[ "<STR_LIT>", "t", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "none", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]
LLVM
Mips
CPP
stmt_completion
CPU
23,115
[ "true", ";" ]
[ "break", ";", "case", "MVT", "::", "i8", ":", "emitInst", "(", "Mips", "::", "ANDi", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "MVT", "::", "i16", ":", "emitInst", "(", ...
GCC
pru
MD
stmt_completion
CPU
23,116
[ "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "ubyte_constr", "[", "(", "QI", "<STR_LIT>", ")", "(" ]
GCC
rs6000
MD
stmt_completion
CPU
23,117
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
aarch64
CPP
next_suggestion
CPU
23,118
[ "error_at", "(", "location", ",", "<STR_LIT>", "passing %qT to argument %d of %qE, which", "<STR_LIT>", "<STR_LIT>", " expects %qs or %qs", "<STR_LIT>", ",", "get_argument_type", "(", "argno", ")", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "<STR_LIT>", "svuint...
[ "vector_type_index", "function_resolver", "::", "infer_vector_base_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return", "NUM_VECT...
GCC
rs6000
CPP
stmt_completion
CPU
23,119
[ ";" ]
[ "if", "(", "TARGET_HARD_FLOAT", ")", "pressure_classes", "[", "n", "++", "]", "=", "FLOAT_REGS", ";", "}", "pressure_classes", "[", "n", "++", "]", "=", "CR_REGS", ";", "pressure_classes", "[", "n", "++", "]", "=", "SPECIAL_REGS", ";", "return", "n" ]
GCC
pdp11
CPP
code_generation
MPU
23,120
[ "int", "legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "address", ")", "{", "GO_IF_LEGITIMATE_ADDRESS", "(", "mode", ",", "address", ",", "win", ")", ";", "return", "<NUM_LIT>", ";", "win", ":", "return", "<NUM_LIT>", ";", "}" ]
[ "legitimate_address_p", "returns", "1", "if", "it", "recognizes", "an", "RTL", "expression", "``", "x", "''", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", ...
LLVM
X86
TD
stmt_completion
CPU
23,121
[ "<", "<STR_LIT>", ">", ";" ]
[ "def", "opaque32mem", ":", "X86MemOperand" ]
GCC
sparc
CPP
program_repair
CPU
23,122
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "off", ",", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "off", ",", "gen_rtx_ASHIFT", "(", "SImode", ",", "off", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "<FIXE>", "<FIXS>", ...
[ "val", "=", "copy_to_reg", "(", "memsi", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "off", ",", "<BUGE>", "gen_rtx_XOR", "(", "SImode", ",", "off", ",", "GEN_INT", "(", "GET_MODE", "(", "mem", ")", "==", "QImode", "?", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
23,123
[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ...
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ...
LLVM
SystemZ
TD
next_suggestion
CPU
23,124
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", ...
LLVM
AArch64
TD
next_suggestion
CPU
23,125
[ "}" ]
[ "def", "_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "basename", "#", "width", "#", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "basename", "#", "<STR_LIT>", "#", "width", "#", "<STR_LI...
LLVM
MSP430
CPP
stmt_completion
MPU
23,126
[ "(", ")", ";" ]
[ "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "MSP430ISelAddressMode ", "<STR_LIT>", "<<", "this", "<<", "'", "\\n", "'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "nu...
GCC
lm32
CPP
stmt_completion
MPU
23,127
[ ")", "?", "false", ":", "true", ";" ]
[ "bool", "lm32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "frame_pointer_needed" ]
GCC
avr
MD
next_suggestion
MPU
23,128
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "ALL2", "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT...
GCC
rx
CPP
stmt_completion
CPU
23,129
[ "<NUM_LIT>", ")", ")", ";" ]
[ "break", ";", "case", "'", "F", "'", ":", "gcc_assert", "(", "CONST_INT_P", "(", "op", ")", ")", ";", "switch", "(", "INTVAL", "(", "op", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "'", "c", "'", ":", "case", "'", "C", "'", ":", "fprintf"...
LLVM
PowerPC
CPP
stmt_completion
CPU
23,130
[ ",", "NumBytes", ",", "Ins", ",", "InVals", ",", "CS", ")", ";" ]
[ "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", "||", "(", "isPPC64", "&&", "Arg", ...
LLVM
X86
CPP
next_suggestion
CPU
23,131
[ "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{" ]
[ "const", "MCExpr", "*", "Val", ";", "SMLoc", "IdentLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "TK", "!=", "AsmToken", "::", "String", "&&", "!", "ParseRegister", ...
LLVM
PowerPC
TD
stmt_completion
CPU
23,132
[ "PPCDispSPE2Operand", ";" ]
[ "def", "dispSPE2", ":", "Operand", "<", "iPTR", ">", "{", "let", "ParserMatchClass", "=" ]
LLVM
AArch64
TD
stmt_completion
CPU
23,133
[ "SDT_AArch64binvec", ">", ";" ]
[ "def", "AArch64cmge", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM
AArch64
CPP
next_suggestion
CPU
23,134
[ "}" ]
[ "SDValue", "AArch64TargetLowering", "::", "LowerOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorOR", "(", "Op", ",", "DAG...
GCC
aarch64
CPP
code_generation
CPU
23,135
[ "bool", "function_resolver", "::", "check_num_arguments", "(", "unsigned", "int", "expected", ")", "{", "if", "(", "m_arglist", ".", "length", "(", ")", "<", "expected", ")", "error_at", "(", "location", ",", "<STR_LIT>", "too few arguments to function %qE", "<STR...
[ "Require", "the", "function", "to", "have", "exactly", "EXPECTED", "arguments", ".", "Return", "true", "if", "it", "does", ",", "otherwise", "report", "an", "appropriate", "error", "." ]
GCC
rs6000
CPP
next_suggestion
CPU
23,136
[ "}" ]
[ "return", "V1TImode", ";", "case", "E_DImode", ":", "return", "V2DImode", ";", "case", "E_SImode", ":", "return", "V4SImode", ";", "case", "E_HImode", ":", "return", "V8HImode", ";", "case", "E_QImode", ":", "return", "V16QImode", ";", "default", ":", ";" ]
LLVM
AVR
CPP
next_suggestion
MPU
23,137
[ "}" ]
[ "assert", "(", "PT", "!=", "nullptr", "&&", "<STR_LIT>", "unexpected MemSDNode", "<STR_LIT>", ")", ";", "return", "PT", "->", "getAddressSpace", "(", ")", "==", "ProgramMemory", "||", "PT", "->", "getAddressSpace", "(", ")", "==", "ProgramMemory1", "||", "PT",...
LLVM
Alpha
CPP
next_suggestion
MPU
23,138
[ "VarArgsOffset", "=", "Ins", ".", "size", "(", ")", "*", "<NUM_LIT>", ";" ]
[ "for", "(", "unsigned", "ArgNo", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "ArgNo", "!=", "e", ";", "++", "ArgNo", ")", "{", "SDValue", "argt", ";", "EVT", "ObjectVT", "=", "Ins", "[", "ArgNo", "]", ".", "VT", ";", "SD...
LLVM
Cpu0
CPP
code_generation
CPU
23,139
[ "unsigned", "Cpu0MachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "return", "GlobalBaseReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
23,140
[ "}" ]
[ "unsigned", "DwarfReg", "=", "TRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "return", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "DwarfReg", ",", "(", "int", ")", "Offset", ".", "getFixed", "(", ")", ")", ";" ]
LLVM
XCore
CPP
program_repair
MPU
23,141
[ "<FIXS>", "SmallVector", "std", "::", "pair", "int", ",", "unsigned", ">", ",", "<NUM_LIT>", ">", "ResultMemLocs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "...
[ "const", "SmallVectorImpl", "CCValAssign", ">", "&", "RVLocs", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "SDValue", ">", "&", "InVals", ")", "{", "<BUGS>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
23,142
[ "}" ]
[ "PPCMIPeephole", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePPCMIPeepholePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]
LLVM
MSP430
CPP
stmt_completion
MPU
23,143
[ "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointe...
GCC
rs6000
CPP
stmt_completion
CPU
23,144
[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "base", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "base", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_TOCREL", ":", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "return", "XVECEXP", "(", "base", "," ]
GCC
arm
CPP
stmt_completion
CPU
23,145
[ "&", "_", "_", "b", ")", "!=", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "uint16x4_t", ")", "(", "(", "_", "_", "a" ]
LLVM
Hexagon
TD
next_suggestion
DSP
23,146
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pxorfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
GCC
tilepro
MD
next_suggestion
VLIW
23,147
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "le", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
23,148
[ "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", ";" ]
[ "uint64_t", "Base", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Disp", "=", "getDispOpValue", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "Fixups", ",", "<S...
LLVM
AMDGPU
CPP
stmt_completion
GPU
23,149
[ "ST", ")", "{", "}" ]
[ "SIGfx10CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "SIGfx7CacheControl", "(" ]
GCC
i386
CPP
stmt_completion
CPU
23,150
[ ",", "_", "_", "A", ",", "_", "_", "E", ")", ";" ]
[ "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddcsh_maskz_round", "(", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "v8hf", ")", "_", "_", "C", ",", "(", "_", "_", "v8hf", ")", "_", "_", "D" ]
GCC
tilepro
MD
next_suggestion
VLIW
23,151
[ "(", "zero_extend", ":", "SI" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
23,152
[ "(", "instrs", "LDRSHWpre", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteAdr", "]", "," ]
LLVM
SystemZ
TD
program_repair
CPU
23,153
[ "<FIXS>", "}", "else", "if", "(", "AmtVal", ">", ">", "<NUM_LIT>", "!", "=", "<NUM_LIT>", ")", "{", "SDValue", "AndOp", "=", "N1", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "auto", "NewMask", "=", "DAG", ".", "getConstant"...
[ "return", "Replace", ";", "}", "<BUGS>", "}", "else", "{", "unsigned", "BitWidth", "=", "AndMask", "-", ">", "getAPIntValue", "(", ")", ".", "getBitWidth", "(", ")", ";", "uint64_t", "UpperBits", "=", "(", "(", "<NUM_LIT>", "(", "uint64_t", ")", "BitWidt...
LLVM
Z80old
CPP
next_suggestion
MPU
23,154
[ "return", "!", "isPredicated", "(", "MI", ")", ";" ]
[ "if", "(", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isBarrier", "(", ")", ")", "{", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "{", "return", "true", ";", "}" ]
LLVM
AArch64
TD
stmt_completion
CPU
23,155
[ "]", ">", "{" ]
[ "def", "KryoWrite_3cyc_LS_XY_403ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", ",", "KryoUnitXY" ]
GCC
i386
MD
next_suggestion
CPU
23,156
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", ")" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
23,157
[ "<NUM_LIT>", ";" ]
[ "def", "BrigMemoryOrder", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "int", "NONE", "=", "<NUM_LIT>", ";", "int", "RELAXED", "=", "<NUM_LIT>", ";", "int", "SC_ACQUIRE", "=", "<NUM_LIT>", ";", "int", "SC_RELEASE", "="...
GCC
pa
MD
stmt_completion
CPU
23,158
[ "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "S...
LLVM
Hexagon
TD
next_suggestion
DSP
23,159
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
LLVM
ARM
TD
next_suggestion
CPU
23,160
[ "}" ]
[ "class", "N3VDSL16", "<", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "SDNode", "ShOp", ">", ":", "N3VLane16", "<", "<NUM_LIT>", ","...
LLVM
X86
CPP
stmt_completion
CPU
23,161
[ "<NUM_LIT>", ",", "DL", ",", "ZVT", ")", ";" ]
[ "if", "(", "(", "!", "IsSub", "&&", "CC", "==", "X86", "::", "COND_AE", "&&", "ConstantX", "->", "isAllOnesValue", "(", ")", ")", "||", "(", "IsSub", "&&", "CC", "==", "X86", "::", "COND_B", "&&", "ConstantX", "->", "isNullValue", "(", ")", ")", ")...
GCC
pa
MD
stmt_completion
CPU
23,162
[ ")", ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
23,163
[ "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "FalkorWr_VMUL32_2VXVY_4cyc", ",", "FalkorReadVMA", "]", ",", "(", "instregex" ]
GCC
fr30
CPP
stmt_completion
DSP
23,164
[ "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";" ]
[ "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", ...
LLVM
AArch64
CPP
stmt_completion
CPU
23,165
[ ".", "addReg", "(", "StatusReg", ",", "RegState", "::", "Kill", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";" ]
[ "auto", "DoneBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoadCmpBB", ")", ";", "MF", "->", "insert", "(", "++", "Lo...
GCC
i386
MD
next_suggestion
CPU
23,166
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":",...
GCC
ia64
MD
stmt_completion
CPU
23,167
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
BPF
CPP
code_generation
Virtual ISA
23,168
[ "bool", "BPFAdjustOptImpl", "::", "insertPassThrough", "(", ")", "{", "for", "(", "auto", "&", "Info", ":", "PassThroughs", ")", "{", "auto", "*", "CI", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "M", ",", "Info", ".", "UsedInst", "->", "getParent", "(", ...
[ "Insert", "a", "bpf", "passthrough", "builtin", "function", "." ]
LLVM
X86
CPP
next_suggestion
CPU
23,169
[ "SDValue", "cpOutL", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Regs64bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ",", "HalfT", ",", "Result", ".", "getValue", "(", "<NUM_LIT>"...
[ "case", "Intrinsic", "::", "x86_rdtsc", ":", "return", "getReadTimeStampCounter", "(", "N", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "DAG", ",", "Subtarget", ",", "Results", ")", ";", "case", "Intrinsic", "::", "x86_rdtscp", ":", "return", "getRe...
LLVM
X86
CPP
stmt_completion
CPU
23,170
[ "sinkMBB", ")", ";" ]
[ "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "CascadedCMOV", "=", "nullptr", ...
LLVM
Sparc
CPP
stmt_completion
CPU
23,171
[ ",", "Ctx", ")", ";" ]
[ "static", "MCDisassembler", "*", "createSparcDisassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "SparcDisassembler", "(", "STI" ]
LLVM
ARM
TD
stmt_completion
CPU
23,172
[ "<STR_LIT>", ">", ";" ]
[ "def", "IsMachO", ":", "Predicate", "<" ]
LLVM
ARM
CPP
next_suggestion
CPU
23,173
[ "emitConstPoolAddress", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ",", "ARM", "::", "reloc_arm_so_imm_cp_entry", ")", ";" ]
[ "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "Binary", "|=", "getARMRegisterNumbering", "(", "ARM", "::", "PC", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
23,174
[ "getTotalNumSGPRs", "(", "this", ")", ";" ]
[ "unsigned", "getTotalNumSGPRs", "(", ")", "const", "{", "return", "AMDGPU", "::", "IsaInfo", "::" ]
LLVM
Mips
CPP
next_suggestion
CPU
23,175
[ "}" ]
[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LUi", ")", ",", "Mips", "::", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "_gp_disp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Bui...
LLVM
ARM
TD
next_suggestion
CPU
23,176
[ "}" ]
[ "def", "Dh", ":", "N2VDIntnp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "NoItinerary", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "op", ")", ",", "<STR_LIT>", ",", "v4f16", ",", "v4f16", ",", "Int", ">", ",", "Req...
LLVM
Hexagon
CPP
next_suggestion
DSP
23,177
[ "TotalP", "+=", "P", ";" ]
[ "FixedNum", "++", ";", "for", "(", "auto", "&", "Op", ":", "UseI", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Part", ".", "count", "(", "Op", ".", "getReg", "(", ")", ")", ")", "if", "(", "Op", "."...
LLVM
X86
CPP
next_suggestion
CPU
23,178
[ "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", "}", ";" ]
[ "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", "}", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "SDValue", "Brdcst"...
LLVM
ARM
CPP
stmt_completion
CPU
23,179
[ ")", ";" ]
[ "case", "GPRRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "tGPR_and_tcGPRRegClassID", ":", "case", "tGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "case", "SPR_8RegClassID", ":"...
GCC
lm32
MD
next_suggestion
MPU
23,180
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GOTOFF_HI16", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ...
LLVM
Mips
TD
next_suggestion
CPU
23,181
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";" ]
LLVM
AMDGPU
CPP
code_generation
GPU
23,182
[ "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "I", ".", "isPreISelOpcode", "(", ")", ")", "{", "...
[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
LLVM
PowerPC
CPP
next_suggestion
CPU
23,183
[ "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";" ]
[ "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GVKind", ".", "isB...
LLVM
Hexagon
CPP
stmt_completion
DSP
23,184
[ "&", "Hexagon", "::", "DoubleRegsRegClass", ")", "continue", ";" ]
[ "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BT", ".", "lookup", "(", "R", ")", ";", "unsigned", "RW", "=", "RC", ".", "width", "(", ")", ";", "if", "(", "W", "==", "RW", ")", "{", "if", "(", "FRC", "!=", "MRI", ".", "getRegCla...
LLVM
ARM64
TD
next_suggestion
CPU
23,185
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
23,186
[ "<FIXS>", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "*", "BI", ")", ")", "{", "<FIXE>" ]
[ "continue", ";", "}", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "DstIdx", ")", ".", "getReg", "(", ")", ";", "<BUGS>", "if", "(", "isTrans", "||", "TII", "->", "isTransOnly", "(", "&", "*", "BI", ")", ")", "{", "<BUGE>", "Result", "[",...
LLVM
Mips
CPP
program_repair
CPU
23,187
[ "<FIXS>", "return", "(", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "useSmallSection", "(", ")", "&&", "LocalSData", "&&", "IsInSmallSection", "(", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CN", "->", "getType...
[ "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "<BUGS>", "return", "(", "TM", ".", "getSubtarget", "MipsSubtarget", ">", "(", ")", ".", "useSma...
GCC
aarch64
MD
next_suggestion
CPU
23,188
[ ")" ]
[ "(", "unspec", ":", "SVE_FULL_SDI", "[", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VNARROW", ">", "[", "(", "match_operand", ":", "<", "VNARROW", ">", "<NUM_LIT>", "<STR_LIT>", "<S...
LLVM
Hexagon
TD
next_suggestion
DSP
23,189
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
s390
MD
next_suggestion
MPU
23,190
[ "}", ")" ]
[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "BLKmode", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "BLKmode", ...
LLVM
Mips
CPP
stmt_completion
CPU
23,191
[ ")", ")", ";" ]
[ "if", "(", "Succ", "!=", "nullptr", "&&", "Parent", "->", "isSuccessor", "(", "Succ", ")", ")", "{", "Position", "=", "Succ", "->", "begin", "(", ")", ";", "Parent", "=", "Succ", ";", "}", "else", "{", "return", "std", "::", "make_pair", "(", "Posi...
LLVM
Mips
CPP
stmt_completion
CPU
23,192
[ ":" ]
[ "MipsPtrClass", "PtrClassKind", "=", "static_cast", "<", "MipsPtrClass", ">", "(", "Kind", ")", ";", "switch", "(", "PtrClassKind", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "&", "Mips", "::...
GCC
m68k
MD
stmt_completion
MPU
23,193
[ "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "and", "(", "and", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
23,194
[ "(", "false", ")", ";" ]
[ "const", "Register", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "VirtReg", ".", "isPhysical", "(", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg"...
LLVM
ARM64
TD
stmt_completion
CPU
23,195
[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "SBFMXri", "GPR64", ":", "$", "dst", ",", "GPR64", ":", "$", "src", "," ]
GCC
rx
CPP
next_suggestion
CPU
23,196
[ "}" ]
[ "align_flags", "rx_align_for_label", "(", "rtx_insn", "*", "lab", ",", "int", "uses_threshold", ")", "{", "return", "align_flags", "(", "rx_align_log_for_label", "(", "lab", ",", "uses_threshold", ")", ",", "rx_max_skip_for_label", "(", "lab", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
23,197
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
23,198
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
BPF
CPP
stmt_completion
Virtual ISA
23,199
[ "<STR_LIT>", ")", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "setPh...