docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	MSP430	CPP	code_generation	MPU	27,600	[ "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
GCC	bfin	MD	stmt_completion	DSP	27,601	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]
LLVM	AArch64	CPP	next_suggestion	CPU	27,602	[ "if", "(", "ImmVal", "<", "Low", ")", "return", "false", ";" ]	[ "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";" ]
LLVM	AVR	CPP	code_generation	MPU	27,603	[ "void", "AVRFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	27,604	[ "}" ]	[ "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "PPCVSXFMAMutateID", ")", ";", "addPass", "(", ...
GCC	aarch64	CPP	stmt_completion	CPU	27,605	[ "m_target_parity", ";" ]	[ "int", "fma_forest", "::", "get_target_parity", "(", ")", "{", "return", "this", "->" ]
GCC	aarch64	MD	next_suggestion	CPU	27,606	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	27,607	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "sve_int_rdffr_pred", "<", "bit", "s", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "PPR8", ":", "$", "Pd", ")", ",", "(", "ins", "PPRAny", ":", "$", "Pg", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", "...
GCC	epiphany	CPP	program_repair	MPU	27,608	[ "<FIXS>", "jilted_mode", ",", "FP_MODE_NONE", ",", "NULL", ")", ";", "<FIXE>" ]	[ "}", "start_sequence", "(", ")", ";", "emit_set_fp_mode", "(", "EPIPHANY_MSW_ENTITY_ROUND_UNKNOWN", ",", "<BUGS>", "jilted_mode", ",", "NULL", ")", ";", "<BUGE>", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "need_commit", "=", "true"...
GCC	pdp11	MD	next_suggestion	MPU	27,609	[ "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]" ]	[ "(", "minus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	27,610	[ "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4i16_v4i32", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	27,611	[ "}" ]	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", "=...
LLVM	AMDGPU	CPP	code_generation	GPU	27,612	[ "Register", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";",...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	27,613	[ "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";" ]	[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ...
LLVM	X86	CPP	next_suggestion	CPU	27,614	[ "case", "X86", "::", "VMOVDQU32Z256mr", ":" ]	[ "static", "unsigned", "getYMMtoXMMStoreOpcode", "(", "unsigned", "StoreOpcode", ")", "{", "switch", "(", "StoreOpcode", ")", "{", "case", "X86", "::", "VMOVUPSYmr", ":", "case", "X86", "::", "VMOVAPSYmr", ":", "return", "X86", "::", "VMOVUPSmr", ";", "case", ...
GCC	mips	CPP	stmt_completion	CPU	27,615	[ ",", "VOIDmode", ")", ";" ]	[ "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ")", ";", "case", "GE", ":", "case", "GEU", ":", "return", "!", "TARGET_MIPS16", "&&", "cmp1", "==", "const1_rtx", ";", "case", "LT", ":", "case", "LTU", ":", "return", "arith_operand", "(", "cm...
LLVM	TVM	CPP	next_suggestion	Virtual ISA	27,616	[ "}" ]	[ "auto", "size", "(", ")", "const", "{", "return", "Data", ".", "size", "(", ")", ";" ]
GCC	sh	MD	next_suggestion	CPU	27,617	[ "{" ]	[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", ...
GCC	sh	MD	program_repair	CPU	27,618	[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sig...
GCC	rs6000	CPP	next_suggestion	CPU	27,619	[ "return", "mem", ";" ]	[ "shift", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "addr", "=", "gen_lowpart", "(", "SImode", ",", "addr", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "tmp", ",", "addr", ",", "GEN_INT",...
LLVM	Hexagon	TD	stmt_completion	DSP	27,620	[ "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{" ]	[ "def", "A4_vrminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$" ]
GCC	i386	MD	program_repair	CPU	27,621	[ "<FIXS>", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "ssebytemode", ">", "[", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", ...
GCC	i386	MD	next_suggestion	CPU	27,622	[ "<STR_LIT>" ]	[ "(", "plusminus", ":", "MMXMODEI8", "(", "match_operand", ":", "MMXMODEI8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	27,623	[ "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasDPP", "(", ")", "\|\|", "skipFu...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	27,624	[ "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ARM", "::", "FPSCR_NZCV", ")", ")", ";" ]	[ "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NU...
LLVM	SystemZ	TD	stmt_completion	CPU	27,625	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<...
LLVM	ARM	CPP	stmt_completion	CPU	27,626	[ "GPRRegClassID", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";" ]	[ "const", "TargetOperandInfo", "*", "OpInfo", "=", "ARMInsts", "[", "Opcode", "]", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "(", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "ARM", "::", "DPRRegClassID", "\|\|", "OpInfo...
GCC	i386	CPP	program_repair	CPU	27,627	[ "<FIXS>", "const", "char", "*", "const", "name", ";", "const", "enum", "processor_type", "processor", ";", "<FIXE>" ]	[ "static", "struct", "pta", "{", "<BUGS>", "const", "char", "*", "name", ";", "enum", "processor_type", "processor", ";", "<BUGE>", "}", "const", "processor_alias_table", "[", "]", "=", "{" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	27,628	[ "raw_ostream", "&", "O", ")", "{" ]	[ "void", "HSAILAsmPrinter", "::", "printDouble", "(", "uint64_t", "Val", "," ]
LLVM	PowerPC	CPP	next_suggestion	CPU	27,629	[ "SDValue", "CR7Reg", "=", "CurDAG", "->", "getRegister", "(", "PPC", "::", "CR7", ",", "MVT", "::", "i32", ")", ";" ]	[ "}", "}", "}", "}", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ...
LLVM	ARM	TD	next_suggestion	CPU	27,630	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...
LLVM	AArch64	TD	stmt_completion	CPU	27,631	[ ")", ",", "(", "AArch64mvni_msl", "imm0_255", ":", "$", "imm8", ",", "(", "i32", "imm", ":", "$", "shift", ")", ")", ")", "]", ">", ";" ]	[ "def", "MVNIv4s_msl", ":", "SIMDModifiedImmMoveMSL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "V128", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ...
LLVM	X86	TD	program_repair	CPU	27,632	[ "<FIXS>", "[", "(", "set", "GR8", ":", "$", "dst", ",", "(", "rotl", "GR8", ":", "$", "src1", ",", "(", "i8", "<NUM_LIT>", ")", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "rotl", "GR16", ...	[ "def", "ROR8r1", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR8", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "GR8", ":", "$", "dst", ",", "(", "rotl", "G...
GCC	c6x	MD	next_suggestion	VLIW	27,633	[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LI...
LLVM	M680x0	CPP	stmt_completion	MPU	27,634	[ ";" ]	[ "}", "Source", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "Source", ")", ";", "MemOpChains2", ".", "push_back", "(", "CreateCopyOfByValArgume...
GCC	mcore	CPP	stmt_completion	MPU	27,635	[ ";" ]	[ "*", "count", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", ...
GCC	rs6000	CPP	next_suggestion	CPU	27,636	[ "}" ]	[ "inline", "vector", "unsigned", "short", "vec_vminuh", "(", "vector", "unsigned", "short", "a1", ",", "vector", "unsigned", "short", "a2", ")", "{", "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vminuh", "(", "(", "vector", "s...
LLVM	ARM	TD	next_suggestion	CPU	27,637	[ "let", "retainsPreviousHalfElement", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";"...
GCC	m68k	MD	next_suggestion	MPU	27,638	[ "<STR_LIT>" ]	[ "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	i386	MD	stmt_completion	CPU	27,639	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	27,640	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC	arm	MD	next_suggestion	CPU	27,641	[ "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]	[ "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "...
GCC	tilegx	CPP	next_suggestion	VLIW	27,642	[ "tilegx_in_bundle", "=", "false", ";" ]	[ "fprintf", "(", "file", ",", "<STR_LIT>", "\\t{\\n", "<STR_LIT>", "<STR_LIT>", "\\tmove\\tr10, lr\\n", "<STR_LIT>", "<STR_LIT>", "\\tjal\\t%s\\n", "<STR_LIT>", "<STR_LIT>", "\\t}\\n", "<STR_LIT>", ",", "MCOUNT_NAME", ")", ";", "}" ]
LLVM	AArch64	CPP	program_repair	CPU	27,643	[ "<FIXS>", "CCVT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", "\|\|", "CmpVT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "\|\|", "CCVT", ".", "getVectorElementCount", "(", ")", "!=", "ElementCount", "::", "getFixed", "(", "<NUM_LIT>", ")", "\|\|", "<BUGS>", "CCVT", ".", "getVectorElementType", "...
GCC	sh	MD	stmt_completion	CPU	27,644	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	gcn	MD	program_repair	GPU	27,645	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "UNSPEC_SIN", "<STR_LIT>", ")", "(", "UNSPEC_COS", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FP", "[", "(", "match_op...
GCC	mips	CPP	code_generation	CPU	27,646	[ "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_raw", "("...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	27,647	[ "}" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "i8imm", ":", "$", "reg", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")...
GCC	aarch64	CPP	code_generation	CPU	27,648	[ "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert",...	[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...
LLVM	Mips	CPP	stmt_completion	CPU	27,649	[ ";" ]	[ "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i32", "&&", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i8", ")"...
LLVM	ARM	CPP	stmt_completion	CPU	27,650	[ "RI", ".", "isLowRegister", "(", "DstReg", ")", ")", "return", "false", ";" ]	[ "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowReg...
LLVM	ARM	TD	stmt_completion	CPU	27,651	[ "<STR_LIT>", ">", "{" ]	[ "def", "VecListDPairSpaced", ":", "RegisterOperand", "<", "DPair", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	27,652	[ "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "<NUM_LIT>", ")", ")", ";" ]	[ "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ARM", ":...
LLVM	R600	TD	next_suggestion	GPU	27,653	[ "}" ]	[ "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "inst", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	27,654	[ "O", ")", ";" ]	[ "void", "AMDGPUInstPrinter", "::", "printWaitVDST", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint8_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo...
LLVM	AArch64	CPP	next_suggestion	CPU	27,655	[ "<STR_LIT>", "::", "<STR_LIT>", "CC1", ",", "CC2", ";" ]	[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "V...
GCC	aarch64	MD	program_repair	CPU	27,656	[ "<FIXS>", "(", "UNSPEC_UZP1Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP2Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP", "<STR_LIT>", ")", "(", "UNSPEC_UZPQ", "<STR_LIT>", ")", "(", "UNSPEC_ZIP", "<STR_LIT>", ")", "(", "UNSPEC_ZIPQ", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "UNSPEC_TRN1", "<STR_LIT>", ")", "(", "UNSPEC_TRN2", "<STR_LIT>", ")", "(", "UNSPEC_TRN1Q", "<STR_LIT>", ")", "(", "UNSPEC_TRN2Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP1", "<STR_LIT>", ")", "(", "UNSPEC_UZP2", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_UZP1Q", "...
LLVM	PowerPC	CPP	program_repair	CPU	27,657	[ "<FIXS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "RLDICL", ")", ",", "PPC", "::", "X0", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC"...	[ "assert", "(", "isPowerOf2_32", "(", "MaxAlign", ")", "&&", "isInt16", "(", "MaxAlign", ")", "&&", "<STR_LIT>", "Invalid alignment!", "<STR_LIT>", ")", ";", "assert", "(", "isInt16", "(", "NegFrameSize", ")", "&&", "<STR_LIT>", "Unhandled stack size and alignment!",...
LLVM	ARM	CPP	next_suggestion	CPU	27,658	[ "}" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", ...
LLVM	Hexagon	TD	stmt_completion	DSP	27,659	[ "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...
GCC	rs6000	MD	stmt_completion	CPU	27,660	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	27,661	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::INSR", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMGTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMLEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return...
LLVM	AMDGPU	CPP	next_suggestion	GPU	27,662	[ "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "<NUM_LIT>", "-", "Offset", "-", "Width", ")", ";" ]	[ "static", "SDValue", "constantFoldBFE", "(", "SelectionDAG", "&", "DAG", ",", "IntTy", "Src0", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ",", "const", "SDLoc", "&", "DL", ")", "{", "if", "(", "Width", "+", "Offset", "<", "<NUM_LIT>", ")", "{" ...
LLVM	ARM	CPP	next_suggestion	CPU	27,663	[ "return", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "DepMI", ",", "DepMI", "->", "getNumOperands", "(", ")", ")", ";" ]	[ "unsigned", "ARMBaseInstrInfo", "::", "getOutputLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "DepMI", ")", "const", "{", "unsigned", "Reg", ...
LLVM	Hexagon	CPP	stmt_completion	DSP	27,664	[ ",", "MST", ",", "MCT", ")", ";" ]	[ "MCCodeEmitter", "*", "llvm", "::", "createHexagonMCCodeEmitter", "(", "MCInstrInfo", "const", "&", "MII", ",", "MCRegisterInfo", "const", "&", "MRI", ",", "MCSubtargetInfo", "const", "&", "MST", ",", "MCContext", "&", "MCT", ")", "{", "return", "new", "Hexago...
GCC	sparc	MD	stmt_completion	CPU	27,665	[ "<NUM_LIT>", "]", ",", "SImode", ")" ]	[ "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "sparc_split_mem_reg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	AArch64	TD	stmt_completion	CPU	27,666	[ "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_LS_LS_282ln", "]", ",", "(", "instregex" ]
GCC	avr	MD	next_suggestion	MPU	27,667	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	avr	MD	stmt_completion	MPU	27,668	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "not", ":", "HI", "(", "zero_extend", ":", "HI", "(", "not", ":", "QI", "(", "match_operand", ":...
GCC	rs6000	CPP	code_generation	CPU	27,669	[ "char", "", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(...	[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...
LLVM	Hexagon	TD	next_suggestion	DSP	27,670	[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM	PowerPC	CPP	next_suggestion	CPU	27,671	[ "HasDirectMove", "=", "false", ";" ]	[ "HasFPU", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false",...
LLVM	Hexagon	CPP	next_suggestion	DSP	27,672	[ "}" ]	[ "bool", "HexagonInstrInfo", "::", "isAbsoluteSet", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	27,673	[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_permvarsf256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "Y", ",", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8sf", ")", "_", "_", "W" ]
LLVM	ARM	CPP	next_suggestion	CPU	27,674	[ "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{" ]	[ "bool", "ARMCodeGenPrepare", "::", "isLegalToPromote", "(", "Value", "", "V", ")", "{", "auto", "", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "true", ";", "if", "(", "SafeToPromote", ".",...
LLVM	Hexagon	TD	next_suggestion	DSP	27,675	[ "}" ]	[ "def", "A2_sath", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>...
LLVM	AVR	CPP	stmt_completion	MPU	27,676	[ "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "(", "Insn", "&", "<NUM_LIT>", ")", "?" ]
LLVM	Hexagon	TD	stmt_completion	DSP	27,677	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32" ]
GCC	s390	CPP	next_suggestion	MPU	27,678	[ "}" ]	[ "if", "(", "get_attr_z14_cracked", "(", "insn", ")", ")", "mask", "\|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z14_expanded", "(", "insn", ")", ")", "mask", "\|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";", "if", "(", "get_attr_z14_endgroup", "(", "in...
GCC	avr	MD	next_suggestion	MPU	27,679	[ "}", ")" ]	[ "(", "unspec_volatile", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_MEMORY_BARRIER", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode"...
LLVM	AArch64	TD	next_suggestion	CPU	27,680	[ "}" ]	[ "def", "roW", ":", "LoadStore64RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", "regtype", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend64", ":", "$", "extend"...
GCC	nds32	MD	stmt_completion	CPU	27,681	[ ")", "]" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":"...
GCC	arm	CPP	stmt_completion	CPU	27,682	[ "<NUM_LIT>", ";" ]	[ "int", "const_ok_for_dimode_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "HOST_WIDE_INT", "hi_val", "=", "(", "i", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "HOST_WIDE_INT", "lo_val", "=", "i", "&", "<NUM_LIT>", ";", "rtx",...
LLVM	Hexagon	CPP	stmt_completion	DSP	27,683	[ ")", ")", "{" ]	[ "}", "else", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storerd_io", ")", ")", ".", "addFrameIndex", "(", "FI", "...
LLVM	M680x0	CPP	next_suggestion	MPU	27,684	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	27,685	[ "}" ]	[ "SDValue", "Shl_0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shl_1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Default", "=", "[", "this", ",", "N", "]", "(", ")", "->", "void", "{", "SelectCode",...
LLVM	Nyuzi	CPP	stmt_completion	GPU	27,686	[ "false", ";" ]	[ "bool", "NyuziTTIImpl", "::", "hasBranchDivergence", "(", ")", "const", "{", "return" ]
LLVM	AMDGPU	CPP	program_repair	GPU	27,687	[ "<FIXS>", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "\|\|", "OpToFold", ".", "isFI", "(", ")", "\|\|", "OpToFold", ".", "isGlobal", "(", ")", ";", "<FIXE>" ]	[ "SmallVector", "FoldCandidate", ",", "<NUM_LIT>", ">", "FoldList", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "\|\|", "OpToFold", ".", ...
LLVM	M68k	TD	stmt_completion	MPU	27,688	[ ",", "(", "CALLj", "MxARI32", ":", "$", "dst", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "MxCall", "iPTR", ":", "$", "dst", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	27,689	[ ")", ",", "(", "LI", "tblockaddress", ":", "$", "in", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "PPClo", "tblockaddress", ":", "$", "in", ",", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	27,690	[ "if", "(", "!", "InnerIsSel", ")", "return", "false", ";" ]	[ "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueRes", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseRes",...
GCC	i386	MD	next_suggestion	CPU	27,691	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	27,692	[ "BB", "->", "erase", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";" ]	[ "return", "BB", ";", "case", "ARM", "::", "t2STRH_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRH_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "STRi_preidx", ":", "case", "ARM", "::", "STRBi_p...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	27,693	[ "}" ]	[ "case", "WebAssembly", "::", "LOAD16_U_I64", ":", "case", "WebAssembly", "::", "LOAD32_S_I64", ":", "case", "WebAssembly", "::", "LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I32", ":", "case",...
LLVM	AMDGPU	CPP	stmt_completion	GPU	27,694	[ "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "AddrSpace", ",", "FlatVariant", ")", ")", ";" ]	[ "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", ";", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "(", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "\|\|", "Subtarget", "->" ]
LLVM	Sparc	CPP	stmt_completion	CPU	27,695	[ "*", "subExpr", ";" ]	[ "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "false", ";", "StringRef", "name", "=", "Tok", ".", "getString", "(", ")", ";", "SparcMCExpr", "::", "VariantKind", "VK", "=", "SparcMCExpr", "::", "parseVariantKi...
LLVM	X86	TD	next_suggestion	CPU	27,696	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	VE	TD	stmt_completion	CPU	27,697	[ "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddul_vsvvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDULivl_v", "(", "LO7", "$", "I", ")", ",", "v256f64", ...
LLVM	AArch64	CPP	stmt_completion	CPU	27,698	[ "&", "MI", ")", "{" ]	[ "static", "bool", "isNarrowLoad", "(", "MachineInstr" ]
LLVM	Hexagon	TD	next_suggestion	DSP	27,699	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...

LLVM

MSP430

CPP

code_generation

MPU

27,600

[ "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

GCC

bfin

MD

stmt_completion

DSP

27,601

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]

LLVM

AArch64

CPP

next_suggestion

CPU

27,602

[ "if", "(", "ImmVal", "<", "Low", ")", "return", "false", ";" ]

[ "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";" ]

LLVM

AVR

CPP

code_generation

MPU

27,603

[ "void", "AVRFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

27,604

[ "}" ]

[ "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "PPCVSXFMAMutateID", ")", ";", "addPass", "(", ...

GCC

aarch64

CPP

stmt_completion

CPU

27,605

[ "m_target_parity", ";" ]

[ "int", "fma_forest", "::", "get_target_parity", "(", ")", "{", "return", "this", "->" ]

GCC

aarch64

MD

next_suggestion

CPU

27,606

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

27,607

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "sve_int_rdffr_pred", "<", "bit", "s", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "PPR8", ":", "$", "Pd", ")", ",", "(", "ins", "PPRAny", ":", "$", "Pg", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", "...

GCC

epiphany

CPP

program_repair

MPU

27,608

[ "<FIXS>", "jilted_mode", ",", "FP_MODE_NONE", ",", "NULL", ")", ";", "<FIXE>" ]

[ "}", "start_sequence", "(", ")", ";", "emit_set_fp_mode", "(", "EPIPHANY_MSW_ENTITY_ROUND_UNKNOWN", ",", "<BUGS>", "jilted_mode", ",", "NULL", ")", ";", "<BUGE>", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "need_commit", "=", "true"...

GCC

pdp11

MD

next_suggestion

MPU

27,609

[ "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]" ]

[ "(", "minus", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

27,610

[ "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4i16_v4i32", ":", "BaseSIMDDifferentThreeVector", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

27,611

[ "}" ]

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", "=...

LLVM

AMDGPU

CPP

code_generation

GPU

27,612

[ "Register", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";",...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

27,613

[ "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";" ]

[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ...

LLVM

X86

CPP

next_suggestion

CPU

27,614

[ "case", "X86", "::", "VMOVDQU32Z256mr", ":" ]

[ "static", "unsigned", "getYMMtoXMMStoreOpcode", "(", "unsigned", "StoreOpcode", ")", "{", "switch", "(", "StoreOpcode", ")", "{", "case", "X86", "::", "VMOVUPSYmr", ":", "case", "X86", "::", "VMOVAPSYmr", ":", "return", "X86", "::", "VMOVUPSmr", ";", "case", ...

GCC

mips

CPP

stmt_completion

CPU

27,615

[ ",", "VOIDmode", ")", ";" ]

[ "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ")", ";", "case", "GE", ":", "case", "GEU", ":", "return", "!", "TARGET_MIPS16", "&&", "cmp1", "==", "const1_rtx", ";", "case", "LT", ":", "case", "LTU", ":", "return", "arith_operand", "(", "cm...

LLVM

TVM

CPP

next_suggestion

Virtual ISA

27,616

[ "}" ]

[ "auto", "size", "(", ")", "const", "{", "return", "Data", ".", "size", "(", ")", ";" ]

GCC

sh

MD

next_suggestion

CPU

27,617

[ "{" ]

[ "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", ...

GCC

sh

MD

program_repair

CPU

27,618

[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sig...

GCC

rs6000

CPP

next_suggestion

CPU

27,619

[ "return", "mem", ";" ]

[ "shift", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "addr", "=", "gen_lowpart", "(", "SImode", ",", "addr", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "tmp", ",", "addr", ",", "GEN_INT",...

LLVM

Hexagon

TD

stmt_completion

DSP

27,620

[ "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{" ]

[ "def", "A4_vrminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$" ]

GCC

i386

MD

program_repair

CPU

27,621

[ "<FIXS>", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "ssebytemode", ">", "[", "(", "match_operand", ":", "ssebytemode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", ...

GCC

i386

MD

next_suggestion

CPU

27,622

[ "<STR_LIT>" ]

[ "(", "plusminus", ":", "MMXMODEI8", "(", "match_operand", ":", "MMXMODEI8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI8", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

27,623

[ "bool", "GCNDPPCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasDPP", "(", ")", "||", "skipFu...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

27,624

[ "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "ARM", "::", "FPSCR_NZCV", ")", ")", ";" ]

[ "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NU...

LLVM

SystemZ

TD

stmt_completion

CPU

27,625

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<...

LLVM

ARM

CPP

stmt_completion

CPU

27,626

[ "GPRRegClassID", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";" ]

[ "const", "TargetOperandInfo", "*", "OpInfo", "=", "ARMInsts", "[", "Opcode", "]", ".", "OpInfo", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "(", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "ARM", "::", "DPRRegClassID", "||", "OpInfo...

GCC

i386

CPP

program_repair

CPU

27,627

[ "<FIXS>", "const", "char", "*", "const", "name", ";", "const", "enum", "processor_type", "processor", ";", "<FIXE>" ]

[ "static", "struct", "pta", "{", "<BUGS>", "const", "char", "*", "name", ";", "enum", "processor_type", "processor", ";", "<BUGE>", "}", "const", "processor_alias_table", "[", "]", "=", "{" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

27,628

[ "raw_ostream", "&", "O", ")", "{" ]

[ "void", "HSAILAsmPrinter", "::", "printDouble", "(", "uint64_t", "Val", "," ]

LLVM

PowerPC

CPP

next_suggestion

CPU

27,629

[ "SDValue", "CR7Reg", "=", "CurDAG", "->", "getRegister", "(", "PPC", "::", "CR7", ",", "MVT", "::", "i32", ")", ";" ]

[ "}", "}", "}", "}", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ...

LLVM

ARM

TD

next_suggestion

CPU

27,630

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...

LLVM

AArch64

TD

stmt_completion

CPU

27,631

[ ")", ",", "(", "AArch64mvni_msl", "imm0_255", ":", "$", "imm8", ",", "(", "i32", "imm", ":", "$", "shift", ")", ")", ")", "]", ">", ";" ]

[ "def", "MVNIv4s_msl", ":", "SIMDModifiedImmMoveMSL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "V128", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ...

LLVM

X86

TD

program_repair

CPU

27,632

[ "<FIXS>", "[", "(", "set", "GR8", ":", "$", "dst", ",", "(", "rotl", "GR8", ":", "$", "src1", ",", "(", "i8", "<NUM_LIT>", ")", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "rotl", "GR16", ...

[ "def", "ROR8r1", ":", "I", "<NUM_LIT>", ",", "MRM1r", ",", "(", "outs", "GR8", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "GR8", ":", "$", "dst", ",", "(", "rotl", "G...

GCC

c6x

MD

next_suggestion

VLIW

27,633

[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LI...

LLVM

M680x0

CPP

stmt_completion

MPU

27,634

[ ";" ]

[ "}", "Source", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "Source", ")", ";", "MemOpChains2", ".", "push_back", "(", "CreateCopyOfByValArgume...

GCC

mcore

CPP

stmt_completion

MPU

27,635

[ ";" ]

[ "*", "count", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", ...

GCC

rs6000

CPP

next_suggestion

CPU

27,636

[ "}" ]

[ "inline", "vector", "unsigned", "short", "vec_vminuh", "(", "vector", "unsigned", "short", "a1", ",", "vector", "unsigned", "short", "a2", ")", "{", "return", "(", "vector", "unsigned", "short", ")", "_", "_", "builtin_altivec_vminuh", "(", "(", "vector", "s...

LLVM

ARM

TD

next_suggestion

CPU

27,637

[ "let", "retainsPreviousHalfElement", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";"...

GCC

m68k

MD

next_suggestion

MPU

27,638

[ "<STR_LIT>" ]

[ "(", "div", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

i386

MD

stmt_completion

CPU

27,639

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

27,640

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

GCC

arm

MD

next_suggestion

CPU

27,641

[ "(", "not", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")" ]

[ "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "SI", "(", "ior", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "...

GCC

tilegx

CPP

next_suggestion

VLIW

27,642

[ "tilegx_in_bundle", "=", "false", ";" ]

[ "fprintf", "(", "file", ",", "<STR_LIT>", "\\t{\\n", "<STR_LIT>", "<STR_LIT>", "\\tmove\\tr10, lr\\n", "<STR_LIT>", "<STR_LIT>", "\\tjal\\t%s\\n", "<STR_LIT>", "<STR_LIT>", "\\t}\\n", "<STR_LIT>", ",", "MCOUNT_NAME", ")", ";", "}" ]

LLVM

AArch64

CPP

program_repair

CPU

27,643

[ "<FIXS>", "CCVT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", "||", "CmpVT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "||", "CCVT", ".", "getVectorElementCount", "(", ")", "!=", "ElementCount", "::", "getFixed", "(", "<NUM_LIT>", ")", "||", "<BUGS>", "CCVT", ".", "getVectorElementType", "...

GCC

sh

MD

stmt_completion

CPU

27,644

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

gcn

MD

program_repair

GPU

27,645

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "UNSPEC_SIN", "<STR_LIT>", ")", "(", "UNSPEC_COS", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FP", "[", "(", "match_op...

GCC

mips

CPP

code_generation

CPU

27,646

[ "static", "void", "mips_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT_ABI", ")", "return", ";", "tree", "exceptions_var", "=", "create_tmp_var_raw", "("...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

27,647

[ "}" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "i8imm", ":", "$", "reg", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")...

GCC

aarch64

CPP

code_generation

CPU

27,648

[ "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc_assert",...

[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...

LLVM

Mips

CPP

stmt_completion

CPU

27,649

[ ";" ]

[ "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i32", "&&", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i8", ")"...

LLVM

ARM

CPP

stmt_completion

CPU

27,650

[ "RI", ".", "isLowRegister", "(", "DstReg", ")", ")", "return", "false", ";" ]

[ "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowReg...

LLVM

ARM

TD

stmt_completion

CPU

27,651

[ "<STR_LIT>", ">", "{" ]

[ "def", "VecListDPairSpaced", ":", "RegisterOperand", "<", "DPair", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

27,652

[ "(", "(", "NextReg", "-", "R4BaseReg", ")", "*", "<NUM_LIT>", ")", ")", ";" ]

[ "unsigned", "MaxAlign", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getMaxAlignment", "(", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ARM", ":...

LLVM

R600

TD

next_suggestion

GPU

27,653

[ "}" ]

[ "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "inst", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

27,654

[ "O", ")", ";" ]

[ "void", "AMDGPUInstPrinter", "::", "printWaitVDST", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint8_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo...

LLVM

AArch64

CPP

next_suggestion

CPU

27,655

[ "<STR_LIT>", "::", "<STR_LIT>", "CC1", ",", "CC2", ";" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "V...

GCC

aarch64

MD

program_repair

CPU

27,656

[ "<FIXS>", "(", "UNSPEC_UZP1Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP2Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP", "<STR_LIT>", ")", "(", "UNSPEC_UZPQ", "<STR_LIT>", ")", "(", "UNSPEC_ZIP", "<STR_LIT>", ")", "(", "UNSPEC_ZIPQ", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "UNSPEC_TRN1", "<STR_LIT>", ")", "(", "UNSPEC_TRN2", "<STR_LIT>", ")", "(", "UNSPEC_TRN1Q", "<STR_LIT>", ")", "(", "UNSPEC_TRN2Q", "<STR_LIT>", ")", "(", "UNSPEC_UZP1", "<STR_LIT>", ")", "(", "UNSPEC_UZP2", "<STR_LIT>", ")", "<BUGS>", "(", "UNSPEC_UZP1Q", "...

LLVM

PowerPC

CPP

program_repair

CPU

27,657

[ "<FIXS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "RLDICL", ")", ",", "PPC", "::", "X0", ")", "<FIXE>", "<FIXS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC"...

[ "assert", "(", "isPowerOf2_32", "(", "MaxAlign", ")", "&&", "isInt16", "(", "MaxAlign", ")", "&&", "<STR_LIT>", "Invalid alignment!", "<STR_LIT>", ")", ";", "assert", "(", "isInt16", "(", "NegFrameSize", ")", "&&", "<STR_LIT>", "Unhandled stack size and alignment!",...

LLVM

ARM

CPP

next_suggestion

CPU

27,658

[ "}" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", ...

LLVM

Hexagon

TD

stmt_completion

DSP

27,659

[ "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ...

GCC

rs6000

MD

stmt_completion

CPU

27,660

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

27,661

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::INSR", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMGTz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::CMLEz", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return...

LLVM

AMDGPU

CPP

next_suggestion

GPU

27,662

[ "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "<NUM_LIT>", "-", "Offset", "-", "Width", ")", ";" ]

[ "static", "SDValue", "constantFoldBFE", "(", "SelectionDAG", "&", "DAG", ",", "IntTy", "Src0", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ",", "const", "SDLoc", "&", "DL", ")", "{", "if", "(", "Width", "+", "Offset", "<", "<NUM_LIT>", ")", "{" ...

LLVM

ARM

CPP

next_suggestion

CPU

27,663

[ "return", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "DepMI", ",", "DepMI", "->", "getNumOperands", "(", ")", ")", ";" ]

[ "unsigned", "ARMBaseInstrInfo", "::", "getOutputLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "DepMI", ")", "const", "{", "unsigned", "Reg", ...

LLVM

Hexagon

CPP

stmt_completion

DSP

27,664

[ ",", "MST", ",", "MCT", ")", ";" ]

[ "MCCodeEmitter", "*", "llvm", "::", "createHexagonMCCodeEmitter", "(", "MCInstrInfo", "const", "&", "MII", ",", "MCRegisterInfo", "const", "&", "MRI", ",", "MCSubtargetInfo", "const", "&", "MST", ",", "MCContext", "&", "MCT", ")", "{", "return", "new", "Hexago...

GCC

sparc

MD

stmt_completion

CPU

27,665

[ "<NUM_LIT>", "]", ",", "SImode", ")" ]

[ "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "sparc_split_mem_reg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

AArch64

TD

stmt_completion

CPU

27,666

[ "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_LS_LS_282ln", "]", ",", "(", "instregex" ]

GCC

avr

MD

next_suggestion

MPU

27,667

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

avr

MD

stmt_completion

MPU

27,668

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "not", ":", "HI", "(", "zero_extend", ":", "HI", "(", "not", ":", "QI", "(", "match_operand", ":...

GCC

rs6000

CPP

code_generation

CPU

27,669

[ "char", "*", "output_cbranch", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "<NUM_LIT>", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(...

[ "Output", "a", "conditional", "branch", "to", "LABEL", ".", "CODE", "is", "the", "comparison", "code", ".", "CC_MODE", "is", "the", "mode", "of", "the", "CC", "register", ".", "REVERSED", "is", "non-zero", "if", "we", "should", "reverse", "the", "sense", ...

LLVM

Hexagon

TD

next_suggestion

DSP

27,670

[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...

LLVM

PowerPC

CPP

next_suggestion

CPU

27,671

[ "HasDirectMove", "=", "false", ";" ]

[ "HasFPU", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false",...

LLVM

Hexagon

CPP

next_suggestion

DSP

27,672

[ "}" ]

[ "bool", "HexagonInstrInfo", "::", "isAbsoluteSet", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

27,673

[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_permvarsf256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "Y", ",", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8sf", ")", "_", "_", "W" ]

LLVM

ARM

CPP

next_suggestion

CPU

27,674

[ "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{" ]

[ "bool", "ARMCodeGenPrepare", "::", "isLegalToPromote", "(", "Value", "*", "V", ")", "{", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "!", "I", ")", "return", "true", ";", "if", "(", "SafeToPromote", ".",...

LLVM

Hexagon

TD

next_suggestion

DSP

27,675

[ "}" ]

[ "def", "A2_sath", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>...

LLVM

AVR

CPP

stmt_completion

MPU

27,676

[ "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "(", "Insn", "&", "<NUM_LIT>", ")", "?" ]

LLVM

Hexagon

TD

stmt_completion

DSP

27,677

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32" ]

GCC

s390

CPP

next_suggestion

MPU

27,678

[ "}" ]

[ "if", "(", "get_attr_z14_cracked", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z14_expanded", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";", "if", "(", "get_attr_z14_endgroup", "(", "in...

GCC

avr

MD

next_suggestion

MPU

27,679

[ "}", ")" ]

[ "(", "unspec_volatile", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_MEMORY_BARRIER", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_SCRATCH", "(", "Pmode"...

LLVM

AArch64

TD

next_suggestion

CPU

27,680

[ "}" ]

[ "def", "roW", ":", "LoadStore64RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", "regtype", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend64", ":", "$", "extend"...

GCC

nds32

MD

stmt_completion

CPU

27,681

[ ")", "]" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":"...

GCC

arm

CPP

stmt_completion

CPU

27,682

[ "<NUM_LIT>", ";" ]

[ "int", "const_ok_for_dimode_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "HOST_WIDE_INT", "hi_val", "=", "(", "i", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "HOST_WIDE_INT", "lo_val", "=", "i", "&", "<NUM_LIT>", ";", "rtx",...

LLVM

Hexagon

CPP

stmt_completion

DSP

27,683

[ ")", ")", "{" ]

[ "}", "else", "if", "(", "Hexagon", "::", "DoubleRegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "S2_storerd_io", ")", ")", ".", "addFrameIndex", "(", "FI", "...

LLVM

M680x0

CPP

next_suggestion

MPU

27,684

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

27,685

[ "}" ]

[ "SDValue", "Shl_0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shl_1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Default", "=", "[", "this", ",", "N", "]", "(", ")", "->", "void", "{", "SelectCode",...

LLVM

Nyuzi

CPP

stmt_completion

GPU

27,686

[ "false", ";" ]

[ "bool", "NyuziTTIImpl", "::", "hasBranchDivergence", "(", ")", "const", "{", "return" ]

LLVM

AMDGPU

CPP

program_repair

GPU

27,687

[ "<FIXS>", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", "||", "OpToFold", ".", "isGlobal", "(", ")", ";", "<FIXE>" ]

[ "SmallVector", "FoldCandidate", ",", "<NUM_LIT>", ">", "FoldList", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", ...

LLVM

M68k

TD

stmt_completion

MPU

27,688

[ ",", "(", "CALLj", "MxARI32", ":", "$", "dst", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "MxCall", "iPTR", ":", "$", "dst", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

27,689

[ ")", ",", "(", "LI", "tblockaddress", ":", "$", "in", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "PPClo", "tblockaddress", ":", "$", "in", ",", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

27,690

[ "if", "(", "!", "InnerIsSel", ")", "return", "false", ";" ]

[ "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueRes", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseRes",...

GCC

i386

MD

next_suggestion

CPU

27,691

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

27,692

[ "BB", "->", "erase", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";" ]

[ "return", "BB", ";", "case", "ARM", "::", "t2STRH_preidx", ":", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "t2STRH_PRE", ")", ")", ";", "return", "BB", ";", "case", "ARM", "::", "STRi_preidx", ":", "case", "ARM", "::", "STRBi_p...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

27,693

[ "}" ]

[ "case", "WebAssembly", "::", "LOAD16_U_I64", ":", "case", "WebAssembly", "::", "LOAD32_S_I64", ":", "case", "WebAssembly", "::", "LOAD32_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD_I32", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I32", ":", "case",...

LLVM

AMDGPU

CPP

stmt_completion

GPU

27,694

[ "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "AddrSpace", ",", "FlatVariant", ")", ")", ";" ]

[ "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", ";", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "(", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "||", "Subtarget", "->" ]

LLVM

Sparc

CPP

stmt_completion

CPU

27,695

[ "*", "subExpr", ";" ]

[ "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "false", ";", "StringRef", "name", "=", "Tok", ".", "getString", "(", ")", ";", "SparcMCExpr", "::", "VariantKind", "VK", "=", "SparcMCExpr", "::", "parseVariantKi...

LLVM

X86

TD

next_suggestion

CPU

27,696

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

VE

TD

stmt_completion

CPU

27,697

[ "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddul_vsvvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDULivl_v", "(", "LO7", "$", "I", ")", ",", "v256f64", ...

LLVM

AArch64

CPP

stmt_completion

CPU

27,698

[ "&", "MI", ")", "{" ]

[ "static", "bool", "isNarrowLoad", "(", "MachineInstr" ]

LLVM

Hexagon

TD

next_suggestion

DSP

27,699

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...