docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,800	[ ")", "return", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ";" ]	[ "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>", ")", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";", "if", "(", "RI", ".", "getRegS...
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,801	[ "return", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ";" ]	[ "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "Width...
GCC	aarch64	CPP	code_generation	CPU	4,802	[ "bool", "aarch64_sve_index_immediate_p", "(", "rtx", "base_or_step", ")", "{", "return", "(", "CONST_INT_P", "(", "base_or_step", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "base_or_step", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "Return", "true", "if", "BASE_OR_STEP", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "INDEX", "instruction", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,803	[ "SDLoc", "dl", "(", "Op", ")", ";" ]	[ "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "SrcVal", ".", "getValueType", "(", ")", ".", "isVector",...
LLVM	AVR	CPP	stmt_completion	MPU	4,804	[ "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]	[ "auto", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DL", ")", ")", ";", ...
LLVM	AArch64	CPP	next_suggestion	CPU	4,805	[ "}" ]	[ "if", "(", "CIdx", "&&", "(", "CIdx", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "CI", "=", "DAG", ".", "getTargetConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ";"...
GCC	pa	MD	next_suggestion	CPU	4,806	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	4,807	[ "bool", "ARMInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction",...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...
GCC	rs6000	CPP	code_generation	CPU	4,808	[ "bool", "can_be_rotated_to_positive_16bits", "(", "HOST_WIDE_INT", "c", ")", "{", "int", "rot", "=", "<NUM_LIT>", ";", "bool", "res", "=", "can_be_rotated_to_lowbits", "(", "c", ",", "<NUM_LIT>", ",", "&", "rot", ")", ";", "return", "res", "&&", "rot", ">", ...	[ "Check", "if", "C", "(", "as", "64bit", "integer", ")", "can", "be", "rotated", "to", "a", "positive", "16bits", "constant", "which", "contains", "48bits", "leading", "zeros", "and", "16bits", "of", "any", "value", "." ]
GCC	arm	CPP	stmt_completion	CPU	4,809	[ "_", "a", ")", "{" ]	[ "_", "_", "arm_vpnot", "(", "mve_pred16_t", "_" ]
LLVM	X86	CPP	stmt_completion	CPU	4,810	[ "<NUM_LIT>", ";" ]	[ "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>", ";", "return", "-" ]
LLVM	ARM	CPP	next_suggestion	CPU	4,811	[ "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";" ]	[ "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "g...
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,812	[ "}" ]	[ "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";",...
GCC	ia64	MD	stmt_completion	CPU	4,813	[ ",", "false", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM	ARM64	CPP	stmt_completion	CPU	4,814	[ "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "SDValue", "ARM64TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "("...
LLVM	AArch64	CPP	stmt_completion	CPU	4,815	[ "(", ")", ";" ]	[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineTraceMetrics", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineTraceMe...
GCC	tilepro	CPP	stmt_completion	VLIW	4,816	[ ";" ]	[ "insn", "=", "emit_insn", "(", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,817	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
LLVM	AArch64	CPP	next_suggestion	CPU	4,818	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "(", "void", ")", "EltTy", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "i8", "\|\|", "EltTy", "==", "MVT", "::", "i16", "\|\|", "EltTy", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Sign extending from an invalid type", "<STR_LIT>", ")", ";", ...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,819	[ ",", "DAG", ")", "}", ")", ";" ]	[ "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "dl", ",", "ResTy", ",", "{", "WideOp0", ",", "WideOp1", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "EVT", "RetTy", "=", "getTypeToTransformTo", ...
LLVM	MSP430	CPP	stmt_completion	MPU	4,820	[ "->", "getRegisterInfo", "(", ")", ";" ]	[ "const", "MSP430RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")" ]
LLVM	Hexagon	CPP	code_generation	DSP	4,821	[ "bool", "HexagonDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", "Res", ";", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
GCC	mn10300	MD	stmt_completion	MPU	4,822	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,823	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	4,824	[ "HalfV0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "N", ",", "S", "}", ")", ";" ]	[ "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsUndef", "=", "true", ",", "IsSplat", "=", "true", ";",...
LLVM	X86	CPP	next_suggestion	CPU	4,825	[ "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "MOV8mr", ")", ")", ";" ]	[ "if", "(", "!", "SetCCI", ".", "mayStore", "(", ")", ")", "{", "assert", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Cannot have a non-register defined operand to SETcc!", "<STR_LIT>", ")", ";", "MRI", ...
LLVM	PowerPC	TD	next_suggestion	CPU	4,826	[ "dag", "BE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]	[ "dag", "LE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A2", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extrac...
LLVM	X86	CPP	next_suggestion	CPU	4,827	[ "InstructionCost", "Cost", "=", "NumOfMemOps", "", "(", "MemOpCost", "+", "NumOfShufflesPerStore", "", "ShuffleCost", ")", "+", "NumOfMoves", ";" ]	[ "static", "const", "CostTblEntry", "AVX512InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "M...
GCC	i386	MD	next_suggestion	CPU	4,828	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "VI_16_32", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	4,829	[ "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd", ")", ";" ]	[ "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "rGPR", ":", "$", "Rt", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	4,830	[ "}" ]	[ "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "$28", "<STR_LIT>", ",", "Mips", "::", "GP", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "Mips", "::", "SP", ")", ".", "...
LLVM	PowerPC	TD	next_suggestion	CPU	4,831	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DCMX", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...
LLVM	Hexagon	TD	next_suggestion	DSP	4,832	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	4,833	[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";" ]	[ "}", "if", "(", "SrcReg", "==", "PPC", "::", "X3", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "MachineBasicBlock", "::", "const_instr_iterator", ...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,834	[ ")", "->", "hasEHReturn", "(", ")", ";" ]	[ "Hexagon", "::", "R16", ",", "Hexagon", "::", "R17", ",", "Hexagon", "::", "R18", ",", "Hexagon", "::", "R19", ",", "Hexagon", "::", "R20", ",", "Hexagon", "::", "R21", ",", "Hexagon", "::", "R22", ",", "Hexagon", "::", "R23", ",", "Hexagon", "::", ...
LLVM	AArch64	CPP	stmt_completion	CPU	4,835	[ "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT...	[ "int", "AArch64TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "", "Tp", ",", "int", "Index", ",", "Type", "", "SubTp", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", "\|\|", "Kind", "==", "TTI",...
LLVM	AArch64	TD	stmt_completion	CPU	4,836	[ "=", "name", ";" ]	[ "class", "DBnXS", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "encoding", ",", "bits", "<", "<NUM_LIT>", ">", "immValue", ">", ":", "SearchableTable", "{", "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...
LLVM	ARM	CPP	stmt_completion	CPU	4,837	[ "return", "nullptr", ";" ]	[ "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "MI", ";", "while", "(", "CmpMI", "!=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "ARM", "::", "VP...
LLVM	PowerPC	TD	stmt_completion	CPU	4,838	[ "PPCRegCRRCAsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
LLVM	ARM64	TD	next_suggestion	CPU	4,839	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	4,840	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "MAXI_U_H_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", "," ]
LLVM	Lanai	CPP	stmt_completion	CPU	4,841	[ "<NUM_LIT>", ";" ]	[ "bool", "LanaiInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ")", ...
GCC	m32c	MD	stmt_completion	MPU	4,842	[ ")", "]" ]	[ "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,843	[ "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", ...
GCC	arm	CPP	code_generation	CPU	4,844	[ "static", "unsigned", "long", "thumb1_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "<NUM_LIT>", ";", "reg", ...	[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,845	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<N...
LLVM	X86	TD	next_suggestion	CPU	4,846	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]	[ "def", "ICXWriteResGroup4", ":", "SchedWriteRes", "<", "[", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	PTX	CPP	stmt_completion	GPU	4,847	[ "MCInstrInfo", "(", ")", ";" ]	[ "static", "MCInstrInfo", "", "createPTXMCInstrInfo", "(", ")", "{", "MCInstrInfo", "", "X", "=", "new" ]
LLVM	ARM	CPP	next_suggestion	CPU	4,848	[ "if", "(", "NewReg", "!=", "<NUM_LIT>", ")", "{" ]	[ "MachineInstr", "", "Def", "=", "MRI", "->", "getVRegDef", "(", "", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,849	[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,850	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "class", "BaseFPConversion", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "dstType", ",", "RegisterClass", "srcType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":"...
LLVM	X86	TD	next_suggestion	CPU	4,851	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "def", "BWWriteResGroup7", ":", "SchedWriteRes", "<", "[", "BWPort15", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,852	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...
GCC	epiphany	MD	stmt_completion	MPU	4,853	[ "]", ")" ]	[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,854	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_paslhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...
GCC	pa	MD	stmt_completion	CPU	4,855	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	4,856	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	ia64	CPP	stmt_completion	CPU	4,857	[ "current_frame_info", ".", "r", "[", "r", "]", "\|\|", "regno", "==", "emitted_frame_related_regs", "[", "r", "]", ")", "return", "<NUM_LIT>", ";" ]	[ "for", "(", "r", "=", "reg_save_b0", ";", "r", "<=", "reg_save_ar_lc", ";", "r", "++", ")", "if", "(", "regno", "==" ]
GCC	m68k	MD	stmt_completion	MPU	4,858	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	sparc	MD	program_repair	CPU	4,859	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "not", ":", "DI", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT...
LLVM	AArch64	TD	stmt_completion	CPU	4,860	[ "BarrierAsmOperand", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,861	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
LLVM	AArch64	TD	stmt_completion	CPU	4,862	[ "<STR_LIT>", ";" ]	[ "def", "simm10Scaled", ":", "Operand", "<", "i64", ">", "{", "let", "ParserMatchClass", "=", "SImm10s8Operand", ";", "let", "DecoderMethod", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	4,863	[ "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ")", "{" ]	[ "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}...
LLVM	X86	CPP	next_suggestion	CPU	4,864	[ "case", "ISD", "::", "SADDSAT", ":" ]	[ "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,865	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_bitspliti", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeS_2op", ">", ",", "Enc_311...
LLVM	PowerPC	CPP	next_suggestion	CPU	4,866	[ "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "Tmp", ")", ";" ]	[ "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled FP_TO_INT type in custom expander!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", "...
GCC	i386	MD	stmt_completion	CPU	4,867	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC	i386	MD	stmt_completion	CPU	4,868	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HF", "[", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RCP", ")", ")", "]", "<STR_LIT>", "<STR_L...
LLVM	Hexagon	TD	stmt_completion	DSP	4,869	[ ",", "DoubleRegs", ">", ";" ]	[ "def", "S4_stored_locked", ":", "T_store_locked", "<", "<STR_LIT>" ]
GCC	s390	MD	next_suggestion	MPU	4,870	[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>",...
LLVM	X86	TD	program_repair	CPU	4,871	[ "<FIXS>", "defm", "Z128", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode128", ",", "MaskNode128", ",", "sched", ".", "XMM", ",", "<FIXE>", "<FIXS>", "defm", "Z256", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode256", ",", ...	[ "PatFrag", "mtruncFrag", ",", "Predicate", "prd", "=", "HasAVX512", ">", "{", "let", "Predicates", "=", "[", "HasVLX", ",", "prd", "]", "in", "{", "<BUGS>", "defm", "Z128", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode128", ",", "MaskNo...
GCC	bpf	CPP	next_suggestion	Virtual ISA	4,872	[ "}" ]	[ "if", "(", "", "cum", "<=", "<NUM_LIT>", "&&", "", "cum", "+", "num_words", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", "always_inline", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ")"...
GCC	avr	MD	stmt_completion	MPU	4,873	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "...
GCC	aarch64	CPP	stmt_completion	CPU	4,874	[ "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_PACIA1716", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]	[ "tree", "ftype_pointer_auth", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node", ",", "unsigned_intDI_type_node", ",", "NULL_TREE", ")", ";", "tree", "ftype_pointer_strip", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node"...
LLVM	ARM	TD	stmt_completion	CPU	4,875	[ "]", ">", ";" ]	[ "def", "VST2q32Pseudo", ":", "VSTQQPseudo", "<", "IIC_VST2x2", ">", ",", "Sched", "<", "[", "WriteVST4" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	4,876	[ "CollectStream", ".", "flush", "(", ")", ";" ]	[ "getLexer", "(", ")", ".", "setSkipSpace", "(", "false", ")", ";", "bool", "FoundEnd", "=", "false", ";", "while", "(", "!", "isToken", "(", "AsmToken", "::", "Eof", ")", ")", "{", "while", "(", "isToken", "(", "AsmToken", "::", "Space", ")", ")", ...
LLVM	ARM64	TD	stmt_completion	CPU	4,877	[ ";" ]	[ "def", "vecshiftR32Narrow", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_...
LLVM	AArch64	TD	next_suggestion	CPU	4,878	[ "}" ]	[ "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_15Operand", ";" ]
GCC	mips	CPP	stmt_completion	CPU	4,879	[ ")", ";" ]	[ "return", "_", "_", "builtin_loongson_pasubub", "(", "s", ",", "t" ]
LLVM	X86	CPP	stmt_completion	CPU	4,880	[ "TuningFast11ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]	[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast15ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::" ]
LLVM	AArch64	CPP	stmt_completion	CPU	4,881	[ ")", "*", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";" ]	[ "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "(", "Op", ".", "getImm", "(" ]
GCC	i386	CPP	stmt_completion	CPU	4,882	[ "<NUM_LIT>", ")", ";" ]	[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "blcfill_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "_", "_", "X", "&", "(", "...
GCC	arm	CPP	stmt_completion	CPU	4,883	[ "_", "a", ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vcvtpq_m_sv4si", "(", "_", "_", "inactive", ",", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	4,884	[ "<STR_LIT>", ")", ";" ]	[ "void", "addRegShiftedImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", ...
LLVM	PowerPC	CPP	program_repair	CPU	4,885	[ "<FIXS>", "if", "(", "Subtarget", "->", "hasSPE", "(", ")", ")", "<FIXE>" ]	[ "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "<BUGS>", "if", "(", "Subtarget", "->", "hasQPX", "(", ")", "\|\|", "Subtarget", "->", "hasSPE", "(", ")", ")", "<BUGE>", "return", "false", ";", "EVT", "VecVT", "=...
LLVM	Hexagon	TD	next_suggestion	DSP	4,886	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	4,887	[ "return", "false", ";" ]	[ "if", "(", "const", "auto", "*", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "Base", ")", ")", "{", "auto", "CTag", "=", "CTy", "->", "getTag", "(", ")", ";", "if", "(", "(", "CTag", "==", "dwarf", "::", "DW_TAG_structure_type", "\|\|", ...
LLVM	Teak	TD	stmt_completion	DSP	4,888	[ "b", ")", ")", "]", ">", ";" ]	[ "def", "CMPU_regnob016_a", ":", "InstTeak", "<", "(", "outs", ")", ",", "(", "ins", "RegNoBRegs16", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "TeakCmpICC", "ARegs", ":", "$", "a", ",", "(", "zext", "RegNoBReg...
GCC	arm	CPP	next_suggestion	CPU	4,889	[ "}" ]	[ "if", "(", "vcall_offset", "&&", "TARGET_THUMB1", ")", "return", "false", ";", "return", "true", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	4,890	[ "if", "(", "Old", "!=", "V", ")", "DCI", ".", "CombineTo", "(", "Old", ".", "getNode", "(", ")", ",", "V", ",", "true", ")", ";" ]	[ "if", "(", "V", ".", "getOpcode", "(", ")", "==", "CombineOpcode", ")", "break", ";", "continue", ";", "}", "break", ";", "}", "if", "(", "!", "V", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "DCI", ".", "CombineTo", "(", "N", ".", ...
LLVM	AArch64	TD	stmt_completion	CPU	4,891	[ "<NUM_LIT>", "}", "=", "nzcv", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM	ARM	CPP	stmt_completion	CPU	4,892	[ ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createARMBranchTargetsPass", "(", ")", "{", "return", "new", "ARMBranchTargets", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,893	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM	X86	CPP	next_suggestion	CPU	4,894	[ "return", "false", ";" ]	[ "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "Scale", ...
GCC	i386	CPP	stmt_completion	CPU	4,895	[ "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmp_epu32_mask", "(", "_", "_", "m128i", "_", "_", "X",...
LLVM	Mips	TD	stmt_completion	CPU	4,896	[ ",", "IsCommutable", ";" ]	[ "class", "ADDV_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "add", ",", "MSA128WOpnd", ">" ]
GCC	i386	MD	next_suggestion	CPU	4,897	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	4,898	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	4,899	[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches"...

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,800

[ ")", "return", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ";" ]

[ "if", "(", "RI", ".", "getRegSizeInBits", "(", "*", "DstRC", ")", "==", "<NUM_LIT>", ")", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";", "if", "(", "RI", ".", "getRegS...

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,801

[ "return", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ";" ]

[ "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "Width...

GCC

aarch64

CPP

code_generation

CPU

4,802

[ "bool", "aarch64_sve_index_immediate_p", "(", "rtx", "base_or_step", ")", "{", "return", "(", "CONST_INT_P", "(", "base_or_step", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "base_or_step", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "Return", "true", "if", "BASE_OR_STEP", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "INDEX", "instruction", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,803

[ "SDLoc", "dl", "(", "Op", ")", ";" ]

[ "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "SrcVal", ".", "getValueType", "(", ")", ".", "isVector",...

LLVM

AVR

CPP

stmt_completion

MPU

4,804

[ "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]

[ "auto", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DL", ")", ")", ";", ...

LLVM

AArch64

CPP

next_suggestion

CPU

4,805

[ "}" ]

[ "if", "(", "CIdx", "&&", "(", "CIdx", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "{", "SDValue", "CI", "=", "DAG", ".", "getTargetConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", ",", "DL", ",", "MVT", "::", "i64", ")", ";"...

GCC

pa

MD

next_suggestion

CPU

4,806

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

4,807

[ "bool", "ARMInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineFunction",...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

GCC

rs6000

CPP

code_generation

CPU

4,808

[ "bool", "can_be_rotated_to_positive_16bits", "(", "HOST_WIDE_INT", "c", ")", "{", "int", "rot", "=", "<NUM_LIT>", ";", "bool", "res", "=", "can_be_rotated_to_lowbits", "(", "c", ",", "<NUM_LIT>", ",", "&", "rot", ")", ";", "return", "res", "&&", "rot", ">", ...

[ "Check", "if", "C", "(", "as", "64bit", "integer", ")", "can", "be", "rotated", "to", "a", "positive", "16bits", "constant", "which", "contains", "48bits", "leading", "zeros", "and", "16bits", "of", "any", "value", "." ]

GCC

arm

CPP

stmt_completion

CPU

4,809

[ "_", "a", ")", "{" ]

[ "_", "_", "arm_vpnot", "(", "mve_pred16_t", "_" ]

LLVM

X86

CPP

stmt_completion

CPU

4,810

[ "<NUM_LIT>", ";" ]

[ "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>", ";", "return", "-" ]

LLVM

ARM

CPP

next_suggestion

CPU

4,811

[ "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FCONSTANT", ",", "G_FNEG", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";" ]

[ "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "g...

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,812

[ "}" ]

[ "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";",...

GCC

ia64

MD

stmt_completion

CPU

4,813

[ ",", "false", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR...

LLVM

ARM64

CPP

stmt_completion

CPU

4,814

[ "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "SDValue", "ARM64TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "("...

LLVM

AArch64

CPP

stmt_completion

CPU

4,815

[ "(", ")", ";" ]

[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineTraceMetrics", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineTraceMe...

GCC

tilepro

CPP

stmt_completion

VLIW

4,816

[ ";" ]

[ "insn", "=", "emit_insn", "(", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,817

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...

LLVM

AArch64

CPP

next_suggestion

CPU

4,818

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "(", "void", ")", "EltTy", ";", "assert", "(", "(", "EltTy", "==", "MVT", "::", "i8", "||", "EltTy", "==", "MVT", "::", "i16", "||", "EltTy", "==", "MVT", "::", "i32", ")", "&&", "<STR_LIT>", "Sign extending from an invalid type", "<STR_LIT>", ")", ";", ...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,819

[ ",", "DAG", ")", "}", ")", ";" ]

[ "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "dl", ",", "ResTy", ",", "{", "WideOp0", ",", "WideOp1", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "EVT", "RetTy", "=", "getTypeToTransformTo", ...

LLVM

MSP430

CPP

stmt_completion

MPU

4,820

[ "->", "getRegisterInfo", "(", ")", ";" ]

[ "const", "MSP430RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")" ]

LLVM

Hexagon

CPP

code_generation

DSP

4,821

[ "bool", "HexagonDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", "Res", ";", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

GCC

mn10300

MD

stmt_completion

MPU

4,822

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,823

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

4,824

[ "HalfV0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "{", "N", ",", "S", "}", ")", ";" ]

[ "Words", ".", "assign", "(", "Values", ".", "begin", "(", ")", ",", "Values", ".", "end", "(", ")", ")", ";", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsUndef", "=", "true", ",", "IsSplat", "=", "true", ";",...

LLVM

X86

CPP

next_suggestion

CPU

4,825

[ "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "X86", "::", "MOV8mr", ")", ")", ";" ]

[ "if", "(", "!", "SetCCI", ".", "mayStore", "(", ")", ")", "{", "assert", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Cannot have a non-register defined operand to SETcc!", "<STR_LIT>", ")", ";", "MRI", ...

LLVM

PowerPC

TD

next_suggestion

CPU

4,826

[ "dag", "BE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]

[ "dag", "LE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A2", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extrac...

LLVM

X86

CPP

next_suggestion

CPU

4,827

[ "InstructionCost", "Cost", "=", "NumOfMemOps", "*", "(", "MemOpCost", "+", "NumOfShufflesPerStore", "*", "ShuffleCost", ")", "+", "NumOfMoves", ";" ]

[ "static", "const", "CostTblEntry", "AVX512InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "M...

GCC

i386

MD

next_suggestion

CPU

4,828

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "VI_16_32", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

4,829

[ "let", "iops", "=", "(", "ins", "MQPR", ":", "$", "Qd", ")", ";" ]

[ "let", "bit_20", "=", "<NUM_LIT>", ";", "let", "oops", "=", "(", "outs", "rGPR", ":", "$", "Rt", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

4,830

[ "}" ]

[ "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "$28", "<STR_LIT>", ",", "Mips", "::", "GP", ")", ".", "Case", "(", "<STR_LIT>", "sp", "<STR_LIT>", ",", "Mips", "::", "SP", ")", ".", "...

LLVM

PowerPC

TD

next_suggestion

CPU

4,831

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DCMX", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...

LLVM

Hexagon

TD

next_suggestion

DSP

4,832

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

4,833

[ "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";" ]

[ "}", "if", "(", "SrcReg", "==", "PPC", "::", "X3", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "II", "=", "MachineBasicBlock", "::", "const_instr_iterator", ...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,834

[ ")", "->", "hasEHReturn", "(", ")", ";" ]

[ "Hexagon", "::", "R16", ",", "Hexagon", "::", "R17", ",", "Hexagon", "::", "R18", ",", "Hexagon", "::", "R19", ",", "Hexagon", "::", "R20", ",", "Hexagon", "::", "R21", ",", "Hexagon", "::", "R22", ",", "Hexagon", "::", "R23", ",", "Hexagon", "::", ...

LLVM

AArch64

CPP

stmt_completion

CPU

4,835

[ "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT...

[ "int", "AArch64TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "==", "TTI", "::", "SK_Broadcast", "||", "Kind", "==", "TTI",...

LLVM

AArch64

TD

stmt_completion

CPU

4,836

[ "=", "name", ";" ]

[ "class", "DBnXS", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "encoding", ",", "bits", "<", "<NUM_LIT>", ">", "immValue", ">", ":", "SearchableTable", "{", "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...

LLVM

ARM

CPP

stmt_completion

CPU

4,837

[ "return", "nullptr", ";" ]

[ "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "MI", ";", "while", "(", "CmpMI", "!=", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "modifiesRegister", "(", "ARM", "::", "VP...

LLVM

PowerPC

TD

stmt_completion

CPU

4,838

[ "PPCRegCRRCAsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

LLVM

ARM64

TD

next_suggestion

CPU

4,839

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

4,840

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "MAXI_U_H_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", "," ]

LLVM

Lanai

CPP

stmt_completion

CPU

4,841

[ "<NUM_LIT>", ";" ]

[ "bool", "LanaiInstrInfo", "::", "analyzeSelect", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "&", "TrueOp", ",", "unsigned", "&", "FalseOp", ",", "bool", "&", "Optimizable", ")", ...

GCC

m32c

MD

stmt_completion

MPU

4,842

[ ")", "]" ]

[ "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,843

[ "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", ...

GCC

arm

CPP

code_generation

CPU

4,844

[ "static", "unsigned", "long", "thumb1_compute_save_core_reg_mask", "(", "void", ")", "{", "unsigned", "long", "mask", ";", "unsigned", "reg", ";", "mask", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "<NUM_LIT>", ";", "reg", ...

[ "Compute", "a", "bit", "mask", "of", "which", "core", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,845

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<N...

LLVM

X86

TD

next_suggestion

CPU

4,846

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

[ "def", "ICXWriteResGroup4", ":", "SchedWriteRes", "<", "[", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

PTX

CPP

stmt_completion

GPU

4,847

[ "MCInstrInfo", "(", ")", ";" ]

[ "static", "MCInstrInfo", "*", "createPTXMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new" ]

LLVM

ARM

CPP

next_suggestion

CPU

4,848

[ "if", "(", "NewReg", "!=", "<NUM_LIT>", ")", "{" ]

[ "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "*", "I", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "elideCopiesAndPHIs", "(", "Def", ",", "DefSrcs", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,849

[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,850

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "class", "BaseFPConversion", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "dstType", ",", "RegisterClass", "srcType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":"...

LLVM

X86

TD

next_suggestion

CPU

4,851

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "def", "BWWriteResGroup7", ":", "SchedWriteRes", "<", "[", "BWPort15", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,852

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...

GCC

epiphany

MD

stmt_completion

MPU

4,853

[ "]", ")" ]

[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,854

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_paslhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...

GCC

pa

MD

stmt_completion

CPU

4,855

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

4,856

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

ia64

CPP

stmt_completion

CPU

4,857

[ "current_frame_info", ".", "r", "[", "r", "]", "||", "regno", "==", "emitted_frame_related_regs", "[", "r", "]", ")", "return", "<NUM_LIT>", ";" ]

[ "for", "(", "r", "=", "reg_save_b0", ";", "r", "<=", "reg_save_ar_lc", ";", "r", "++", ")", "if", "(", "regno", "==" ]

GCC

m68k

MD

stmt_completion

MPU

4,858

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

sparc

MD

program_repair

CPU

4,859

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "not", ":", "DI", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT...

LLVM

AArch64

TD

stmt_completion

CPU

4,860

[ "BarrierAsmOperand", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,861

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ext", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...

LLVM

AArch64

TD

stmt_completion

CPU

4,862

[ "<STR_LIT>", ";" ]

[ "def", "simm10Scaled", ":", "Operand", "<", "i64", ">", "{", "let", "ParserMatchClass", "=", "SImm10s8Operand", ";", "let", "DecoderMethod", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

4,863

[ "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ")", "{" ]

[ "}", "if", "(", "MadeChange", ")", "return", "MadeChange", ";", "int", "Limit", "=", "CTRLoopLimit", ";", "if", "(", "Limit", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Counter", ">=", "CTRLoopLimit", ")", "return", "false", ";", "Counter", "++", ";", "}...

LLVM

X86

CPP

next_suggestion

CPU

4,864

[ "case", "ISD", "::", "SADDSAT", ":" ]

[ "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,865

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_bitspliti", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeS_2op", ">", ",", "Enc_311...

LLVM

PowerPC

CPP

next_suggestion

CPU

4,866

[ "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i64", ",", "Tmp", ")", ";" ]

[ "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled FP_TO_INT type in custom expander!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i32", "...

GCC

i386

MD

stmt_completion

CPU

4,867

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

GCC

i386

MD

stmt_completion

CPU

4,868

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HF", "[", "(", "match_operand", ":", "HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RCP", ")", ")", "]", "<STR_LIT>", "<STR_L...

LLVM

Hexagon

TD

stmt_completion

DSP

4,869

[ ",", "DoubleRegs", ">", ";" ]

[ "def", "S4_stored_locked", ":", "T_store_locked", "<", "<STR_LIT>" ]

GCC

s390

MD

next_suggestion

MPU

4,870

[ "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>",...

LLVM

X86

TD

program_repair

CPU

4,871

[ "<FIXS>", "defm", "Z128", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode128", ",", "MaskNode128", ",", "sched", ".", "XMM", ",", "<FIXE>", "<FIXS>", "defm", "Z256", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode256", ",", ...

[ "PatFrag", "mtruncFrag", ",", "Predicate", "prd", "=", "HasAVX512", ">", "{", "let", "Predicates", "=", "[", "HasVLX", ",", "prd", "]", "in", "{", "<BUGS>", "defm", "Z128", ":", "avx512_trunc_common", "opc", ",", "OpcodeStr", ",", "OpNode128", ",", "MaskNo...

GCC

bpf

CPP

next_suggestion

Virtual ISA

4,872

[ "}" ]

[ "if", "(", "*", "cum", "<=", "<NUM_LIT>", "&&", "*", "cum", "+", "num_words", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", "always_inline", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ")"...

GCC

avr

MD

stmt_completion

MPU

4,873

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "...

GCC

aarch64

CPP

stmt_completion

CPU

4,874

[ "ftype_pointer_auth", ",", "AARCH64_PAUTH_BUILTIN_PACIA1716", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";" ]

[ "tree", "ftype_pointer_auth", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node", ",", "unsigned_intDI_type_node", ",", "NULL_TREE", ")", ";", "tree", "ftype_pointer_strip", "=", "build_function_type_list", "(", "ptr_type_node", ",", "ptr_type_node"...

LLVM

ARM

TD

stmt_completion

CPU

4,875

[ "]", ">", ";" ]

[ "def", "VST2q32Pseudo", ":", "VSTQQPseudo", "<", "IIC_VST2x2", ">", ",", "Sched", "<", "[", "WriteVST4" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

4,876

[ "CollectStream", ".", "flush", "(", ")", ";" ]

[ "getLexer", "(", ")", ".", "setSkipSpace", "(", "false", ")", ";", "bool", "FoundEnd", "=", "false", ";", "while", "(", "!", "isToken", "(", "AsmToken", "::", "Eof", ")", ")", "{", "while", "(", "isToken", "(", "AsmToken", "::", "Space", ")", ")", ...

LLVM

ARM64

TD

stmt_completion

CPU

4,877

[ ";" ]

[ "def", "vecshiftR32Narrow", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_...

LLVM

AArch64

TD

next_suggestion

CPU

4,878

[ "}" ]

[ "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_15Operand", ";" ]

GCC

mips

CPP

stmt_completion

CPU

4,879

[ ")", ";" ]

[ "return", "_", "_", "builtin_loongson_pasubub", "(", "s", ",", "t" ]

LLVM

X86

CPP

stmt_completion

CPU

4,880

[ "TuningFast11ByteNOP", "]", ")", "return", "<NUM_LIT>", ";" ]

[ "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "TuningFast15ByteNOP", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::" ]

LLVM

AArch64

CPP

stmt_completion

CPU

4,881

[ ")", "*", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";" ]

[ "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "(", "Op", ".", "getImm", "(" ]

GCC

i386

CPP

stmt_completion

CPU

4,882

[ "<NUM_LIT>", ")", ";" ]

[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "blcfill_u32", "(", "unsigned", "int", "_", "_", "X", ")", "{", "return", "_", "_", "X", "&", "(", "...

GCC

arm

CPP

stmt_completion

CPU

4,883

[ "_", "a", ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcvtpq_m_sv4si", "(", "_", "_", "inactive", ",", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

4,884

[ "<STR_LIT>", ")", ";" ]

[ "void", "addRegShiftedImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "assert", "(", "isRegShiftedImm", "(", ")", ...

LLVM

PowerPC

CPP

program_repair

CPU

4,885

[ "<FIXS>", "if", "(", "Subtarget", "->", "hasSPE", "(", ")", ")", "<FIXE>" ]

[ "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "<BUGS>", "if", "(", "Subtarget", "->", "hasQPX", "(", ")", "||", "Subtarget", "->", "hasSPE", "(", ")", ")", "<BUGE>", "return", "false", ";", "EVT", "VecVT", "=...

LLVM

Hexagon

TD

next_suggestion

DSP

4,886

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

4,887

[ "return", "false", ";" ]

[ "if", "(", "const", "auto", "*", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "Base", ")", ")", "{", "auto", "CTag", "=", "CTy", "->", "getTag", "(", ")", ";", "if", "(", "(", "CTag", "==", "dwarf", "::", "DW_TAG_structure_type", "||", ...

LLVM

Teak

TD

stmt_completion

DSP

4,888

[ "b", ")", ")", "]", ">", ";" ]

[ "def", "CMPU_regnob016_a", ":", "InstTeak", "<", "(", "outs", ")", ",", "(", "ins", "RegNoBRegs16", ":", "$", "b", ",", "ARegs", ":", "$", "a", ")", ",", "<STR_LIT>", ",", "[", "(", "TeakCmpICC", "ARegs", ":", "$", "a", ",", "(", "zext", "RegNoBReg...

GCC

arm

CPP

next_suggestion

CPU

4,889

[ "}" ]

[ "if", "(", "vcall_offset", "&&", "TARGET_THUMB1", ")", "return", "false", ";", "return", "true", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

4,890

[ "if", "(", "Old", "!=", "V", ")", "DCI", ".", "CombineTo", "(", "Old", ".", "getNode", "(", ")", ",", "V", ",", "true", ")", ";" ]

[ "if", "(", "V", ".", "getOpcode", "(", ")", "==", "CombineOpcode", ")", "break", ";", "continue", ";", "}", "break", ";", "}", "if", "(", "!", "V", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "DCI", ".", "CombineTo", "(", "N", ".", ...

LLVM

AArch64

TD

stmt_completion

CPU

4,891

[ "<NUM_LIT>", "}", "=", "nzcv", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...

LLVM

ARM

CPP

stmt_completion

CPU

4,892

[ ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createARMBranchTargetsPass", "(", ")", "{", "return", "new", "ARMBranchTargets", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,893

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...

LLVM

X86

CPP

next_suggestion

CPU

4,894

[ "return", "false", ";" ]

[ "StringRef", "ErrMsg", ";", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "Scale", ...

GCC

i386

CPP

stmt_completion

CPU

4,895

[ "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmp_epu32_mask", "(", "_", "_", "m128i", "_", "_", "X",...

LLVM

Mips

TD

stmt_completion

CPU

4,896

[ ",", "IsCommutable", ";" ]

[ "class", "ADDV_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "add", ",", "MSA128WOpnd", ">" ]

GCC

i386

MD

next_suggestion

CPU

4,897

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

4,898

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

4,899

[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "coords", ";", "let", "Dest", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches"...