docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rs6000	CPP	stmt_completion	CPU	5,100	[ "vrsave_mask", ")", ")", ")", ";" ]	[ "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "if", "(", "TARGET_MACHO", ")", "emit_insn", "(", "gen_get_vrsave_internal", "(", "reg", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "vrsave", "...
LLVM	AArch64	TD	stmt_completion	CPU	5,101	[ ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i16", "(", "OpNode", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "inst", "#", "<STR_LIT>", ")", "V128" ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,102	[ ";" ]	[ "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", ...
LLVM	X86	CPP	program_repair	CPU	5,103	[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ",", "dl", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "BaseShAmt", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "EltVT", ",", "InVec", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ")", ")", ";", "<BUGE>", "}", "}"...
GCC	loongarch	CPP	code_generation	CPU	5,104	[ "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "*", "code", ",",...	[ "Return", "true", "if", "", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,105	[ "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "SpirvTy", "=", "SpirvTy", "?", "SpirvTy", ":", "GR", "->", "getOrCreateSPIRVType", "(", "Ty", ",", "MIB", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "Reg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "GR", "->", "assignSPIRV...
LLVM	AMDGPU	CPP	code_generation	GPU	5,106	[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
GCC	sh	MD	stmt_completion	CPU	5,107	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC	pa	MD	next_suggestion	CPU	5,108	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,109	[ "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_WO_CHAIN"...
GCC	i386	MD	next_suggestion	CPU	5,110	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_...
LLVM	ARM	CPP	stmt_completion	CPU	5,111	[ "JTBB", ")", ";" ]	[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction",...
LLVM	Mips	CPP	next_suggestion	CPU	5,112	[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";" ]	[ "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("...
LLVM	Hexagon	CPP	stmt_completion	DSP	5,113	[ "getInstrIterator", "(", ")", ")", ")", ";" ]	[ "unsigned", "HexagonInstrInfo", "::", "nonDbgBundleSize", "(", "MachineBasicBlock", "::", "const_iterator", "BundleHead", ")", "const", "{", "assert", "(", "BundleHead", "->", "isBundle", "(", ")", "&&", "<STR_LIT>", "Not a bundle header", "<STR_LIT>", ")", ";", "au...
LLVM	Mips	TD	stmt_completion	CPU	5,114	[ ">", ";" ]	[ "class", "ALIGN_DESC", ":", "ALIGN_DESC_BASE", "<", "<STR_LIT>", ",", "GPR32Opnd", ",", "uimm2", ",", "II_ALIGN" ]
GCC	pa	MD	next_suggestion	CPU	5,115	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,116	[ "let", "cmode", "=", "{", "<NUM_LIT>", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]	[ "def", "_2S", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "src", ",", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ...
LLVM	ARM	CPP	next_suggestion	CPU	5,117	[ "return", "false", ";" ]	[ "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "...
LLVM	X86	CPP	stmt_completion	CPU	5,118	[ ")", "{" ]	[ "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createX86MacroFusionDAGMutation", "(" ]
GCC	tilepro	CPP	stmt_completion	VLIW	5,119	[ "]", ";" ]	[ "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode" ]
LLVM	ARM	TD	next_suggestion	CPU	5,120	[ "}", "]", ";" ]	[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}"...
LLVM	AArch64	TD	next_suggestion	CPU	5,121	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", ...
LLVM	CellSPU	CPP	program_repair	MPU	5,122	[ "<FIXS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "<FIXE>" ]	[ "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "<BUGS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ")", ";", "<BUGE>", "SDValue", "FIN", "=", "DAG", ".", "getFrame...
GCC	sparc	MD	next_suggestion	CPU	5,123	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "P", "[", "(", "fpcscond", ":", "FPCSMODE", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":"...
GCC	mn10300	CPP	stmt_completion	MPU	5,124	[ "CC_REG", ")", ";" ]	[ "insn", "=", "emit_insn_after", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", "Created new loop-back label:", "<STR_LIT>", ...
LLVM	Mips	CPP	next_suggestion	CPU	5,125	[ "default", ":" ]	[ "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_ADD", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_SUB", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_AND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_OR", ",", "false", ")", "CAP_ATOMIC_POSTR...
GCC	m32c	CPP	program_repair	MPU	5,126	[ "<FIXS>", "m32c_compare_redundant", "(", "rtx_insn", "", "cmp", ",", "rtx", "", "operands", ")", "<FIXE>", "<FIXS>", "rtx_insn", "*", "prev", ";", "rtx", "pp", ",", "next", ";", "<FIXE>" ]	[ "static", "bool", "<BUGS>", "m32c_compare_redundant", "(", "rtx", "cmp", ",", "rtx", "*", "operands", ")", "<BUGE>", "{", "int", "flags_needed", ";", "int", "pflags", ";", "<BUGS>", "rtx", "prev", ",", "pp", ",", "next", ";", "<BUGE>", "rtx", "op0", ",",...
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,127	[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ";" ]	[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_add", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>...
GCC	rs6000	CPP	next_suggestion	CPU	5,128	[ "}" ]	[ "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "expand_expr", ...
LLVM	SystemZ	CPP	stmt_completion	CPU	5,129	[ ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "Users", ".", "push_back", "(", "std", "::", "make_pair", "(", "User", ",", "Index", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgChains", ";", "for", "(", "auto", "UserAndIndex", ":", "Users", ")", "{", "SDNode", "*", ...
GCC	aarch64	CPP	stmt_completion	CPU	5,130	[ "_", "a", "==", "<NUM_LIT>", ")", ";" ]	[ "vceqzq_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_" ]
LLVM	Mips	TD	stmt_completion	CPU	5,131	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "BNEGI_B_ENC", ":", "MSA_BIT_B_FMT", "<" ]
LLVM	PIC16	CPP	stmt_completion	MPU	5,132	[ ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "(", "Op", ".", "getNumOperands", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM...
GCC	i386	MD	next_suggestion	CPU	5,133	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI2_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPERMI2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "se...
LLVM	Hexagon	TD	stmt_completion	DSP	5,134	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_sffixupd", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", ...
GCC	i386	CPP	code_generation	CPU	5,135	[ "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operand...	[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]
GCC	rs6000	CPP	code_generation	CPU	5,136	[ "int", "rbt_find", "(", "struct", "rbt_strings", "", "t", ",", "char", "", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", "=", ...	[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,137	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,138	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM	Hexagon	CPP	stmt_completion	DSP	5,139	[ "true", ";" ]	[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,140	[ "checkRegDefsUses", "(", "RegDefs", ",", "RegUses", ",", "MI", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";" ]	[ "if", "(", "MI", ".", "isCall", "(", ")", ")", "RegDefs", ".", "set", "(", "Mips", "::", "RA", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ")", "{" ]
LLVM	TLCS900	TD	stmt_completion	MPU	5,141	[ "Value", "=", "val", ";" ]	[ "class", "SourceMode", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]
GCC	tilegx	MD	next_suggestion	VLIW	5,142	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	5,143	[ "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]
LLVM	X86	CPP	program_repair	CPU	5,144	[ "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>", "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ge...	[ "emitRegModRMByte", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", ...
GCC	sh	CPP	code_generation	CPU	5,145	[ "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";",...	[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]
GCC	mips	MD	stmt_completion	CPU	5,146	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	nios2	MD	stmt_completion	MPU	5,147	[ ")", "]", ")", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":...
GCC	i386	CPP	next_suggestion	CPU	5,148	[ "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";" ]	[ "zero", "=", "op0", ";", "}", "else", "{", "zero", "=", "CONST0_RTX", "(", "V2DFmode", ")", ";", "}", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadlpd", "(", "op0", ",", "zero", ",...
LLVM	AArch64	CPP	code_generation	CPU	5,149	[ "bool", "AArch64StackTaggingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64Function...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	5,150	[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_6Cyc_GI3", "]" ]
GCC	s390	MD	program_repair	MPU	5,151	[ "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ...	[ "emit_jump_insn", "(", "gen_blt", "(", "label1", ")", ")", "emit_insn", "(", "gen_subtd3", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "sub", ",", "TDmode", ")", ")", ")", "<BUGS>", "emit_insn", "(", "gen_fi...
LLVM	ARM	CPP	stmt_completion	CPU	5,152	[ "PrevI", ";" ]	[ "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ...
LLVM	PowerPC	TD	stmt_completion	CPU	5,153	[ "add", ">", ";" ]	[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag"...
LLVM	AArch64	TD	stmt_completion	CPU	5,154	[ "}", "=", "opcode", ";" ]	[ "class", "BaseUnscaledConversionToHigh", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterOperand", "dstType", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", ...
GCC	sh	CPP	stmt_completion	CPU	5,155	[ "mode", "ATTRIBUTE_UNUSED", ")", "{" ]	[ "bool", "sh_small_register_classes_for_mode_p", "(", "machine_mode" ]
GCC	i386	MD	stmt_completion	CPU	5,156	[ ")", "]", "UNSPECV_SETSSBSY", ")", "]" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	5,157	[ "SDValue", "Hi", "=", "extractSubVector", "(", "Src", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", "...
GCC	aarch64	CPP	stmt_completion	CPU	5,158	[ "_", "a", ")", ";" ]	[ "return", "vdup_n_u8", "(", "_" ]
GCC	arm	MD	stmt_completion	CPU	5,159	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	frv	CPP	code_generation	VLIW	5,160	[ "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE",...	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]
GCC	bfin	MD	stmt_completion	DSP	5,161	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,162	[ "}" ]	[ "def", "A4_cmpbgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e"...
LLVM	AArch64	TD	stmt_completion	CPU	5,163	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM	XCore	CPP	next_suggestion	MPU	5,164	[ "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_L...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	5,165	[ "case", "Instruction", "::", "Sub", ":", "{" ]	[ "auto", "", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "", "S", ";", "Op", "=", ...
LLVM	Hexagon	TD	next_suggestion	DSP	5,166	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,167	[ "<NUM_LIT>", ";" ]	[ "def", "_8H", ":", "N2VShiftIns", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", ",", "int_aarch64_neon_vsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=...
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,168	[ "}" ]	[ "static", "MCInstPrinter", "*", "createSPIRVMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"...
GCC	i386	MD	next_suggestion	CPU	5,169	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_opera...
LLVM	AArch64	TD	next_suggestion	CPU	5,170	[ "}" ]	[ "class", "FalseLanesEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "val", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	5,171	[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";" ]	[ "class", "TPCInstLoad", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "...
LLVM	PowerPC	CPP	next_suggestion	CPU	5,172	[ "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{" ]	[ "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment...
LLVM	Sparc	CPP	code_generation	CPU	5,173	[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not cus...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	5,174	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseIntegerToFPUnscaled", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "ValueType", "dvt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$...
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,175	[ "=", "Pos", "->", "second", ";" ]	[ "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end...
GCC	i386	MD	program_repair	CPU	5,176	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set...
LLVM	Hexagon	TD	next_suggestion	DSP	5,177	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	5,178	[ ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "Register", "Reg", ")", "{" ]	[ "SPIRVType", "", "SPIRVGlobalRegistry", "::", "getOpTypePointer", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "StorageClass", "SC", ",", "SPIRVType", "", "ElemType" ]
LLVM	X86	TD	stmt_completion	CPU	5,179	[ "$", "cond", ")", ",", "[", "]", ">", ";" ]	[ "def", "TCRETURNdicc", ":", "PseudoI", "<", "(", "outs", ")", ",", "(", "ins", "i32imm_pcrel", ":", "$", "dst", ",", "i32imm", ":", "$", "offset", ",", "i32imm", ":" ]
LLVM	X86	TD	stmt_completion	CPU	5,180	[ "X86GR32orGR64AsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,181	[ "}" ]	[ "initializePPCCTRLoopsVerifyPass", "(", "PR", ")", ";", "initializePPCLoopInstrFormPrepPass", "(", "PR", ")", ";", "initializePPCTOCRegDepsPass", "(", "PR", ")", ";", "initializePPCEarlyReturnPass", "(", "PR", ")", ";", "initializePPCVSXCopyPass", "(", "PR", ")", ";",...
GCC	alpha	MD	next_suggestion	MPU	5,182	[ "<STR_LIT>" ]	[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	pdp11	MD	program_repair	MPU	5,183	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]	[ "DONE", "}", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	5,184	[ ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";" ]	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,185	[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM	AArch64	CPP	stmt_completion	CPU	5,186	[ ",", "i", ")", ";" ]	[ "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "{", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "ExpectedType", ")", ";", "if", "(", "!", "ST", ")", "return", "nullptr", ";...
LLVM	CSKY	CPP	stmt_completion	CPU	5,187	[ ";" ]	[ "static", "bool", "Ret_CSKY_ABIV2_SOFT_64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "&", "ArgFlags", ",", "CCState", "&", "State...
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,188	[ ">>", "HW_CHAN_SHIFT", ";" ]	[ "return", "MRI", ".", "getEncodingValue", "(", "reg", ")" ]
GCC	lm32	MD	next_suggestion	MPU	5,189	[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	5,190	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	5,191	[ "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FI...	[ "def", "INC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>",...
GCC	i386	CPP	stmt_completion	CPU	5,192	[ "cost", ";" ]	[ "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "TARGET_SSE_SPLIT_REGS", ")", "return", "cost", "*", "<NUM_LIT>", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "TARGET_AVX128_OPTIMAL", ")", "return", "c...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,193	[ "assert", "(", "HasDynamicDenormals", "==", "(", "bool", ")", "SavedDenormMode", ")", ";" ]	[ "if", "(", "HasDynamicDenormals", ")", "{", "SDNode", "*", "GetReg", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_GETREG_B32", ",", "SL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "{", "B...
LLVM	VE	TD	stmt_completion	CPU	5,194	[ ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vst2dnc_vssml", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VST2DNCirvml", "(", "LO7", "$...
LLVM	R600	CPP	stmt_completion	GPU	5,195	[ "getReg", "(", ")", ";" ]	[ "MachineInstr", "", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "\|\|", "!", "MI", "->", "getOperand", "(", "<NUM_LI...
LLVM	ARM64	TD	next_suggestion	CPU	5,196	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM	X86	CPP	stmt_completion	CPU	5,197	[ "FIXUPBW_DESC", ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]
GCC	pru	CPP	code_generation	CPU	5,198	[ "static", "void", "chk_function_decl", "(", "const_tree", "fntype", ",", "location_t", "call_location", ")", "{", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "fntype", ")", ")", "&&", "pru_return_in_memory", "(", "TREE_TYPE", "(", "fntype", ")", ",",...	[ "Check", "the", "function", "declaration", "FNTYPE", "for", "TI", "ABI", "compatibility", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,199	[ "}" ]	[ "if", "(", "!", "SrcRC", "\|\|", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "", "SrcRC", ",", "", "MRI", ")", "\|\|", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ...

GCC

rs6000

CPP

stmt_completion

CPU

5,100

[ "vrsave_mask", ")", ")", ")", ";" ]

[ "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "if", "(", "TARGET_MACHO", ")", "emit_insn", "(", "gen_get_vrsave_internal", "(", "reg", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "vrsave", "...

LLVM

AArch64

TD

stmt_completion

CPU

5,101

[ ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i16", "(", "OpNode", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "inst", "#", "<STR_LIT>", ")", "V128" ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,102

[ ";" ]

[ "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", ...

LLVM

X86

CPP

program_repair

CPU

5,103

[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ",", "dl", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "BaseShAmt", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "EltVT", ",", "InVec", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ")", ")", ";", "<BUGE>", "}", "}"...

GCC

loongarch

CPP

code_generation

CPU

5,104

[ "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "*", "code", ",",...

[ "Return", "true", "if", "*", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "*", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,105

[ "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "SpirvTy", "=", "SpirvTy", "?", "SpirvTy", ":", "GR", "->", "getOrCreateSPIRVType", "(", "Ty", ",", "MIB", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "Reg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "GR", "->", "assignSPIRV...

LLVM

AMDGPU

CPP

code_generation

GPU

5,106

[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

GCC

sh

MD

stmt_completion

CPU

5,107

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

GCC

pa

MD

next_suggestion

CPU

5,108

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<ST...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,109

[ "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_WO_CHAIN"...

GCC

i386

MD

next_suggestion

CPU

5,110

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_...

LLVM

ARM

CPP

stmt_completion

CPU

5,111

[ "JTBB", ")", ";" ]

[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction",...

LLVM

Mips

CPP

next_suggestion

CPU

5,112

[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";" ]

[ "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "("...

LLVM

Hexagon

CPP

stmt_completion

DSP

5,113

[ "getInstrIterator", "(", ")", ")", ")", ";" ]

[ "unsigned", "HexagonInstrInfo", "::", "nonDbgBundleSize", "(", "MachineBasicBlock", "::", "const_iterator", "BundleHead", ")", "const", "{", "assert", "(", "BundleHead", "->", "isBundle", "(", ")", "&&", "<STR_LIT>", "Not a bundle header", "<STR_LIT>", ")", ";", "au...

LLVM

Mips

TD

stmt_completion

CPU

5,114

[ ">", ";" ]

[ "class", "ALIGN_DESC", ":", "ALIGN_DESC_BASE", "<", "<STR_LIT>", ",", "GPR32Opnd", ",", "uimm2", ",", "II_ALIGN" ]

GCC

pa

MD

next_suggestion

CPU

5,115

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,116

[ "let", "cmode", "=", "{", "<NUM_LIT>", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]

[ "def", "_2S", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "src", ",", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ...

LLVM

ARM

CPP

next_suggestion

CPU

5,117

[ "return", "false", ";" ]

[ "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "...

LLVM

X86

CPP

stmt_completion

CPU

5,118

[ ")", "{" ]

[ "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createX86MacroFusionDAGMutation", "(" ]

GCC

tilepro

CPP

stmt_completion

VLIW

5,119

[ "]", ";" ]

[ "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode" ]

LLVM

ARM

TD

next_suggestion

CPU

5,120

[ "}", "]", ";" ]

[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}"...

LLVM

AArch64

TD

next_suggestion

CPU

5,121

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", ...

LLVM

CellSPU

CPP

program_repair

MPU

5,122

[ "<FIXS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "<FIXE>" ]

[ "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "<BUGS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ")", ";", "<BUGE>", "SDValue", "FIN", "=", "DAG", ".", "getFrame...

GCC

sparc

MD

next_suggestion

CPU

5,123

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "P", "[", "(", "fpcscond", ":", "FPCSMODE", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":"...

GCC

mn10300

CPP

stmt_completion

MPU

5,124

[ "CC_REG", ")", ";" ]

[ "insn", "=", "emit_insn_after", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", "Created new loop-back label:", "<STR_LIT>", ...

LLVM

Mips

CPP

next_suggestion

CPU

5,125

[ "default", ":" ]

[ "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_ADD", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_SUB", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_AND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_OR", ",", "false", ")", "CAP_ATOMIC_POSTR...

GCC

m32c

CPP

program_repair

MPU

5,126

[ "<FIXS>", "m32c_compare_redundant", "(", "rtx_insn", "*", "cmp", ",", "rtx", "*", "operands", ")", "<FIXE>", "<FIXS>", "rtx_insn", "*", "prev", ";", "rtx", "pp", ",", "next", ";", "<FIXE>" ]

[ "static", "bool", "<BUGS>", "m32c_compare_redundant", "(", "rtx", "cmp", ",", "rtx", "*", "operands", ")", "<BUGE>", "{", "int", "flags_needed", ";", "int", "pflags", ";", "<BUGS>", "rtx", "prev", ",", "pp", ",", "next", ";", "<BUGE>", "rtx", "op0", ",",...

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,127

[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ";" ]

[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_add", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>...

GCC

rs6000

CPP

next_suggestion

CPU

5,128

[ "}" ]

[ "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "expand_expr", ...

LLVM

SystemZ

CPP

stmt_completion

CPU

5,129

[ ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "Users", ".", "push_back", "(", "std", "::", "make_pair", "(", "User", ",", "Index", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgChains", ";", "for", "(", "auto", "UserAndIndex", ":", "Users", ")", "{", "SDNode", "*", ...

GCC

aarch64

CPP

stmt_completion

CPU

5,130

[ "_", "a", "==", "<NUM_LIT>", ")", ";" ]

[ "vceqzq_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_" ]

LLVM

Mips

TD

stmt_completion

CPU

5,131

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "BNEGI_B_ENC", ":", "MSA_BIT_B_FMT", "<" ]

LLVM

PIC16

CPP

stmt_completion

MPU

5,132

[ ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "(", "Op", ".", "getNumOperands", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM...

GCC

i386

MD

next_suggestion

CPU

5,133

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI2_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPERMI2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "se...

LLVM

Hexagon

TD

stmt_completion

DSP

5,134

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_sffixupd", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", ...

GCC

i386

CPP

code_generation

CPU

5,135

[ "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operand...

[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]

GCC

rs6000

CPP

code_generation

CPU

5,136

[ "int", "rbt_find", "(", "struct", "rbt_strings", "*", "t", ",", "char", "*", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", "=", ...

[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,137

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,138

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...

LLVM

Hexagon

CPP

stmt_completion

DSP

5,139

[ "true", ";" ]

[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,140

[ "checkRegDefsUses", "(", "RegDefs", ",", "RegUses", ",", "MI", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";" ]

[ "if", "(", "MI", ".", "isCall", "(", ")", ")", "RegDefs", ".", "set", "(", "Mips", "::", "RA", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ")", "{" ]

LLVM

TLCS900

TD

stmt_completion

MPU

5,141

[ "Value", "=", "val", ";" ]

[ "class", "SourceMode", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]

GCC

tilegx

MD

next_suggestion

VLIW

5,142

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

5,143

[ "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]

LLVM

X86

CPP

program_repair

CPU

5,144

[ "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>", "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ge...

[ "emitRegModRMByte", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", ...

GCC

sh

CPP

code_generation

CPU

5,145

[ "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";",...

[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]

GCC

mips

MD

stmt_completion

CPU

5,146

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

nios2

MD

stmt_completion

MPU

5,147

[ ")", "]", ")", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":...

GCC

i386

CPP

next_suggestion

CPU

5,148

[ "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";" ]

[ "zero", "=", "op0", ";", "}", "else", "{", "zero", "=", "CONST0_RTX", "(", "V2DFmode", ")", ";", "}", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadlpd", "(", "op0", ",", "zero", ",...

LLVM

AArch64

CPP

code_generation

CPU

5,149

[ "bool", "AArch64StackTaggingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64Function...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

5,150

[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_6Cyc_GI3", "]" ]

GCC

s390

MD

program_repair

MPU

5,151

[ "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ...

[ "emit_jump_insn", "(", "gen_blt", "(", "label1", ")", ")", "emit_insn", "(", "gen_subtd3", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "sub", ",", "TDmode", ")", ")", ")", "<BUGS>", "emit_insn", "(", "gen_fi...

LLVM

ARM

CPP

stmt_completion

CPU

5,152

[ "PrevI", ";" ]

[ "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ...

LLVM

PowerPC

TD

stmt_completion

CPU

5,153

[ "add", ">", ";" ]

[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag"...

LLVM

AArch64

TD

stmt_completion

CPU

5,154

[ "}", "=", "opcode", ";" ]

[ "class", "BaseUnscaledConversionToHigh", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterOperand", "dstType", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", ...

GCC

sh

CPP

stmt_completion

CPU

5,155

[ "mode", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "bool", "sh_small_register_classes_for_mode_p", "(", "machine_mode" ]

GCC

i386

MD

stmt_completion

CPU

5,156

[ ")", "]", "UNSPECV_SETSSBSY", ")", "]" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

5,157

[ "SDValue", "Hi", "=", "extractSubVector", "(", "Src", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", "...

GCC

aarch64

CPP

stmt_completion

CPU

5,158

[ "_", "a", ")", ";" ]

[ "return", "vdup_n_u8", "(", "_" ]

GCC

arm

MD

stmt_completion

CPU

5,159

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

frv

CPP

code_generation

VLIW

5,160

[ "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE",...

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]

GCC

bfin

MD

stmt_completion

DSP

5,161

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,162

[ "}" ]

[ "def", "A4_cmpbgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e"...

LLVM

AArch64

TD

stmt_completion

CPU

5,163

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]

LLVM

XCore

CPP

next_suggestion

MPU

5,164

[ "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_L...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

5,165

[ "case", "Instruction", "::", "Sub", ":", "{" ]

[ "auto", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", ...

LLVM

Hexagon

TD

next_suggestion

DSP

5,166

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,167

[ "<NUM_LIT>", ";" ]

[ "def", "_8H", ":", "N2VShiftIns", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", ",", "int_aarch64_neon_vsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=...

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,168

[ "}" ]

[ "static", "MCInstPrinter", "*", "createSPIRVMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"...

GCC

i386

MD

next_suggestion

CPU

5,169

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_opera...

LLVM

AArch64

TD

next_suggestion

CPU

5,170

[ "}" ]

[ "class", "FalseLanesEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "val", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

5,171

[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";" ]

[ "class", "TPCInstLoad", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "...

LLVM

PowerPC

CPP

next_suggestion

CPU

5,172

[ "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{" ]

[ "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment...

LLVM

Sparc

CPP

code_generation

CPU

5,173

[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not cus...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

5,174

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseIntegerToFPUnscaled", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "ValueType", "dvt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$...

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,175

[ "=", "Pos", "->", "second", ";" ]

[ "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end...

GCC

i386

MD

program_repair

CPU

5,176

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set...

LLVM

Hexagon

TD

next_suggestion

DSP

5,177

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

5,178

[ ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "Register", "Reg", ")", "{" ]

[ "SPIRVType", "*", "SPIRVGlobalRegistry", "::", "getOpTypePointer", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "StorageClass", "SC", ",", "SPIRVType", "*", "ElemType" ]

LLVM

X86

TD

stmt_completion

CPU

5,179

[ "$", "cond", ")", ",", "[", "]", ">", ";" ]

[ "def", "TCRETURNdicc", ":", "PseudoI", "<", "(", "outs", ")", ",", "(", "ins", "i32imm_pcrel", ":", "$", "dst", ",", "i32imm", ":", "$", "offset", ",", "i32imm", ":" ]

LLVM

X86

TD

stmt_completion

CPU

5,180

[ "X86GR32orGR64AsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,181

[ "}" ]

[ "initializePPCCTRLoopsVerifyPass", "(", "PR", ")", ";", "initializePPCLoopInstrFormPrepPass", "(", "PR", ")", ";", "initializePPCTOCRegDepsPass", "(", "PR", ")", ";", "initializePPCEarlyReturnPass", "(", "PR", ")", ";", "initializePPCVSXCopyPass", "(", "PR", ")", ";",...

GCC

alpha

MD

next_suggestion

MPU

5,182

[ "<STR_LIT>" ]

[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

pdp11

MD

program_repair

MPU

5,183

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "DONE", "}", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

5,184

[ ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";" ]

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,185

[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...

LLVM

AArch64

CPP

stmt_completion

CPU

5,186

[ ",", "i", ")", ";" ]

[ "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "{", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "ExpectedType", ")", ";", "if", "(", "!", "ST", ")", "return", "nullptr", ";...

LLVM

CSKY

CPP

stmt_completion

CPU

5,187

[ ";" ]

[ "static", "bool", "Ret_CSKY_ABIV2_SOFT_64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "&", "ArgFlags", ",", "CCState", "&", "State...

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,188

[ ">>", "HW_CHAN_SHIFT", ";" ]

[ "return", "MRI", ".", "getEncodingValue", "(", "reg", ")" ]

GCC

lm32

MD

next_suggestion

MPU

5,189

[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

5,190

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

5,191

[ "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FI...

[ "def", "INC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>",...

GCC

i386

CPP

stmt_completion

CPU

5,192

[ "cost", ";" ]

[ "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "TARGET_SSE_SPLIT_REGS", ")", "return", "cost", "*", "<NUM_LIT>", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "TARGET_AVX128_OPTIMAL", ")", "return", "c...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,193

[ "assert", "(", "HasDynamicDenormals", "==", "(", "bool", ")", "SavedDenormMode", ")", ";" ]

[ "if", "(", "HasDynamicDenormals", ")", "{", "SDNode", "*", "GetReg", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_GETREG_B32", ",", "SL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "{", "B...

LLVM

VE

TD

stmt_completion

CPU

5,194

[ ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vst2dnc_vssml", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VST2DNCirvml", "(", "LO7", "$...

LLVM

R600

CPP

stmt_completion

GPU

5,195

[ "getReg", "(", ")", ";" ]

[ "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "||", "!", "MI", "->", "getOperand", "(", "<NUM_LI...

LLVM

ARM64

TD

next_suggestion

CPU

5,196

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...

LLVM

X86

CPP

stmt_completion

CPU

5,197

[ "FIXUPBW_DESC", ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]

GCC

pru

CPP

code_generation

CPU

5,198

[ "static", "void", "chk_function_decl", "(", "const_tree", "fntype", ",", "location_t", "call_location", ")", "{", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "fntype", ")", ")", "&&", "pru_return_in_memory", "(", "TREE_TYPE", "(", "fntype", ")", ",",...

[ "Check", "the", "function", "declaration", "FNTYPE", "for", "TI", "ABI", "compatibility", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,199

[ "}" ]

[ "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ...