Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM64
TD
stmt_completion
CPU
4,900
[ ",", "node", ">", "{" ]
[ "def", "Wr", ":", "BaseOneOperandData", "<", "opc", ",", "GPR32", ",", "asm" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,901
[ ";" ]
[ "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", ...
GCC
mep
CPP
program_repair
CPU
4,902
[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpamadila1_h", "<STR_LIT>", ")", "(", "CPTYPE", "V4HI", ")", "VOLATILE", ")", "<FIXE>" ]
[ ";", "iiiiiiii", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpamadila1", ".", "h", "crqp", ",", "crpp", ",", "simm8p0", "(", "p0_1", ")", "(", "dni", "cpamadila1_h_P1", "<STR_LIT>", "cpamadila1.h $crqp,$crpp,simm8p0 Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_IN...
LLVM
AArch64
TD
stmt_completion
CPU
4,903
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "def", "KryoWrite_6cyc_XY_X_noRSV_175ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", ",", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,904
[ "Kind", ")", "const", "{" ]
[ "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "unsigned" ]
LLVM
Sparc
CPP
stmt_completion
CPU
4,905
[ "(", ")", ";" ]
[ "void", "clearUsedRegisterList", "(", ")", "{", "UsedRegisters", ".", "clear" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,906
[ "Vtmp", ")", ".", "addImm", "(", "LoopSize", "&", "<NUM_LIT>", ")", ")", ";" ]
[ "UnitSize", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "{", "UnitSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttrib...
LLVM
Hexagon
TD
next_suggestion
DSP
4,907
[ "let", "isFP", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_sfmin", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_88b4f13d", ",", "TypeM", ">", ",", "Enc_5ab2be", "{...
LLVM
X86
CPP
stmt_completion
CPU
4,908
[ "Stride", ",", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";" ]
[ "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Row", ")", "{", "splitST", "(", "Inst", ")", ";", "continue", ";", "}", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", ...
LLVM
Lanai
CPP
next_suggestion
CPU
4,909
[ "}" ]
[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC
mn10300
CPP
program_repair
MPU
4,910
[ "<FIXS>", "rtx_insn", "*", "r", ";", "<FIXE>", "<FIXS>", "for", "(", "r", "=", "get_insns", "(", ")", ";", "r", "!=", "NULL", ";", "r", "=", "next_nonnote_nondebug_insn", "(", "r", ")", ")", "<FIXE>", "<FIXS>", "rtx_insn", "*", "insn1", ",", "*", "in...
[ "static", "voidmn10300_bundle_liw", "(", "void", ")", "{", "<BUGS>", "rtx", "r", ";", "<BUGE>", "<BUGS>", "for", "(", "r", "=", "get_insns", "(", ")", ";", "r", "!=", "NULL_RTX", ";", "r", "=", "next_nonnote_nondebug_insn", "(", "r", ")", ")", "<BUGE>", ...
LLVM
FISC
TD
program_repair
CPU
4,911
[ "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
[ "{", "bits", "<NUM_LIT>", ">", "val", ";", "bits", "<NUM_LIT>", ">", "addr", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_L...
LLVM
ARM
TD
next_suggestion
CPU
4,912
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
4,913
[ ">", "sw", ";" ]
[ "class", "VpuInstBinSwI", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc1", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", ...
GCC
arm
CPP
stmt_completion
CPU
4,914
[ "(", ")", ";" ]
[ "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "||", "compute_now", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", "||", "(", "pic_reg", "!=", "NULL_RTX", "&&", "REG_P", "(", "pic_reg", ")", "&&", "GET_MODE", "(", "pic_reg", ")", "==...
LLVM
PowerPC
TD
stmt_completion
CPU
4,915
[ "<", "[", "IsPPC4xx", "]", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MTSPR", "<NUM_LIT>", ",", "gprc", ":", "$", "Rx", ")", ">", ",", "Requires" ]
LLVM
Hexagon
TD
next_suggestion
DSP
4,916
[ "}" ]
[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let"...
LLVM
R600
TD
stmt_completion
GPU
4,917
[ "}", "=", "Op2", ";" ]
[ "bit", "Op2", "=", "<NUM_LIT>", ";", "bit", "HasNativeOperands", "=", "<NUM_LIT>", ";", "bit", "VTXInst", "=", "<NUM_LIT>", ";", "bit", "TEXInst", "=", "<NUM_LIT>", ";", "let", "Namespace", "=", "<STR_LIT>", ";", "let", "OutOperandList", "=", "outs", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
4,918
[ "let", "Uses", "=", "[", "P0", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Hexagon
TD
stmt_completion
DSP
4,919
[ "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "...
GCC
c6x
CPP
next_suggestion
VLIW
4,920
[ "}" ]
[ "n_insns", "++", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "insn", "!=", "loop", "->", "loop_end", ")", "n_real_insns", "++", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,921
[ "value", "(", ")", ",", "true", ")", ";" ]
[ "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "checkAndUpdateStackOffset", "(", "&", "MI", ",", "Subtarget", ".", "getStackAlignment", "(", ")", "." ]
LLVM
rvex
CPP
stmt_completion
VLIW
4,922
[ "getReg", "(", ")", ")", ";" ]
[ "void", "rvexInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op",...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
4,923
[ ")", "{" ]
[ "bool", "MaxVerOK", "=", "!", "ReqMaxVer", "||", "!", "TargetVer", "||", "TargetVer", "<=", "ReqMaxVer", ";", "CapabilityList", "ReqCaps", "=", "getSymbolicOperandCapabilities", "(", "Category", ",", "i", ")", ";", "ExtensionList", "ReqExts", "=", "getSymbolicOper...
LLVM
AArch64
TD
stmt_completion
CPU
4,924
[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "def", "KryoWrite_3cyc_LS_XY_LS_noRSV_noRSV_noRSV_noRSV_369ln", ":", "SchedWriteRes", "<", "[", "KryoUnitLS", ",", "KryoUnitXY", ",", "KryoUnitLS", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]
LLVM
X86
CPP
next_suggestion
CPU
4,925
[ "std", "::", "pair", "<", "int", ",", "MVT", ">", "SrcLT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";" ]
[ "assert", "(", "isa", "<", "VectorType", ">", "(", "SrcVTy", ")", "&&", "<STR_LIT>", "Unexpected type in getGSVectorCost", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "SrcVTy", ")", "->", "getNumElements", "(", ")", ...
LLVM
ARM
TD
stmt_completion
CPU
4,926
[ "=", "<STR_LIT>", ";" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM
Mips
CPP
stmt_completion
CPU
4,927
[ ";" ]
[ "unsigned", "BimmX16MaxDisp", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "isBBInRange", "(", "MI", ",", "DestBB", ",", "BimmX16MaxDisp", ")", ")", "{", "Br", ".", "MaxDisp", "=", "BimmX16M...
LLVM
AMDGPU
TD
next_suggestion
GPU
4,928
[ "let", "TSFlags", "=", "ps", ".", "TSFlags", ";" ]
[ "class", "MTBUF_Real", "<", "MTBUF_Pseudo", "ps", ">", ":", "InstSI", "<", "ps", ".", "OutOperandList", ",", "ps", ".", "InOperandList", ",", "ps", ".", "Mnemonic", "#", "ps", ".", "AsmOperands", ",", "[", "]", ">", "{", "let", "isPseudo", "=", "<NUM_L...
LLVM
XCore
TD
stmt_completion
MPU
4,929
[ "SDNPMayLoad", ",", "SDNPVariadic", "]", ">", ";" ]
[ "def", "XCoreRetsp", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTBrind", ",", "[", "SDNPHasChain", ",", "SDNPOptInGlue", "," ]
GCC
arm
MD
next_suggestion
CPU
4,930
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "VSHFT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "VSHFT", "(", "match_operand", ":", "VSHFT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_...
LLVM
CSKY
CPP
stmt_completion
CPU
4,931
[ "(", ")", ";" ]
[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasVarSizedObjects" ]
GCC
m68k
MD
stmt_completion
MPU
4,932
[ "HImode", ",", "<NUM_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "REG", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", ...
LLVM
AArch64
CPP
next_suggestion
CPU
4,933
[ "return", "Success", ";" ]
[ "static", "DecodeStatus", "DecodeSImm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Imm", "&", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "Bits",...
LLVM
Mips
TD
stmt_completion
CPU
4,934
[ ">", ";" ]
[ "def", "MipsSDR", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTStore", ",", "[", "SDNPHasChain", ",", "SDNPMayStore", ",", "SDNPMemOperand", "]" ]
GCC
i386
MD
stmt_completion
CPU
4,935
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,936
[ "return", "<STR_LIT>", "ARMISD::VQSHLsu", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::PIC_ADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ARMISD::CMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<S...
GCC
powerpcspe
CPP
stmt_completion
CPU
4,937
[ ";" ]
[ "static", "_", "_", "inline__", "float", "_", "_", "frsp", "(", "float", "a", ")", "{", "float", "d", ";", "_", "_", "asm__", "(", "<STR_LIT>", "frsp %0,%1", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "f", "<ST...
LLVM
M88k
CPP
program_repair
MPU
4,938
[ "<FIXS>", "Lexer", ".", "UnLex", "(", "WidthTok", ".", "value", "(", ")", ")", ";", "<FIXE>" ]
[ "}", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Less", ")", ")", "{", "if", "(", "WidthTok", ")", "<BUGS>", "Lexer", ".", "UnLex", "(", "WidthTok", ".", "getValue", "(", ")", ")", ";", "<BUGE>", "return", "MatchOperand_NoMatch", ";", "...
GCC
arm
CPP
next_suggestion
CPU
4,939
[ "}" ]
[ "vclt_f32", "(", "float32x2_t", "_", "_", "a", ",", "float32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint32x2_t", ")", "(", "_", "_", "a", "<", "_", "_", "b", ")", ";" ]
GCC
i386
MD
program_repair
CPU
4,940
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "smaxmin", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ...
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "um...
GCC
ft32
MD
stmt_completion
MPU
4,941
[ ")", "]" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XCHG", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
4,942
[ "(", ")", "const", "{" ]
[ "const", "HexagonArchEnum", "&", "getHexagonArchVersion" ]
LLVM
ARM64
TD
stmt_completion
CPU
4,943
[ "=", "<STR_LIT>", ";" ]
[ "def", "PrefetchOperand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
4,944
[ "=", "optype", ";" ]
[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", ...
GCC
i386
MD
program_repair
CPU
4,945
[ "<FIXS>", "(", "define_code_attr", "absneg_mnemonic", "[", "(", "abs", "<STR_LIT>", ")", "(", "neg", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "define_code_iterator", "absneg", "[", "abs", "neg", "]", ")", "<BUGS>", "(", "define_code_attr", "absnegprefix", "[", "(", "abs", "<STR_LIT>", ")", "(", "neg", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_code_iterator", "any_extend", "[", "sign_ex...
LLVM
Mips
CPP
next_suggestion
CPU
4,946
[ "}" ]
[ "void", "MipsAsmParser", "::", "createCpRestoreMemOp", "(", "bool", "IsLoad", ",", "int", "StackOffset", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MipsTargetStreamer", "&", "TOut", "=", "getTa...
LLVM
AArch64
TD
next_suggestion
CPU
4,947
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
4,948
[ "false", ",", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "FIST", ".", "getNode", "(", ")", "&&", "<STR_LIT>", "Unexpected failure", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "FIST", ",", "Stac...
LLVM
SystemZ
CPP
stmt_completion
CPU
4,949
[ ",", "ZII", ")", ";" ]
[ "if", "(", "EmitCFI", ")", "{", "SPOffsetFromCFA", "-=", "Size", ";", "buildCFAOffs", "(", "InsMBB", ",", "InsPt", ",", "DL", ",", "SPOffsetFromCFA", ",", "ZII", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", ...
LLVM
ARM
CPP
next_suggestion
CPU
4,950
[ "}" ]
[ "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "return", "!", "isa", "<", "OverflowingBinaryOperator", ">", "(", "V", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
4,951
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
ARM64
TD
stmt_completion
CPU
4,952
[ "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
LLVM
AArch64
CPP
next_suggestion
CPU
4,953
[ "Info", ".", "offset", "=", "<NUM_LIT>", ";" ]
[ "static", "bool", "setInfoSVEStN", "(", "const", "AArch64TargetLowering", "&", "TLI", ",", "const", "DataLayout", "&", "DL", ",", "AArch64TargetLowering", "::", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ")", "{", "Info", ".", "opc", ...
LLVM
ARM
TD
next_suggestion
CPU
4,954
[ "}" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListOneD", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
4,955
[ ")", ";" ]
[ "unsigned", "PPCLinuxTargetAsmInfo", "::", "PreferredEHDataFormat", "(", "DwarfEncoding", "::", "Target", "Reason", ",", "bool", "Global", ")", "const", "{", "return", "TargetAsmInfo", "::", "PreferredEHDataFormat", "(", "Reason", ",", "Global" ]
GCC
i386
CPP
next_suggestion
CPU
4,956
[ "return", "drap_vreg", ";" ]
[ "rtx", "drap_vreg", ";", "rtx", "arg_ptr", ";", "rtx_insn", "*", "seq", ",", "*", "insn", ";", "arg_ptr", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "crtl", "->", "drap_reg", "=", "arg_ptr", ";", "start_sequence", "(", ")", ";", "drap_vr...
LLVM
AArch64
TD
stmt_completion
CPU
4,957
[ "<NUM_LIT>", ">", ";" ]
[ "def", "A64FXIPBR", ":", "ProcResource", "<" ]
LLVM
Hexagon
TD
stmt_completion
DSP
4,958
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
ARM64
TD
stmt_completion
CPU
4,959
[ "=", "<STR_LIT>", ";" ]
[ "class", "addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "Encoder...
LLVM
ARM
CPP
next_suggestion
CPU
4,960
[ "return", "ResultReg", ";" ]
[ "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "ARM", "::", "t2ADDri", ":", "ARM", "::", "A...
LLVM
AArch64
CPP
stmt_completion
CPU
4,961
[ "const", "override", "{" ]
[ "StringRef", "getPassName", "(", ")" ]
LLVM
AVR
CPP
next_suggestion
MPU
4,962
[ "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";" ]
[ "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", ",", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
4,963
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT...
LLVM
AMDGPU
CPP
next_suggestion
GPU
4,964
[ "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";" ]
[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "AMDGPU", "::", "initDe...
GCC
nios2
CPP
stmt_completion
MPU
4,965
[ ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strncmp", "(", "section", ",", "<STR_LIT>", ".sbss.", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", ...
GCC
alpha
MD
next_suggestion
MPU
4,966
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", ...
GCC
i386
MD
program_repair
CPU
4,967
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<BUGS>", "<STR...
LLVM
ARM
CPP
next_suggestion
CPU
4,968
[ "}", "else", "{" ]
[ "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", ...
LLVM
AArch64
CPP
stmt_completion
CPU
4,969
[ ")", "return", "CSR_AArch64_SVE_AAPCS_SaveList", ";" ]
[ "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AArch64_SVE_VectorCall", ")", "return", "CSR_AArch64_SVE_AAPCS_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ...
LLVM
ARM
CPP
code_generation
CPU
4,970
[ "SDValue", "ARMTargetLowering", "::", "PerformCMOVCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cmp", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", ".", "getOpcode", "(", ...
[ "PerformCMOVCombine", "-", "Target-specific", "DAG", "combining", "for", "ARMISD", ":", ":CMOV", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
4,971
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "...
GCC
i386
MD
stmt_completion
CPU
4,972
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
sh
MD
next_suggestion
CPU
4,973
[ "FAIL" ]
[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "optimize_insn_for_size_p", "(", ")", "&", "&", "sh_expand_cmpnstr", "(", "operands", ")", ")", "DONE", "else" ]
LLVM
ARM
CPP
next_suggestion
CPU
4,974
[ "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "ISD", "::", "VECTOR_SHUFFLE", ",", "LT", ".", "second", ")", ";" ]
[ "if", "(", "Kind", "==", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "MVT", "::", "SimpleValueType", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "ISD", "::", "VECTOR_SHUFFLE", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",",...
LLVM
SystemZ
CPP
next_suggestion
CPU
4,975
[ "}" ]
[ "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "Op", "."...
LLVM
Hexagon
TD
next_suggestion
DSP
4,976
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
4,977
[ ";" ]
[ "ModulePass", "*", "llvm", "::", "createWebAssemblyLowerEmscriptenExceptions", "(", ")", "{", "return", "new", "WebAssemblyLowerEmscriptenExceptions", "(", ")" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
4,978
[ "}" ]
[ "IRB", "->", "CreateIntrinsic", "(", "Intrinsic", "::", "spv_switch", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "}", ",", "{", "Args", "}", ")", ";", "return", "&", "I", ";" ]
LLVM
ARM
CPP
program_repair
CPU
4,979
[ "<FIXS>", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", "&&", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ")", ")", "<FIXE>" ]
[ "SDValue", "SatValue", ";", "uint64_t", "SatConstant", ";", "<BUGS>", "if", "(", "isSaturatingConditional", "(", "Op", ",", "SatValue", ",", "SatConstant", ")", ")", "<BUGE>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "...
GCC
i386
CPP
next_suggestion
CPU
4,980
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_insertf32x4", "(", "_", "_", "m256", "_", "_", "A", ...
LLVM
ARM
TD
program_repair
CPU
4,981
[ "<FIXS>", "def", "LDM", ":", "AXI4ld", "(", "outs", ")", ",", "<FIXE>", "<FIXS>", "def", "STM", ":", "AXI4st", "(", "outs", ")", ",", "<FIXE>" ]
[ "let", "mayLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "LDM", ":", "AXI4ld", "<NUM_LIT>", ",", "(", "outs", ")", ",", "<BUGE>", "(", "ins", "addrmode4", ":", "$", "addr", ",", "pred", ":", "$", "p", ",", "reglist", ":", "$", "dst1", ",", "varia...
LLVM
X86
TD
stmt_completion
CPU
4,982
[ ")", ")", ")", ")", "]", ",", "d", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", ",", "ReadAfterLd", "]", ">", ";" ]
[ "def", "rm", ":", "PI", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "asm", ",", "[", "(", "set", "RC", ":", "$", "dst", ...
GCC
i386
MD
program_repair
CPU
4,983
[ "<FIXS>", "split_double_concat", "(", "DWI", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>", "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ...
[ "emit_insn", "(", "gen_vec_concatv2di", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}", "else", "<BUGS>", "split_double_concat", "(", "TImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands"...
LLVM
Z80old
CPP
next_suggestion
MPU
4,984
[ "case", "<NUM_LIT>", ":", "OS", "<<", "<STR_LIT>", "z", "<STR_LIT>", ";", "break", ";" ]
[ "void", "Z80oldInstPrinterBase", "::", "printCCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "OS", ")", "{", "switch", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", "{", "def...
GCC
sh
MD
next_suggestion
CPU
4,985
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "QIHI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
4,986
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "top", ";", "le...
GCC
i386
MD
stmt_completion
CPU
4,987
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM
Hexagon
TD
stmt_completion
DSP
4,988
[ ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
LLVM
Hexagon
TD
next_suggestion
DSP
4,989
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
ia64
MD
stmt_completion
CPU
4,990
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "ior", "(", "match_test" ]
LLVM
Hexagon
TD
next_suggestion
DSP
4,991
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{"...
LLVM
Mips
CPP
stmt_completion
CPU
4,992
[ "Result", ";" ]
[ "SDValue", "LaneB", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ResVecTy", "==", "MVT", "::", "v2i64", ")", "{", "LaneA", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Vi...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
4,993
[ "isa", "<", "ExtractValueInst", ">", "(", "I", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "I", ")", ";" ]
[ "return", "isa", "<", "StoreInst", ">", "(", "I", ")", "||", "isa", "<", "LoadInst", ">", "(", "I", ")", "||", "isa", "<", "InsertValueInst", ">", "(", "I", ")", "||" ]
LLVM
ARM64
TD
next_suggestion
CPU
4,994
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ExtendOperand", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
4,995
[ "(", ")", ")", ";" ]
[ "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "encodeNeonVMOVImmediate", "(", "CE", "->", "getValue" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
4,996
[ "bool", "WebAssemblyInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected a flag and a condition e...
[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]
LLVM
PowerPC
CPP
stmt_completion
CPU
4,997
[ "Invalid u6imm argument!", "<STR_LIT>", ")", ";" ]
[ "void", "printU6ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "char", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", ...
LLVM
Hexagon
TD
stmt_completion
DSP
4,998
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
frv
CPP
code_generation
VLIW
4,999
[ "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "call", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(", "call", ...
[ "Expand", "the", "MDPACKH", "builtin", ".", "It", "takes", "four", "unsigned", "short", "arguments", "and", "each", "argument", "forms", "one", "word", "of", "the", "two", "double-word", "input", "registers", ".", "ARGLIST", "is", "a", "TREE_LIST", "of", "th...