docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	TD	next_suggestion	CPU	5,600	[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]	[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "Width", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	5,601	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	MSP430	CPP	stmt_completion	MPU	5,602	[ "MCTargetOptions", "&", "Options", ")", "{" ]	[ "static", "MCRegisterInfo", "*", "createMSP430MCRegisterInfo", "(", "const", "Triple", "&", "TT", ",", "const" ]
GCC	i386	CPP	stmt_completion	CPU	5,603	[ "addr", ",", "(", "_", "_", "v4si", ")", "_", "_", "index", ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_gather3siv4sf", "(", "(", "_", "_", "v4sf", ")", "_", "_", "v1_old", ",", "_", "_" ]
GCC	i386	MD	stmt_completion	CPU	5,604	[ ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<NUM_LIT>", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	5,605	[ "return", "getShuffleScalarElt", "(", "NewV", ".", "getNode", "(", ")", ",", "Index", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "isTargetShuffle", "(", "Opcode", ")", ")", "{", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SDValue", "ImmN", ";", "switch", "(", "Opcode"...
LLVM	X86	CPP	next_suggestion	CPU	5,606	[ "EVT", "SrcVT", "=", "V", ".", "getValueType", "(", ")", ";" ]	[ "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "NewV", "=", "(", "Index", "<", "NumElems", ")", "?", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "retu...
LLVM	AArch64	CPP	next_suggestion	CPU	5,607	[ "}", "else", "{" ]	[ "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "return", "false", ";", "for", "(", "const", "SDValue", "&", "Elt", ":", "N", "->", "op_values", "(", "...
GCC	arm	CPP	program_repair	CPU	5,608	[ "<FIXS>", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>", "<FIXS>", "", "total", "+=", "rtx_cost", "(", "XEXP", ...	[ "case", "UMAX", ":", "case", "SMIN", ":", "case", "SMAX", ":", "<BUGS>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "speed", ")", ";", "<BUGE>", "if", ...
GCC	i386	CPP	next_suggestion	CPU	5,609	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "dthird", ".", "perm", "[", "i", "]", "=", "i", "^", "nelt2", ";" ]	[ "dfirst", ".", "perm", "[", "j", "]", "=", "d", "->", "perm", "[", "i", "]", ";", "which1", "\|=", "(", "d", "->", "perm", "[", "i", "]", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "{", "dsecond", ".", "perm", "[",...
GCC	i386	MD	stmt_completion	CPU	5,610	[ "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", ...
GCC	tilegx	MD	stmt_completion	VLIW	5,611	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	TMS320C64X	TD	next_suggestion	VLIW	5,612	[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DelaySlots", ";" ]	[ "let", "OutOperandList", "=", "outops", ";", "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ",", "default_form", ":", "$", "fu", ")", ")", ";", "let", "Itinerary", "=", "Default", ";", "let", "neverHasS...
LLVM	Hexagon	TD	stmt_completion	DSP	5,613	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM	ARM	TD	next_suggestion	CPU	5,614	[ "}" ]	[ "def", "RFEIB_UPD", ":", "RFEI", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,615	[ "return", "false", ";" ]	[ "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "ArgVT", "==", "MVT", "::", "f32", "\|\|", "ArgVT", "==", "MVT", "::", "f64"...
GCC	arm	MD	stmt_completion	CPU	5,616	[ ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "S...
GCC	rs6000	MD	program_repair	CPU	5,617	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "match_scratch", ":", "V4SF", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "unspec...
LLVM	PowerPC	CPP	code_generation	CPU	5,618	[ "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]
GCC	aarch64	MD	stmt_completion	CPU	5,619	[ "lshiftrt", "]", ")" ]	[ "(", "define_code_iterator", "SHIFTRT", "[", "ashiftrt" ]
LLVM	R600	TD	stmt_completion	GPU	5,620	[ "=", "Word1", ";" ]	[ "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "COUNT", "=", "CNT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "CALL_COUNT", "=", "<NUM_LIT>", ";", "let", "COUNT_3", "=", "CNT", "{", "<NUM_LIT>", ...
GCC	mips	MD	stmt_completion	CPU	5,621	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,622	[ "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
GCC	s390	MD	stmt_completion	MPU	5,623	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	avr	MD	stmt_completion	MPU	5,624	[ "]", ")" ]	[ "(", "define_mode_iterator", "SPLIT34", "[", "SI", "SF", "PSI", "SQ", "USQ", "SA", "USA" ]
GCC	pdp11	MD	stmt_completion	MPU	5,625	[ ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF...
GCC	vax	MD	next_suggestion	CPU	5,626	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	arm	MD	next_suggestion	CPU	5,627	[ "(", "const_int", "<NUM_LIT>", ")" ]	[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,628	[ "&", "<NUM_LIT>", ";" ]	[ "return", "AM3Opc" ]
GCC	aarch64	CPP	next_suggestion	CPU	5,629	[ "}" ]	[ "operand_rr_info", "", "dest_op_info", ";", "struct", "du_chain", "", "chain", "=", "NULL", ";", "unsigned", "dest_regno", ";", "fma_forest", "*", "forest", "=", "NULL", ";", "du_head_p", "head", "=", "NULL", ";", "int", "i", ";", "if", "(", "!", "is_f...
LLVM	AMDGPU	TD	next_suggestion	GPU	5,630	[ "}" ]	[ "def", "VReg32OrOffClass", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	5,631	[ "location", "=", "d", "->", "perm", ".", "length", "(", ")", ".", "to_constant", "(", ")", "-", "location", ";" ]	[ "rtx", "offset", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "\|\|", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "location", ")", "\|\|", "!", "d", "->", "perm", ".", "series_p", "(", "<NUM_LIT>", ",", ...
GCC	aarch64	CPP	stmt_completion	CPU	5,632	[ "idx", ")", ";" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "_", "_", "builtin_aarch64_tbx4v8qi", "(", "r", ",", "_", "_", "o", ",", "(", ...
GCC	pa	CPP	program_repair	CPU	5,633	[ "<FIXS>", "pa_ior_mask_p", "(", "unsigned", "HOST_WIDE_INT", "mask", ")", "<FIXE>" ]	[ "int", "<BUGS>", "ior_mask_p", "(", "unsigned", "HOST_WIDE_INT", "mask", ")", "<BUGE>", "{", "mask", "+=", "mask", "&", "-", "mask", ";", "return", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,634	[ ")", ")", ";" ]	[ "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOpe...
LLVM	Mips	CPP	stmt_completion	CPU	5,635	[ "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opc", ")", ";", "assert", "(", "Desc", ".", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unary instruction expected.", "<STR_LIT>", ")", ";", "const", "MipsRegisterInfo", "*", "RI", "=", "&", "g...
LLVM	ARM	CPP	stmt_completion	CPU	5,636	[ ")", ")", ";" ]	[ "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(" ]
GCC	i386	MD	stmt_completion	CPU	5,637	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,638	[ "static", "const", "unsigned", "GhcCalleeSavedRegs", "[", "]", "=", "{" ]	[ "const", "unsigned", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "...
LLVM	AArch64	CPP	next_suggestion	CPU	5,639	[ "if", "(", "Offset", ")", "MI", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "("...
GCC	i386	MD	stmt_completion	CPU	5,640	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	5,641	[ "}" ]	[ "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", ...
LLVM	ARM	TD	next_suggestion	CPU	5,642	[ "}" ]	[ "def", "VecListThreeQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListThreeQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,643	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "l...
LLVM	PowerPC	CPP	code_generation	CPU	5,644	[ "unsigned", "PPCTargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC", ...	[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]
LLVM	rvex	TD	stmt_completion	VLIW	5,645	[ "ra", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "ra", ";", "bits", "<", "<NUM_LIT>", ">", "rb", ";", "bits", "<", "<NUM_LIT>", ">", "rc", ";", "bits", "<", "<NUM_LIT>", ">", "shamt", ";", "let", "Opcode", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...
GCC	c6x	MD	stmt_completion	VLIW	5,646	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,647	[ "f64", ")", ";" ]	[ "SDValue", "AMDGPUTargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&...
LLVM	Hexagon	CPP	stmt_completion	DSP	5,648	[ "Hexagon TFR Cleanup", "<STR_LIT>", ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,649	[ ">", ";" ]	[ "def", "M2_mpy_up", ":", "T_MType_rr1", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	5,650	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "class", "SpuInst_Unary", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "o...
LLVM	PowerPC	CPP	stmt_completion	CPU	5,651	[ "DestReg", ")", "?", "<STR_LIT>", "acc", "<STR_LIT>", ":", "<STR_LIT>", "uacc", "<STR_LIT>", ";" ]	[ "void", "PPCRegisterInfo", "::", "emitAccCopyInfo", "(", "MachineBasicBlock", "&", "MBB", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ")", "{", "return", ";", "if", "(", "ReportAccMoves", ")", "{", "std", "::", "string", "Dest", "=", "PPC", ":...
LLVM	SystemZ	TD	stmt_completion	CPU	5,652	[ ";" ]	[ "class", "InstVRX", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
LLVM	Mips	CPP	code_generation	CPU	5,653	[ "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreach...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,654	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_55355c", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM	TPC	CPP	stmt_completion	Virtual ISA	5,655	[ ";" ]	[ "}", "else", "{", "unsigned", "sp", "=", "GiveSPScaleReg", "(", ")", ";", "hwloops", "[", "li", "]", ".", "sp", "=", "sp", ";", "TakeSPScaleReg", "(", "sp", ")", ";", "}", "if", "(", "hwloops", "[", "li", "]", ".", "spoiled", ")", "{", "inu", "...
GCC	i386	MD	stmt_completion	CPU	5,656	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	XCore	CPP	next_suggestion	MPU	5,657	[ "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "Other", ",", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";" ]	[ "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Addr", "->", "getOp...
LLVM	X86	CPP	program_repair	CPU	5,658	[ "<FIXS>", "unsigned", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", "{", "<FIXE>", "<FIXS>", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "dl", ",", "PtrV...	[ "NULL", ",", "<NUM_LIT>", ")", ";", "unsigned", "char", "OperandFlags", "=", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "OperandFlags", "=", "is64Bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>...
GCC	powerpcspe	CPP	next_suggestion	CPU	5,659	[ "}" ]	[ "unsigned", "HOST_WIDE_INT", "val1", "=", "(", "val", "+", "bit1", ")", "&", "val", ";", "unsigned", "HOST_WIDE_INT", "bit3", "=", "val1", "&", "-", "val1", ";", "unsigned", "HOST_WIDE_INT", "mask1", "=", "-", "bit3", "+", "bit2", "-", "<NUM_LIT>", ";", ...
LLVM	X86	CPP	stmt_completion	CPU	5,660	[ "-", "'", ";" ]	[ "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "'", "-", "'", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "ui...
GCC	i386	CPP	stmt_completion	CPU	5,661	[ "A", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtepi32_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_...
LLVM	R600	CPP	stmt_completion	GPU	5,662	[ "::", "i32", ")", ";" ]	[ "SDValue", "False", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Temp", ";", "EVT", "CompareVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", ...
LLVM	Hexagon	TD	stmt_completion	DSP	5,663	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "C2_cmovenewif", ":", "T_TFRI_Pred", "<" ]
GCC	alpha	CPP	next_suggestion	MPU	5,664	[ "}" ]	[ "if", "(", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "true", ";", "return", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	5,665	[ "DAG", ",", "dl", ")", ";" ]	[ "SDValue", "V1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Num...
LLVM	AArch64	TD	next_suggestion	CPU	5,666	[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]	[ "def", "UWHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", "...
LLVM	Mips	CPP	stmt_completion	CPU	5,667	[ "Op", ")", ",", "Reg", ",", "VT", ")", ";" ]	[ "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Return address can be determined only for current frame.", "<STR_LIT>", ")...
LLVM	Hexagon	TD	next_suggestion	DSP	5,668	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	5,669	[ "KilledProdSubReg", ",", "*", "TRI", ")", ";" ]	[ "unsigned", "KilledProdReg", "=", "MI", ".", "getOperand", "(", "KilledProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "OtherProdReg", "=", "MI", ".", "getOperand", "(", "OtherProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddSubReg", "="...
LLVM	WebAssembly	TD	program_repair	Virtual ISA	5,670	[ "<FIXS>", "!", "strconcat", "(", "Name", ",", "<STR_LIT>", ")", ",", "Opcode", ">", ";", "<FIXE>" ]	[ "multiclass", "WebAssemblyStore", "WebAssemblyRegClass", "rc", ",", "string", "Name", ",", "int", "Opcode", ">", "{", "defm", "<STR_LIT>", ":", "I", "(", "outs", ")", ",", "(", "ins", "P2Align", ":", "$", "p2align", ",", "offset32_op", ":", "$", "off", "...
LLVM	LC3	CPP	code_generation	CPU	5,671	[ "bool", "LC3TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
GCC	i386	CPP	stmt_completion	CPU	5,672	[ ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsub_ps", "(", "_", "_", "mmask16", "_", "_", "...
LLVM	PowerPC	TD	stmt_completion	CPU	5,673	[ ">", ";" ]	[ "def", "PPCfcfidu", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTFPUnaryOp", ",", "[", "]" ]
GCC	pa	MD	next_suggestion	CPU	5,674	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	5,675	[ "<FIXS>", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "\|\|", "<FIXE>" ]	[ "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInf...
LLVM	AArch64	CPP	next_suggestion	CPU	5,676	[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "KeyID", ")", ")", "BaseGV", "->", "getContext", "(", ")", ".", "emitError", "(", "<STR_LIT>", "Invalid AArch64 PAC Key ID '", "<STR_LIT>", "+", "utostr", "(", "KeyID", ")", "+", "<STR_LIT>", "' in llvm.p...	[ "const", "MCExpr", "*", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "getSymbol", "(", "BaseGVB", ")", ",", "Ctx", ")", ";", "if", "(", "Offset", ".", "sgt", "(", "<NUM_LIT>", ")", ")", "Sym", "=", "MCBinaryExpr", "::", "createAdd", "(", "Sym", ...
LLVM	Hexagon	CPP	program_repair	DSP	5,677	[ "<FIXS>", "initializeHexagonDAGToDAGISelLegacyPass", "(", "PR", ")", ";", "<FIXE>" ]	[ "initializeHexagonVectorCombineLegacyPass", "(", "PR", ")", ";", "initializeHexagonVectorLoopCarriedReuseLegacyPassPass", "(", "PR", ")", ";", "initializeHexagonVExtractPass", "(", "PR", ")", ";", "<BUGS>", "initializeHexagonDAGToDAGISelPass", "(", "PR", ")", ";", "<BUGE>",...
LLVM	PowerPC	CPP	stmt_completion	CPU	5,678	[ ";" ]	[ "return", "new", "PPCCTRLoopsVerify", "(", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,679	[ "==", "NumKernelArgMDNodes", ")", ";" ]	[ "static", "void", "PushArgMD", "(", "KernelArgMD", "&", "MD", ",", "const", "MDVector", "&", "V", ")", "{", "assert", "(", "V", ".", "size", "(", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,680	[ "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rt", ")", ")", ")", ";" ]	[ "else", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BLTC", ")", ";", "HasRs", "=", "true", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR3...
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	5,681	[ "<FIXS>", "void", "llvm", "::", "computeLegalValueVTs", "(", "const", "Function", "&", "F", ",", "const", "TargetMachine", "&", "TM", ",", "<FIXE>" ]	[ "WARegs", ".", "resize", "(", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ",", "Reg", ")", ";", "}", "<BUGS>", "void", "llvm", "::", "ComputeLegalValueVTs", "(", "const", "Function", "&", "F", ",", "const", "TargetMachine", "&", ...
LLVM	Hexagon	TD	stmt_completion	DSP	5,682	[ ";" ]	[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "En...
LLVM	TPC	TD	stmt_completion	Virtual ISA	5,683	[ ">", "op2", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "Rsrc2", ":", "$", "op2", ",", "DataType", ":", "$", "dt", ",", "SwitchSet", ":", "$", "sw", ",...
LLVM	Hexagon	TD	next_suggestion	DSP	5,684	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC	i386	MD	next_suggestion	CPU	5,685	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,686	[ "}" ]	[ "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_...
LLVM	Mips	CPP	next_suggestion	CPU	5,687	[ "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "Ptr", "}", ";" ]	[ "EVT", "MemVT", "=", "SD", "->", "getMemoryVT", "(", ")", ",", "BasePtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "SD", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ";",...
GCC	arm	CPP	next_suggestion	CPU	5,688	[ "sprintf", "(", "templ", ",", "<STR_LIT>", "tinsrh%%?\\t%%0, %%2, #%d", "<STR_LIT>", ",", "i", ")", ";" ]	[ "int", "i", ";", "char", "templ", "[", "<NUM_LIT>", "]", ";", "int", "units", "=", "mode_nunits", "[", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ";", "gcc_assert", "(", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", ...
LLVM	X86	CPP	next_suggestion	CPU	5,689	[ "Opc", "=", "X86", "::", "MMX_MOVQ64mr", ";" ]	[ "Opc", "=", "X86", "::", "ST_Fp64m", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "RFP32RegClass", ")", "{", "Opc", "=", "X86", "::", "ST_Fp32m", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "FR32RegClass", ")", "{", ...
GCC	powerpcspe	MD	stmt_completion	CPU	5,690	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	5,691	[ "_", "p", ")", ";" ]	[ "_", "_", "arm_vqdmlahq_m_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqdmlahq_m_n_sv4si", "(", "_", "_", "a", ...
LLVM	ARM	CPP	code_generation	CPU	5,692	[ "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,693	[ "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
GCC	i386	CPP	stmt_completion	CPU	5,694	[ "+", "<NUM_LIT>", ";" ]	[ "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!...
LLVM	TPC	TD	stmt_completion	Virtual ISA	5,695	[ "=", "<NUM_LIT>", ";" ]	[ "class", "StoreInstGenericSrcA", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "StoreInstGenericPred", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA" ]
LLVM	Mips	TD	next_suggestion	CPU	5,696	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Format", ".", "Value", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fs", ";", "let", "I...
LLVM	ARM	TD	stmt_completion	CPU	5,697	[ "<STR_LIT>", ";" ]	[ "def", "vpt_mask", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=" ]
LLVM	X86	CPP	stmt_completion	CPU	5,698	[ "false", ";" ]	[ "if", "(", "Cast", "->", "getParent", "(", ")", "==", "Mul", "->", "getParent", "(", ")", "&&", "(", "Cast", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SExt", "\|\|", "Cast", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ZExt",...
GCC	arm	MD	stmt_completion	CPU	5,699	[ "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_double_width", ">", "[", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VPA...

LLVM

AArch64

TD

next_suggestion

CPU

5,600

[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Width", "#", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]

[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", "#", "Width", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

5,601

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

MSP430

CPP

stmt_completion

MPU

5,602

[ "MCTargetOptions", "&", "Options", ")", "{" ]

[ "static", "MCRegisterInfo", "*", "createMSP430MCRegisterInfo", "(", "const", "Triple", "&", "TT", ",", "const" ]

GCC

i386

CPP

stmt_completion

CPU

5,603

[ "addr", ",", "(", "_", "_", "v4si", ")", "_", "_", "index", ",", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_gather3siv4sf", "(", "(", "_", "_", "v4sf", ")", "_", "_", "v1_old", ",", "_", "_" ]

GCC

i386

MD

stmt_completion

CPU

5,604

[ ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<NUM_LIT>", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

5,605

[ "return", "getShuffleScalarElt", "(", "NewV", ".", "getNode", "(", ")", ",", "Index", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "isTargetShuffle", "(", "Opcode", ")", ")", "{", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SDValue", "ImmN", ";", "switch", "(", "Opcode"...

LLVM

X86

CPP

next_suggestion

CPU

5,606

[ "EVT", "SrcVT", "=", "V", ".", "getValueType", "(", ")", ";" ]

[ "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "NewV", "=", "(", "Index", "<", "NumElems", ")", "?", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "SV", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "retu...

LLVM

AArch64

CPP

next_suggestion

CPU

5,607

[ "}", "else", "{" ]

[ "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "BUILD_VECTOR", ")", "return", "false", ";", "for", "(", "const", "SDValue", "&", "Elt", ":", "N", "->", "op_values", "(", "...

GCC

arm

CPP

program_repair

CPU

5,608

[ "<FIXS>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>", "<FIXS>", "*", "total", "+=", "rtx_cost", "(", "XEXP", ...

[ "case", "UMAX", ":", "case", "SMIN", ":", "case", "SMAX", ":", "<BUGS>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "speed", ")", ";", "<BUGE>", "if", ...

GCC

i386

CPP

next_suggestion

CPU

5,609

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "dthird", ".", "perm", "[", "i", "]", "=", "i", "^", "nelt2", ";" ]

[ "dfirst", ".", "perm", "[", "j", "]", "=", "d", "->", "perm", "[", "i", "]", ";", "which1", "|=", "(", "d", "->", "perm", "[", "i", "]", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "{", "dsecond", ".", "perm", "[",...

GCC

i386

MD

stmt_completion

CPU

5,610

[ "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", ...

GCC

tilegx

MD

stmt_completion

VLIW

5,611

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

TMS320C64X

TD

next_suggestion

VLIW

5,612

[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DelaySlots", ";" ]

[ "let", "OutOperandList", "=", "outops", ";", "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ",", "default_form", ":", "$", "fu", ")", ")", ";", "let", "Itinerary", "=", "Default", ";", "let", "neverHasS...

LLVM

Hexagon

TD

stmt_completion

DSP

5,613

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...

LLVM

ARM

TD

next_suggestion

CPU

5,614

[ "}" ]

[ "def", "RFEIB_UPD", ":", "RFEI", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,615

[ "return", "false", ";" ]

[ "if", "(", "ArgOffset", ">", "LinkageSize", "+", "ParamAreaSize", ")", "UseMemory", "=", "true", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "ArgVT", "==", "MVT", "::", "f32", "||", "ArgVT", "==", "MVT", "::", "f64"...

GCC

arm

MD

stmt_completion

CPU

5,616

[ ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "S...

GCC

rs6000

MD

program_repair

CPU

5,617

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "match_scratch", ":", "V4SF", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "unspec...

LLVM

PowerPC

CPP

code_generation

CPU

5,618

[ "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

GCC

aarch64

MD

stmt_completion

CPU

5,619

[ "lshiftrt", "]", ")" ]

[ "(", "define_code_iterator", "SHIFTRT", "[", "ashiftrt" ]

LLVM

R600

TD

stmt_completion

GPU

5,620

[ "=", "Word1", ";" ]

[ "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "COUNT", "=", "CNT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "CALL_COUNT", "=", "<NUM_LIT>", ";", "let", "COUNT_3", "=", "CNT", "{", "<NUM_LIT>", ...

GCC

mips

MD

stmt_completion

CPU

5,621

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,622

[ "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...

GCC

s390

MD

stmt_completion

MPU

5,623

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

avr

MD

stmt_completion

MPU

5,624

[ "]", ")" ]

[ "(", "define_mode_iterator", "SPLIT34", "[", "SI", "SF", "PSI", "SQ", "USQ", "SA", "USA" ]

GCC

pdp11

MD

stmt_completion

MPU

5,625

[ ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF...

GCC

vax

MD

next_suggestion

CPU

5,626

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

arm

MD

next_suggestion

CPU

5,627

[ "(", "const_int", "<NUM_LIT>", ")" ]

[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,628

[ "&", "<NUM_LIT>", ";" ]

[ "return", "AM3Opc" ]

GCC

aarch64

CPP

next_suggestion

CPU

5,629

[ "}" ]

[ "operand_rr_info", "*", "dest_op_info", ";", "struct", "du_chain", "*", "chain", "=", "NULL", ";", "unsigned", "dest_regno", ";", "fma_forest", "*", "forest", "=", "NULL", ";", "du_head_p", "head", "=", "NULL", ";", "int", "i", ";", "if", "(", "!", "is_f...

LLVM

AMDGPU

TD

next_suggestion

GPU

5,630

[ "}" ]

[ "def", "VReg32OrOffClass", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

5,631

[ "location", "=", "d", "->", "perm", ".", "length", "(", ")", ".", "to_constant", "(", ")", "-", "location", ";" ]

[ "rtx", "offset", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "location", ")", "||", "!", "d", "->", "perm", ".", "series_p", "(", "<NUM_LIT>", ",", ...

GCC

aarch64

CPP

stmt_completion

CPU

5,632

[ "idx", ")", ";" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv16qi", "(", "_", "_", "o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "_", "_", "builtin_aarch64_tbx4v8qi", "(", "r", ",", "_", "_", "o", ",", "(", ...

GCC

pa

CPP

program_repair

CPU

5,633

[ "<FIXS>", "pa_ior_mask_p", "(", "unsigned", "HOST_WIDE_INT", "mask", ")", "<FIXE>" ]

[ "int", "<BUGS>", "ior_mask_p", "(", "unsigned", "HOST_WIDE_INT", "mask", ")", "<BUGE>", "{", "mask", "+=", "mask", "&", "-", "mask", ";", "return", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,634

[ ")", ")", ";" ]

[ "const", "MCInstrDesc", "&", "MovRelDesc", "=", "get", "(", "AMDGPU", "::", "V_MOVRELD_B32_e32", ")", ";", "unsigned", "VecReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsUndef", "=", "MI", ".", "getOpe...

LLVM

Mips

CPP

stmt_completion

CPU

5,635

[ "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opc", ")", ";", "assert", "(", "Desc", ".", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unary instruction expected.", "<STR_LIT>", ")", ";", "const", "MipsRegisterInfo", "*", "RI", "=", "&", "g...

LLVM

ARM

CPP

stmt_completion

CPU

5,636

[ ")", ")", ";" ]

[ "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", "(" ]

GCC

i386

MD

stmt_completion

CPU

5,637

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,638

[ "static", "const", "unsigned", "GhcCalleeSavedRegs", "[", "]", "=", "{" ]

[ "const", "unsigned", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", "->", "...

LLVM

AArch64

CPP

next_suggestion

CPU

5,639

[ "if", "(", "Offset", ")", "MI", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "("...

GCC

i386

MD

stmt_completion

CPU

5,640

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

5,641

[ "}" ]

[ "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "X86", "::", "NOOPW", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "X86", "::", "RAX", ";", "break", ";", ...

LLVM

ARM

TD

next_suggestion

CPU

5,642

[ "}" ]

[ "def", "VecListThreeQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListThreeQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,643

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "l...

LLVM

PowerPC

CPP

code_generation

CPU

5,644

[ "unsigned", "PPCTargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC", ...

[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]

LLVM

rvex

TD

stmt_completion

VLIW

5,645

[ "ra", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "ra", ";", "bits", "<", "<NUM_LIT>", ">", "rb", ";", "bits", "<", "<NUM_LIT>", ">", "rc", ";", "bits", "<", "<NUM_LIT>", ">", "shamt", ";", "let", "Opcode", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...

GCC

c6x

MD

stmt_completion

VLIW

5,646

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,647

[ "f64", ")", ";" ]

[ "SDValue", "AMDGPUTargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", "&...

LLVM

Hexagon

CPP

stmt_completion

DSP

5,648

[ "Hexagon TFR Cleanup", "<STR_LIT>", ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,649

[ ">", ";" ]

[ "def", "M2_mpy_up", ":", "T_MType_rr1", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

5,650

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "class", "SpuInst_Unary", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "o...

LLVM

PowerPC

CPP

stmt_completion

CPU

5,651

[ "DestReg", ")", "?", "<STR_LIT>", "acc", "<STR_LIT>", ":", "<STR_LIT>", "uacc", "<STR_LIT>", ";" ]

[ "void", "PPCRegisterInfo", "::", "emitAccCopyInfo", "(", "MachineBasicBlock", "&", "MBB", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ")", "{", "return", ";", "if", "(", "ReportAccMoves", ")", "{", "std", "::", "string", "Dest", "=", "PPC", ":...

LLVM

SystemZ

TD

stmt_completion

CPU

5,652

[ ";" ]

[ "class", "InstVRX", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...

LLVM

Mips

CPP

code_generation

CPU

5,653

[ "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreach...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,654

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_55355c", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...

LLVM

TPC

CPP

stmt_completion

Virtual ISA

5,655

[ ";" ]

[ "}", "else", "{", "unsigned", "sp", "=", "GiveSPScaleReg", "(", ")", ";", "hwloops", "[", "li", "]", ".", "sp", "=", "sp", ";", "TakeSPScaleReg", "(", "sp", ")", ";", "}", "if", "(", "hwloops", "[", "li", "]", ".", "spoiled", ")", "{", "inu", "...

GCC

i386

MD

stmt_completion

CPU

5,656

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

XCore

CPP

next_suggestion

MPU

5,657

[ "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "Other", ",", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";" ]

[ "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Addr", "->", "getOp...

LLVM

X86

CPP

program_repair

CPU

5,658

[ "<FIXS>", "unsigned", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", "{", "<FIXE>", "<FIXS>", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "dl", ",", "PtrV...

[ "NULL", ",", "<NUM_LIT>", ")", ";", "unsigned", "char", "OperandFlags", "=", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "OperandFlags", "=", "is64Bit", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>...

GCC

powerpcspe

CPP

next_suggestion

CPU

5,659

[ "}" ]

[ "unsigned", "HOST_WIDE_INT", "val1", "=", "(", "val", "+", "bit1", ")", "&", "val", ";", "unsigned", "HOST_WIDE_INT", "bit3", "=", "val1", "&", "-", "val1", ";", "unsigned", "HOST_WIDE_INT", "mask1", "=", "-", "bit3", "+", "bit2", "-", "<NUM_LIT>", ";", ...

LLVM

X86

CPP

stmt_completion

CPU

5,660

[ "-", "'", ";" ]

[ "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "O", "<<", "'", "-", "'", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "JTI", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'", "_", "'", "<<", "ui...

GCC

i386

CPP

stmt_completion

CPU

5,661

[ "A", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtepi32_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_...

LLVM

R600

CPP

stmt_completion

GPU

5,662

[ "::", "i32", ")", ";" ]

[ "SDValue", "False", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Temp", ";", "EVT", "CompareVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "if", ...

LLVM

Hexagon

TD

stmt_completion

DSP

5,663

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "C2_cmovenewif", ":", "T_TFRI_Pred", "<" ]

GCC

alpha

CPP

next_suggestion

MPU

5,664

[ "}" ]

[ "if", "(", "TREE_ADDRESSABLE", "(", "type", ")", ")", "return", "true", ";", "return", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

5,665

[ "DAG", ",", "dl", ")", ";" ]

[ "SDValue", "V1", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "SVOp", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Num...

LLVM

AArch64

TD

next_suggestion

CPU

5,666

[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

[ "def", "UWHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", "...

LLVM

Mips

CPP

stmt_completion

CPU

5,667

[ "Op", ")", ",", "Reg", ",", "VT", ")", ";" ]

[ "assert", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Return address can be determined only for current frame.", "<STR_LIT>", ")...

LLVM

Hexagon

TD

next_suggestion

DSP

5,668

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

5,669

[ "KilledProdSubReg", ",", "*", "TRI", ")", ";" ]

[ "unsigned", "KilledProdReg", "=", "MI", ".", "getOperand", "(", "KilledProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "OtherProdReg", "=", "MI", ".", "getOperand", "(", "OtherProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddSubReg", "="...

LLVM

WebAssembly

TD

program_repair

Virtual ISA

5,670

[ "<FIXS>", "!", "strconcat", "(", "Name", ",", "<STR_LIT>", ")", ",", "Opcode", ">", ";", "<FIXE>" ]

[ "multiclass", "WebAssemblyStore", "WebAssemblyRegClass", "rc", ",", "string", "Name", ",", "int", "Opcode", ">", "{", "defm", "<STR_LIT>", ":", "I", "(", "outs", ")", ",", "(", "ins", "P2Align", ":", "$", "p2align", ",", "offset32_op", ":", "$", "off", "...

LLVM

LC3

CPP

code_generation

CPU

5,671

[ "bool", "LC3TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

GCC

i386

CPP

stmt_completion

CPU

5,672

[ ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmsub_ps", "(", "_", "_", "mmask16", "_", "_", "...

LLVM

PowerPC

TD

stmt_completion

CPU

5,673

[ ">", ";" ]

[ "def", "PPCfcfidu", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTFPUnaryOp", ",", "[", "]" ]

GCC

pa

MD

next_suggestion

CPU

5,674

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

5,675

[ "<FIXS>", "if", "(", "TLI", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ",", "TLO", ")", "||", "<FIXE>" ]

[ "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInf...

LLVM

AArch64

CPP

next_suggestion

CPU

5,676

[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "KeyID", ")", ")", "BaseGV", "->", "getContext", "(", ")", ".", "emitError", "(", "<STR_LIT>", "Invalid AArch64 PAC Key ID '", "<STR_LIT>", "+", "utostr", "(", "KeyID", ")", "+", "<STR_LIT>", "' in llvm.p...

[ "const", "MCExpr", "*", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "getSymbol", "(", "BaseGVB", ")", ",", "Ctx", ")", ";", "if", "(", "Offset", ".", "sgt", "(", "<NUM_LIT>", ")", ")", "Sym", "=", "MCBinaryExpr", "::", "createAdd", "(", "Sym", ...

LLVM

Hexagon

CPP

program_repair

DSP

5,677

[ "<FIXS>", "initializeHexagonDAGToDAGISelLegacyPass", "(", "PR", ")", ";", "<FIXE>" ]

[ "initializeHexagonVectorCombineLegacyPass", "(", "PR", ")", ";", "initializeHexagonVectorLoopCarriedReuseLegacyPassPass", "(", "PR", ")", ";", "initializeHexagonVExtractPass", "(", "PR", ")", ";", "<BUGS>", "initializeHexagonDAGToDAGISelPass", "(", "PR", ")", ";", "<BUGE>",...

LLVM

PowerPC

CPP

stmt_completion

CPU

5,678

[ ";" ]

[ "return", "new", "PPCCTRLoopsVerify", "(", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,679

[ "==", "NumKernelArgMDNodes", ")", ";" ]

[ "static", "void", "PushArgMD", "(", "KernelArgMD", "&", "MD", ",", "const", "MDVector", "&", "V", ")", "{", "assert", "(", "V", ".", "size", "(", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,680

[ "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rt", ")", ")", ")", ";" ]

[ "else", "{", "MI", ".", "setOpcode", "(", "Mips", "::", "BLTC", ")", ";", "HasRs", "=", "true", ";", "}", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR3...

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

5,681

[ "<FIXS>", "void", "llvm", "::", "computeLegalValueVTs", "(", "const", "Function", "&", "F", ",", "const", "TargetMachine", "&", "TM", ",", "<FIXE>" ]

[ "WARegs", ".", "resize", "(", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ",", "Reg", ")", ";", "}", "<BUGS>", "void", "llvm", "::", "ComputeLegalValueVTs", "(", "const", "Function", "&", "F", ",", "const", "TargetMachine", "&", ...

LLVM

Hexagon

TD

stmt_completion

DSP

5,682

[ ";" ]

[ "def", "A2_xorp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "En...

LLVM

TPC

TD

stmt_completion

Virtual ISA

5,683

[ ">", "op2", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "Rsrc2", ":", "$", "op2", ",", "DataType", ":", "$", "dt", ",", "SwitchSet", ":", "$", "sw", ",...

LLVM

Hexagon

TD

next_suggestion

DSP

5,684

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...

GCC

i386

MD

next_suggestion

CPU

5,685

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,686

[ "}" ]

[ "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_...

LLVM

Mips

CPP

next_suggestion

CPU

5,687

[ "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "Ptr", "}", ";" ]

[ "EVT", "MemVT", "=", "SD", "->", "getMemoryVT", "(", ")", ",", "BasePtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "SD", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ";",...

GCC

arm

CPP

next_suggestion

CPU

5,688

[ "sprintf", "(", "templ", ",", "<STR_LIT>", "tinsrh%%?\\t%%0, %%2, #%d", "<STR_LIT>", ",", "i", ")", ";" ]

[ "int", "i", ";", "char", "templ", "[", "<NUM_LIT>", "]", ";", "int", "units", "=", "mode_nunits", "[", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "]", ";", "gcc_assert", "(", "(", "mask", "&", "(", "mask", "-", "<NUM_LIT>", ")", ")", ...

LLVM

X86

CPP

next_suggestion

CPU

5,689

[ "Opc", "=", "X86", "::", "MMX_MOVQ64mr", ";" ]

[ "Opc", "=", "X86", "::", "ST_Fp64m", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "RFP32RegClass", ")", "{", "Opc", "=", "X86", "::", "ST_Fp32m", ";", "}", "else", "if", "(", "RC", "==", "&", "X86", "::", "FR32RegClass", ")", "{", ...

GCC

powerpcspe

MD

stmt_completion

CPU

5,690

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

5,691

[ "_", "p", ")", ";" ]

[ "_", "_", "arm_vqdmlahq_m_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vqdmlahq_m_n_sv4si", "(", "_", "_", "a", ...

LLVM

ARM

CPP

code_generation

CPU

5,692

[ "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,693

[ "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...

GCC

i386

CPP

stmt_completion

CPU

5,694

[ "+", "<NUM_LIT>", ";" ]

[ "int", "ix86_attr_length_vex_default", "(", "rtx_insn", "*", "insn", ",", "bool", "has_0f_opcode", ",", "bool", "has_vex_w", ")", "{", "int", "i", ",", "reg_only", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "bool", "has_mem", "=", "false", ";", "if", "(", "!...

LLVM

TPC

TD

stmt_completion

Virtual ISA

5,695

[ "=", "<NUM_LIT>", ";" ]

[ "class", "StoreInstGenericSrcA", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "StoreInstGenericPred", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA" ]

LLVM

Mips

TD

next_suggestion

CPU

5,696

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Format", ".", "Value", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fs", ";", "let", "I...

LLVM

ARM

TD

stmt_completion

CPU

5,697

[ "<STR_LIT>", ";" ]

[ "def", "vpt_mask", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=" ]

LLVM

X86

CPP

stmt_completion

CPU

5,698

[ "false", ";" ]

[ "if", "(", "Cast", "->", "getParent", "(", ")", "==", "Mul", "->", "getParent", "(", ")", "&&", "(", "Cast", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SExt", "||", "Cast", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ZExt",...

GCC

arm

MD

stmt_completion

CPU

5,699

[ "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_double_width", ">", "[", "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VPA...