Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
csky
MD
next_suggestion
CPU
613,100
[ "ASM_GENERATE_INTERNAL_LABEL", "(", "tmp_label", ",", "\\\"LCP\\\", INTVAL (operands[0])) mysplitooo assemble_label (asm_out_file, tmp_label) mysplitooo return \\\"\\\" mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "<STR_LIT>", "{", "char", "tmp_label", "[", "<NUM_LIT>", "]" ]
GCC
mips
MD
stmt_completion
CPU
613,101
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
613,102
[ "{" ]
[ "else", "if", "(", "LocVT", ".", "SimpleTy", "==", "MVT", "::", "f32", "||", "LocVT", ".", "is32BitVector", "(", ")", ")", "RegList", "=", "SRegList", ";", "else", "if", "(", "LocVT", ".", "SimpleTy", "==", "MVT", "::", "f64", "||", "LocVT", ".", "...
LLVM
ARM
TD
next_suggestion
CPU
613,103
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "mode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "iflags", ";", "bits", "<", "<NUM_LIT>", ">", "mode", ";", "bit", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<N...
LLVM
ARM
CPP
stmt_completion
CPU
613,104
[ ";" ]
[ "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", ...
LLVM
Hexagon
TD
stmt_completion
DSP
613,105
[ ";" ]
[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<...
LLVM
X86
CPP
stmt_completion
CPU
613,106
[ ";" ]
[ "bool", "X86InstructionSelector", "::", "selectZext", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_ZEXT...
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,107
[ "case", "AMDGPUSubtarget", "::", "R700", ":" ]
[ "static", "SIEncodingFamily", "subtargetEncodingFamily", "(", "const", "AMDGPUSubtarget", "&", "ST", ")", "{", "switch", "(", "ST", ".", "getGeneration", "(", ")", ")", "{", "case", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ":", "case", "AMDGPUSubtarget", "::",...
LLVM
X86
CPP
code_generation
CPU
613,108
[ "bool", "X86AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "AsmVariant", ...
[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
613,109
[ "NextVGPRToSGPRCopyID", ";" ]
[ "return", "++" ]
LLVM
SIC
CPP
stmt_completion
CPU
613,110
[ "(", ")", ";" ]
[ "SICTargetMachine", "&", "getSICTargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "SICTargetMachine", ">" ]
LLVM
AMDGPU
CPP
code_generation
GPU
613,111
[ "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,112
[ "}" ]
[ "const", "TargetRegisterClass", "*", "getBoolRC", "(", ")", "const", "{", "return", "isWave32", "?", "&", "AMDGPU", "::", "SReg_32RegClass", ":", "&", "AMDGPU", "::", "SReg_64RegClass", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
613,113
[ "GPR64", ",", "<STR_LIT>", ">", "{" ]
[ "def", "GPR64as32", ":", "RegisterOperand", "<" ]
GCC
i386
CPP
stmt_completion
CPU
613,114
[ "V4SFmode", ")", ";" ]
[ "const", "unsigned", "ncregs", "=", "NUM_X86_64_MS_CLOBBERED_REGS", "+", "m", "->", "call_ms2sysv_extra_regs", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "ncregs", "+", "<NUM_LIT>", ")", ";", "unsigned", "int", "align", ",", "i", ",", "vi", "=", "<NUM_LIT>", ...
GCC
alpha
MD
next_suggestion
MPU
613,115
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
ARM64
TD
stmt_completion
CPU
613,116
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
613,117
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vnavghr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
LLVM
AArch64
TD
next_suggestion
CPU
613,118
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "FlagRotate", "<", "dag", "iops", ",", "string", "asm", ",", "string", "ops", ">", ":", "BaseFlagManipulation", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "iops", ",", "asm", ",", "ops", ">", "{", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "bits...
LLVM
TPC
TD
next_suggestion
Virtual ISA
613,119
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "reg", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>...
GCC
i386
CPP
next_suggestion
CPU
613,120
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_loadu_epi16", "(", "_", "_", "m512i", "_", "_", ...
LLVM
AVR
CPP
next_suggestion
MPU
613,121
[ "}" ]
[ "MCContext", "&", "Ctx", "=", "OutContext", ";", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "{", "bool", "IsProgMem", "=", "GV", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::...
LLVM
Hexagon
TD
next_suggestion
DSP
613,122
[ "let", "Uses", "=", "[", "USR", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
613,123
[ ")", "return", "true", ";" ]
[ "if", "(", "isHVXVectorType", "(", "SimpleTy", ",", "IncludeBool", ")", ")", "return", "true", ";", "auto", "Action", "=", "getTargetLowering", "(", ")", "->", "getPreferredVectorAction", "(", "SimpleTy", ")", ";", "return", "Action", "==", "TargetLoweringBase",...
GCC
i386
MD
next_suggestion
CPU
613,124
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "match_operand", ":", "X87MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FXAM", ")", ")", "]", "<STR_LIT>", ...
GCC
mips
CPP
stmt_completion
CPU
613,125
[ ",", "strict_p", ")", ";" ]
[ "return", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,126
[ "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]
[ "def", "J2_callt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "a30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1d81e60e", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredRel", "{", "let", "Ins...
GCC
i386
CPP
next_suggestion
CPU
613,127
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_srlv_epi64", "(", "_", "_", "mmask8", "_", "_", "U...
GCC
i386
CPP
program_repair
CPU
613,128
[ "<FIXS>", "return", "!", "(", "INTVAL", "(", "value", ")", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "if", "(", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", ")", "return", "INTVAL", "(", "value", ")", ">=", "<NUM_LIT>", ";", "else", "<BUGS>", "return", "!", "(", "INTVAL", "(", "value", ")", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ";", "<B...
GCC
mips
MD
stmt_completion
CPU
613,129
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>" ]
GCC
alpha
CPP
program_repair
MPU
613,130
[ "<FIXS>", "switch", "(", "NOTE_KIND", "(", "i", ")", ")", "<FIXE>" ]
[ "{", "if", "(", "GET_CODE", "(", "i", ")", "==", "NOTE", ")", "{", "<BUGS>", "switch", "(", "NOTE_LINE_NUMBER", "(", "i", ")", ")", "<BUGE>", "{", "case", "NOTE_INSN_EH_REGION_BEG", ":", "exception_nesting", "++", ";" ]
GCC
m68k
MD
program_repair
MPU
613,131
[ "<FIXS>", "<STR_LIT>", "flags_valid", "<STR_LIT>", "move", "<STR_LIT>", "*", "return", "output_move_stricthi", "(", "operands", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "...
GCC
rs6000
MD
stmt_completion
CPU
613,132
[ "]", ")" ]
[ "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,133
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
613,134
[ "<NUM_LIT>", ";" ]
[ "def", "L2_loadbzw2_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ...
LLVM
X86
CPP
next_suggestion
CPU
613,135
[ "Register", "RegSaveReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";" ]
[ "MachineBasicBlock", "*", "X86TargetLowering", "::", "EmitVAARG64WithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>...
LLVM
Lanai
CPP
stmt_completion
CPU
613,136
[ "nullptr", ")", ";" ]
[ "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "Op", "=", "parseRegister", "(", "false", ")", ";", "if", "(", "Op", "!=", "nullptr", ")", "RegNum", "=", "Op", "->", "getReg", "(", ")", ";...
LLVM
PowerPC
CPP
next_suggestion
CPU
613,137
[ "if", "(", "NumIssued", ">=", "<NUM_LIT>", ")", "return", "Hazard", ";" ]
[ "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "PPC hazards don't support scoreboard lookahead", "<S...
GCC
i386
MD
program_repair
CPU
613,138
[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "machine_mode", "vmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "enum", "machine_mode", "vmode", "=...
LLVM
ARM64
TD
next_suggestion
CPU
613,139
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "class", "BaseSIMDTwoSameVectorTied", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "dstkind", ",", "strin...
LLVM
DirectX
CPP
next_suggestion
Virtual ISA
613,140
[ "if", "(", "!", "I", ".", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "EnumerateValue", "(", "&", "I", ")", ";" ]
[ "}", "FirstFuncConstantID", "=", "Values", ".", "size", "(", ")", ";", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "for", "(", "const", "Use", "&", "OI", ":"...
LLVM
R600
TD
program_repair
GPU
613,141
[ "<FIXS>", "P", ".", "HasModifiers", ",", "DefExec", ",", "opName", "<FIXE>", "<FIXS>", "multiclass", "VOPC_F32", "vopc", "op", ",", "string", "opName", ",", "PatLeaf", "cond", "=", "COND_NULL", ",", "string", "revOp", "=", "opName", ">", ":", "VOPCInst", "...
[ "[", "(", "set", "i1", ":", "$", "dst", ",", "(", "AMDGPUfp_class", "(", "P", ".", "Src0VT", "(", "VOP3Mods0Clamp0OMod", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ")", ")", ",", "P", ".", "Src1VT", ":", "$", "s...
LLVM
Hexagon
TD
next_suggestion
DSP
613,142
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavgw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "E...
LLVM
AArch64
CPP
stmt_completion
CPU
613,143
[ ")", ";" ]
[ "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "::", "...
GCC
s390
CPP
next_suggestion
MPU
613,144
[ "if", "(", "base", ")", "*", "base", "=", "op", ";" ]
[ "op", "=", "NULL_RTX", ";", "}", "if", "(", "op", "&&", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "CONST_SCALAR_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "{", "off", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";",...
GCC
mips
CPP
next_suggestion
CPU
613,145
[ "return", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";" ]
[ "static", "unsigned", "HOST_WIDE_INT", "mips_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_LOONGSON_MMI", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
613,146
[ "->", "getPointerTy", "(", ")", ")", ";" ]
[ "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "...
LLVM
X86
CPP
program_repair
CPU
613,147
[ "<FIXS>", "assert", "(", "<NUM_LIT>", "<=", "Idx", "&&", "Idx", "(", "int", ")", "(", "<NUM_LIT>", "*", "NumOriginalElts", ")", "&&", "<STR_LIT>", "Shuffle index out of range", "<STR_LIT>", ")", ";", "SDValue", "LdNode", "=", "(", "Idx", "(", "int", ")", "...
[ "if", "(", "llvm", "::", "any_of", "(", "ShuffleMask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", "==", "SM_SentinelZero", ";", "}", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "assert", "(", "<NUM_LIT>", "<=", "Idx", "&&"...
LLVM
SystemZ
CPP
next_suggestion
CPU
613,148
[ "}" ]
[ "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "BuiltMI", "=", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", ...
GCC
i386
MD
stmt_completion
CPU
613,149
[ ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "HI", "(", "ashift", ":", "HI", "(", "zero_extend", ":", "HI", "(", "match_operand" ]
GCC
stormy16
MD
stmt_completion
CPU
613,150
[ ")" ]
[ "(", "if_then_else", "(", "eq", ":", "HI", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ...
GCC
i386
MD
stmt_completion
CPU
613,151
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC
s390
MD
stmt_completion
MPU
613,152
[ ")", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AVR
TD
stmt_completion
MPU
613,153
[ "FamilyAVR31", ",", "ELFArchAVR31", ">", ";" ]
[ "def", ":", "Device", "<", "<STR_LIT>", "," ]
GCC
arm
CPP
next_suggestion
CPU
613,154
[ "}" ]
[ "union", "{", "int32x4x2_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_mve_vld2qv4si", "(", "(", "_", "_", "builtin_neon_si", "*", ...
LLVM
X86
CPP
stmt_completion
CPU
613,155
[ ",", "Op0", ",", "Op1", ",", "BlendMask", ")", ";" ]
[ "static", "const", "int", "ShiftRightMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Op1", "=", "DAG", ...
GCC
rs6000
MD
stmt_completion
CPU
613,156
[ "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,157
[ "B", ".", "buildLoad", "(", "DstReg", ",", "PtrReg", ",", "*", "MMO", ")", ";" ]
[ "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ParamTy", ",", "Offset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferen...
LLVM
ARM
TD
stmt_completion
CPU
613,158
[ "[", "HasNEON", ",", "HasFP16", "]", ">", ";" ]
[ "def", "VCVTh2f", ":", "N2VLInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IIC_VUNAQ", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4f32", ",", "v4i16", ",", "int_arm_ne...
LLVM
PowerPC
CPP
program_repair
CPU
613,159
[ "<FIXS>", "const", "Section", "*", "TheSection", "=", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GVar", ",", "TM", ")", ";", "<FIXE>" ]
[ "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "Type", ")", ";", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "<BUGS>", "const", "Section", "*", "TheSection", "=", "TAI", "->", "SectionForGlobal", "(...
LLVM
AArch64
CPP
next_suggestion
CPU
613,160
[ "return", "(", "OpcB", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "OpcB", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "(", "OpcB", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "OpcB", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>"...
GCC
s390
MD
next_suggestion
MPU
613,161
[ "<STR_LIT>" ]
[ "(", "and", ":", "DI", "(", "rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<...
GCC
mn10300
CPP
stmt_completion
MPU
613,162
[ "(", "Pmode", ")", ";" ]
[ "x", "=", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "or", "ig", ")", ",", "UNSPEC_GOTOFF", ")", ";", "x", "=", "gen_rtx_CONST", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "reg", ",", "x", ")", ";", "x", ...
LLVM
ARM
TD
next_suggestion
CPU
613,163
[ "}" ]
[ "def", "pred_basic_s", ":", "VCMPPredicateOperand", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "pred_restricted_s_asmoperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
613,164
[ "ix86_expand_vecop_qihi", "(", "LSHIFTRT", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "{", "rtx", "neg", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_neg", "<", "mode", ">", "<NUM_LIT>", "(", "neg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_xop_shl", "<", "mode", ">", "<...
LLVM
Hexagon
TD
stmt_completion
DSP
613,165
[ "<NUM_LIT>", ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
GCC
avr
MD
stmt_completion
MPU
613,166
[ "<NUM_LIT>", ")", "]" ]
[ "(", "mem", ":", "BLK", "(", "lo_sum", ":", "PSI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "REG_Z", ")", ")", ")", ")", "(", "unspec", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ...
GCC
arm
CPP
next_suggestion
CPU
613,167
[ "}" ]
[ "void", "function_builder", "::", "append_name", "(", "const", "char", "*", "name", ")", "{", "obstack_grow", "(", "&", "m_string_obstack", ",", "name", ",", "strlen", "(", "name", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,168
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "Enc_a90628", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Qv4", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
613,169
[ "break", ";" ]
[ "if", "(", "MFFrame", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "const", "uint16_t", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsig...
LLVM
ARM
CPP
next_suggestion
CPU
613,170
[ "}" ]
[ "Type", "=", "ELF", "::", "R_ARM_MOVW_PREL_NC", ";", "break", ";", "case", "ARM", "::", "fixup_t2_movt_hi16", ":", "case", "ARM", "::", "fixup_t2_movt_hi16_pcrel", ":", "Type", "=", "ELF", "::", "R_ARM_THM_MOVT_PREL", ";", "break", ";", "case", "ARM", "::", ...
GCC
ia64
MD
next_suggestion
CPU
613,171
[ "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "if_then_else", ":", "VECINT", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VECINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
loongarch
CPP
program_repair
CPU
613,172
[ "<FIXS>", "const", "char", "*", "const", "insn", "[", "]", "[", "<NUM_LIT>", "]", "=", "<FIXE>", "<FIXS>", "<STR_LIT>", "fstx.d\\t%1,%0", "<STR_LIT>", ",", "<STR_LIT>", "vstx\\t%w1,%0", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "fldx.d\\t%0,%1", "<STR_LIT>", "...
[ "||", "!", "loongarch_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "return", "NULL", ";", "<BUGS>", "const", "char", "*", "const", "insn", "[", "]", "[", "<NUM_LIT>", "]", "=", "<BUGE>", "{", "{", "<STR_LIT>", "fstx.s\\t%1,%0", "...
LLVM
X86
CPP
next_suggestion
CPU
613,173
[ "}" ]
[ "SDValue", "X86TargetLowering", "::", "LowerExternalSymbol", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "ExternalSymbolSDNode...
GCC
alpha
CPP
next_suggestion
MPU
613,174
[ "if", "(", "!", "temp", ")", "{" ]
[ "return", "expand_binop", "(", "mode", ",", "add_optab", ",", "temp", ",", "GEN_INT", "(", "new", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "}", "}", "temp", "=", "alpha_emit_set_const", "(", "subtarget", ",", "mode", ",", "~", ...
LLVM
ARM64
TD
stmt_completion
CPU
613,175
[ "op", ",", "asm", ",", "node", ">", "{" ]
[ "def", "W", ":", "BaseCmpBranch", "<", "GPR32", "," ]
GCC
rs6000
MD
stmt_completion
CPU
613,176
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
613,177
[ "constrainSelectedInstRegOperands", "(", "*", "MovI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";" ]
[ "unsigned", "DstReg", "=", "ForceDstReg", "?", "ForceDstReg", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MovI", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef"...
LLVM
PowerPC
CPP
next_suggestion
CPU
613,178
[ "case", "VK_PPC_HIGHESTA", ":" ]
[ "return", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "VK_PPC_HIGHER", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "VK_PPC_HIGHERA", ":", "return", "(", "(", "Va...
LLVM
Hexagon
CPP
stmt_completion
DSP
613,179
[ "size", "(", ")", ")", "return", "false", ";" ]
[ "bool", "has", "(", "unsigned", "R", ")", "const", "{", "unsigned", "Idx", "=", "v2x", "(", "R", ")", ";", "if", "(", "Idx", ">=", "Bits", "." ]
LLVM
X86
CPP
stmt_completion
CPU
613,180
[ ")", ";" ]
[ "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createX86MacroFusionDAGMuta...
LLVM
ARM
CPP
stmt_completion
CPU
613,181
[ "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "ARMSubtarget", "*", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ...
LLVM
Hexagon
CPP
program_repair
DSP
613,182
[ "<FIXS>", "uint64_t", "FixupValue", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "<FIXE>" ]
[ "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "<BUGS>", "uint64_t", "FixupValue", ",", "bool", "IsPCRel", ")", "const", "override", "{", "<BUGE>" ]
GCC
rs6000
MD
stmt_completion
CPU
613,183
[ "V4SImode", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_opera...
GCC
c6x
MD
next_suggestion
VLIW
613,184
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ...
LLVM
AArch64
TD
stmt_completion
CPU
613,185
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "...
LLVM
Mips
CPP
stmt_completion
CPU
613,186
[ "&", "Mips", "::", "FeatureO32", ";" ]
[ "bool", "isO32", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")" ]
GCC
arm
MD
stmt_completion
CPU
613,187
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
sparc
CPP
program_repair
CPU
613,188
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "dst", ",", "<FIXE>" ]
[ "cmp", "=", "gen_rtx_fmt_ee", "(", "rc", ",", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dst", ",", "<BUGE>", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cmp"...
LLVM
Mips
CPP
stmt_completion
CPU
613,189
[ "\\n", "<STR_LIT>", ";" ]
[ "StringRef", "ModuleValue", ";", "OS", "<<", "<STR_LIT>", "\\t.set\\tfp=", "<STR_LIT>", ";", "OS", "<<", "ABIFlagsSection", ".", "getFpABIString", "(", "Value", ")", "<<", "<STR_LIT>" ]
GCC
epiphany
MD
next_suggestion
MPU
613,190
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
AArch64
CPP
next_suggestion
CPU
613,191
[ "auto", "AddendExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";" ]
[ "if", "(", "SE", ")", "{", "DarwinRefKind", "=", "SE", "->", "getKind", "(", ")", ";", "return", "true", ";", "}", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "BE", ")", "r...
GCC
sparc
MD
program_repair
CPU
613,192
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "vis3_addsub_ss", ":", "VASS", "(", "match_operand", ":", "VASS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VASS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", ...
LLVM
AArch64
CPP
stmt_completion
CPU
613,193
[ ";" ]
[ "if", "(", "IntBits", ">", "FloatBits", ")", "return", "SDValue", "(", ")", ";", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "Bits", "=", "IntBits", "=...
LLVM
AArch64
CPP
code_generation
CPU
613,194
[ "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA", ",", "const", "Triple", "&", ...
[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]
LLVM
AMDGPU
TD
stmt_completion
GPU
613,195
[ "i32", ":", "$", "src0", ",", "i32", ":", "$", "src1", ")", ")", "]", ">", ";" ]
[ "def", "S_MIN_U32", ":", "SOP2_32", "<", "<STR_LIT>", ",", "[", "(", "set", "i32", ":", "$", "sdst", ",", "(", "umin" ]
LLVM
AArch64
TD
stmt_completion
CPU
613,196
[ "<STR_LIT>", ";" ]
[ "class", "fixedpoint_i64", "<", "ValueType", "FloatVT", ">", ":", "Operand", "<", "FloatVT", ">", ",", "ComplexPattern", "<", "FloatVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "fpimm", ",", "ld", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT...
LLVM
Hexagon
TD
next_suggestion
DSP
613,197
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,198
[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
[ "def", "J4_cmpeqn1_fp0_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
TriCore
CPP
code_generation
MPU
613,199
[ "SDValue", "TriCoreTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ...
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]