Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
BPF
CPP
next_suggestion
Virtual ISA
613,900
[ "}" ]
[ "}", "if", "(", "!", "isLoadInst", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "SkipInsts", ".", "find", "(", "&", "MI", ")", "!=", "SkipInsts", ".", "end", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ...
LLVM
Hexagon
TD
next_suggestion
DSP
613,901
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let",...
LLVM
X86
CPP
stmt_completion
CPU
613,902
[ ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";" ]
[ "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "...
GCC
loongarch
CPP
stmt_completion
CPU
613,903
[ "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ",", "(", "v16i16", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmadd_h", "(", "(", "v16i16", ")", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
613,904
[ "return", "M", ".", "getFunction", "(", "<STR_LIT>", "__security_check_cookie", "<STR_LIT>", ")", ";" ]
[ "Value", "*", "X86TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple",...
LLVM
AMDGPU
TD
next_suggestion
GPU
613,905
[ "}" ]
[ "class", "VGPRImm", "<", "dag", "frag", ">", ":", "PatLeaf", "<", "frag", ",", "[", "{", "if", "(", "Subtarget", "-", ">", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", ":", ":", "SOUTHERN_ISLANDS", ")", "{", "return", "false", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,906
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_addsat", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2...
GCC
rs6000
MD
next_suggestion
CPU
613,907
[ "(", "mem", ":", "SF", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
613,908
[ "<FIXS>", "assert", "(", "OpNo", "Desc", ".", "NumOperands", ")", ";", "<FIXE>" ]
[ "}", "bool", "isSISrcInlinableOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "<BUGS>", "assert", "(", "OpNo", "<=", "Desc", ".", "NumOperands", ")", ";", "<BUGE>", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[...
LLVM
AVR
CPP
code_generation
MPU
613,909
[ "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "cas...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
GCC
rx
CPP
code_generation
CPU
613,910
[ "inline", "set_of_reg", "rx_find_set_of_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "F", "stepfunc", ",", "bool", "ignore_reg_reg_copies", "=", "false", ")", "{", "set_of_reg", "result", ";", "result", ".", "insn", "=", "insn", ";", "result",...
[ "FIXME", ":", "Copy-pasta", "from", "SH", ".", "Move", "to", "rtl.h", ".", "Given", "a", "reg", "rtx", "and", "a", "start", "insn", ",", "try", "to", "find", "the", "insn", "that", "sets", "the", "specified", "reg", "by", "using", "the", "specified", ...
LLVM
CSKY
CPP
next_suggestion
CPU
613,911
[ "}" ]
[ "void", "setGlobalBaseReg", "(", "Register", "Reg", ")", "{", "GlobalBaseReg", "=", "Reg", ";" ]
LLVM
XCore
CPP
next_suggestion
MPU
613,912
[ "MI", "=", "BeforeI", ";" ]
[ "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "...
GCC
rs6000
CPP
program_repair
CPU
613,913
[ "<FIXS>", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<FIXE>" ]
[ "k", "==", "<NUM_LIT>", "?", "const0_rtx", ":", "GEN_INT", "(", "k", "*", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "return", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "gen_rtvec_v", "(", "k", ",", "rtlvec", ")", ")", ";", "}", "<BUGE>", "return", "NULL_RTX",...
GCC
powerpcspe
MD
next_suggestion
CPU
613,914
[ "<STR_LIT>", ")" ]
[ "(", "neg", ":", "FMA_F", "(", "match_operand", ":", "FMA_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
613,915
[ "_", "_", "b", ")", ";" ]
[ "_", "_", "arm_vqdmulhq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vqdmulhq_sv16qi", "(", "_", "_", "a", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,916
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...
LLVM
X86
CPP
program_repair
CPU
613,917
[ "<FIXS>", "case", "MVT", "::", "f32", ":", "Opc", "=", "X86", "::", "ADDSSrr", ";", "break", ";", "case", "MVT", "::", "f64", ":", "Opc", "=", "X86ScalarSSE", "?", "X86", "::", "ADDSDrr", ":", "X86", "::", "FpADD", ";", "break", ";", "<FIXE>" ]
[ "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "ADD8rr", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Opc", "=", "X86", "::", "ADD16rr", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Opc", "=", "X86", "::", "ADD32rr", "...
LLVM
Hexagon
TD
stmt_completion
DSP
613,918
[ ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM
AArch64
CPP
next_suggestion
CPU
613,919
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
GCC
arm
MD
stmt_completion
CPU
613,920
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
avr
CPP
stmt_completion
MPU
613,921
[ ",", "g", "->", "arg", ",", "f_ginv", ".", "cost", ")", ";" ]
[ "x", "=", "avr_map", "(", "ginv", ",", "x", ")", ";", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "avr_map_met...
LLVM
TPC
TD
next_suggestion
Virtual ISA
613,922
[ "}" ]
[ "class", "VpuInst_PACK", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VpuInst_Un...
GCC
i386
CPP
stmt_completion
CPU
613,923
[ "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_andnot_ps", "(" ]
GCC
i386
MD
stmt_completion
CPU
613,924
[ ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>"...
LLVM
ARM
CPP
stmt_completion
CPU
613,925
[ ")", "==", "<NUM_LIT>", ";" ]
[ "static", "bool", "isVTBLMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "{", "return", "VT", "==", "MVT", "::", "v8i8", "&&", "M", ".", "size", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
613,926
[ "Pu4", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
powerpcspe
CPP
code_generation
CPU
613,927
[ "static", "bool", "rs6000_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "RELOCATABLE_NEEDS_FIXUP", "&&", "size", "==", "<NUM_LIT>", "&&", "aligned_p", ")", "{", "static", "int", "recurse", "...
[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "powerpc", "version", "has", "to", "handle", "fixup", "entries", "for", "relocatable", "code", "if", "RELOCATABLE_NEEDS_FIXUP", "is", "defined", ".", "It", "also", "needs", "to", "handle", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
613,928
[ "getReg", "(", ")", ";" ]
[ "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "assert", "(", "!", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "unsigned", "DR", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM
SystemZ
CPP
stmt_completion
CPU
613,929
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", "&&", "(", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", ")", "||"...
LLVM
R600
CPP
stmt_completion
GPU
613,930
[ ")", ";" ]
[ "bool", "hasBFM", "(", ")", "const", "{", "return", "hasBFE", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
613,931
[ ")", ";" ]
[ "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "getLoc", "(" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
613,932
[ "}" ]
[ "if", "(", "Align", "<", "A", ".", "Align", ")", "std", "::", "swap", "(", "*", "this", ",", "A", ")", ";", "if", "(", "Offset", ">=", "A", ".", "Offset", "&&", "(", "Offset", "-", "A", ".", "Offset", ")", "%", "A", ".", "Align", "==", "<NU...
LLVM
X86
TD
next_suggestion
CPU
613,933
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
613,934
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
613,935
[ "=", "<STR_LIT>", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "SRF", ":", "$", "op1", ",", "SRF", ":", "$", "op2", ",", "SwitchSet", ":", "$", "sw", ",", "SRF", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "le...
LLVM
X86
CPP
next_suggestion
CPU
613,936
[ "Instruction", "*", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->", "getAlignment", "(", ")", ")", ";" ]
[ "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "||", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", "Expected Load or Shuffle", "<STR_LIT>", ")", ";", "Type", "*", "VecTy", "=", "VecInst", "->", ...
LLVM
Hexagon
TD
next_suggestion
DSP
613,937
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "def", "L4_loadalignh_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ...
LLVM
AArch64
TD
program_repair
CPU
613,938
[ "<FIXS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "FeaturePsUAO", "}", "}", "]", "in", "<FIXE>" ]
[ "}", "<BUGS>", "let", "Requires", "=", "[", "{", "{", "AArch64", ":", ":", "HasV8_2aOps", "}", "}", "]", "in", "<BUGE>", "def", ":", "RWSysReg", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ...
LLVM
Hexagon
TD
stmt_completion
DSP
613,939
[ ";" ]
[ "def", "J2_loop1i", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "u10_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_a9d88b22", ",", "TypeCR", ">", ",", "Enc_4dc228", "{", "let", "Inst", "{", "<NUM_...
GCC
nds32
CPP
next_suggestion
CPU
613,940
[ "}" ]
[ "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "...
LLVM
Sparc
CPP
stmt_completion
CPU
613,941
[ "<NUM_LIT>", ")", "return", ";" ]
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", ...
GCC
rs6000
CPP
stmt_completion
CPU
613,942
[ ";" ]
[ "static", "rtx", "altivec_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmode", ")...
LLVM
AMDGPU
CPP
stmt_completion
GPU
613,943
[ "i", "]", ";" ]
[ "const", "SISubtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc...
LLVM
X86
CPP
stmt_completion
CPU
613,944
[ "->", "idx_begin", "(", ")", ")", ";" ]
[ "switch", "(", "CI", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "{", "unsigned", "OpReg", "=", "getRegForValue", "(", "...
LLVM
SystemZ
CPP
stmt_completion
CPU
613,945
[ "getOffsetAdjustment", "(", ")", ")", ";" ]
[ "int", "SystemZFrameLowering", "::", "getFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", ...
LLVM
X86
TD
next_suggestion
CPU
613,946
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
[ "def", "SKLWriteResGroup30", ":", "SchedWriteRes", "<", "[", "SKLPort5", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
stmt_completion
CPU
613,947
[ ")" ]
[ "(", "vec_merge", ":", "V2SI", "(", "any_truncate", ":", "V2SI", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
613,948
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "def", "A4_pasrht", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb65...
LLVM
AArch64
CPP
code_generation
CPU
613,949
[ "bool", "AArch64TargetLowering", "::", "isDesirableToCommuteXorWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ...
[ "Return", "true", "if", "it", "is", "profitable", "to", "combine", "an", "XOR", "of", "a", "logical", "shift", "to", "create", "a", "logical", "shift", "of", "NOT", "." ]
GCC
epiphany
MD
stmt_completion
MPU
613,950
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit" ]
GCC
visium
CPP
code_generation
Virtual ISA
613,951
[ "static", "void", "expand_block_set_4", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "...
[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "4-byte", "chunks", "." ]
GCC
cris
CPP
next_suggestion
MPU
613,952
[ "}" ]
[ "if", "(", "reg_classes_intersect_p", "(", "from", ",", "SPECIAL_REGS", ")", "||", "reg_classes_intersect_p", "(", "to", ",", "SPECIAL_REGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
613,953
[ "IRBuilder", "<", ">", "Builder", "(", "&", "F", ".", "getEntryBlock", "(", ")", ",", "EscapeCall", "?", "EscapeCall", ":", "F", ".", "getEntryBlock", "(", ")", ".", "end", "(", ")", ")", ";" ]
[ "if", "(", "II", "&&", "II", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "frameescape", ")", "{", "EscapeCall", "=", "II", ";", "break", ";", "}", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,954
[ "return", "false", ";" ]
[ "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", "||", "!", "I", "->", "isBundled", "(", ")", ")", "if", "(", "++", "NumInstr", ">=", "SkipThreshold", ")", "return", "tr...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
613,955
[ "(", "U", ")", ";" ]
[ "assert", "(", "NewF", "==", "EmLongjmpF", "||", "NewF", "==", "WasmLongjmpF", ")", ";", "Module", "*", "M", "=", "LongjmpF", "->", "getParent", "(", ")", ";", "SmallVector", "<", "CallInst", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "LLVMContext", "&"...
GCC
i386
CPP
stmt_completion
CPU
613,956
[ "B", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpgt_epu64_mask", "(", "_", "_", "m128i", "_", "_", "A...
GCC
avr
CPP
next_suggestion
MPU
613,957
[ "else", "if", "(", "-", "<NUM_LIT>", "<=", "jump_distance", "&&", "jump_distance", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "int", "avr_jump_mode", "(", "rtx", "x", ",", "rtx", "insn", ")", "{", "int", "dest_addr", "=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "GET_MODE", "(", "x", ")", "==", "LABEL_REF", "?", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ":", "x", ")", ")", ...
GCC
alpha
CPP
code_generation
MPU
613,958
[ "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "...
[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]
LLVM
X86
CPP
stmt_completion
CPU
613,959
[ ")", ";" ]
[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "ISD", "::", "isBuildVectorAllOnes", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "....
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,960
[ "if", "(", "SIInstrInfo", "::", "isGenericAtomicRMWOpcode", "(", "opcode", ")", "||", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG", "||", "opcode", "==", "AMDGPU", "::", "G_ATOMIC_CMPXCHG_WITH_SUCCESS", "||", "AMDGPU", "::", "isGenericAtomic", "(", "opcode", ...
[ "return", "InstructionUniformity", "::", "Default", ";", "}", "if", "(", "opcode", "==", "AMDGPU", "::", "G_LOAD", ")", "{", "if", "(", "MI", ".", "memoperands_empty", "(", ")", ")", "return", "InstructionUniformity", "::", "NeverUniform", ";", "if", "(", ...
GCC
pa
CPP
code_generation
CPU
613,961
[ "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ",", "is_symbolic", ";", "if", "(", "flag_pic", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==",...
[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "it...
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
613,962
[ "DeadAttrs", ")", ";" ]
[ "static", "void", "removeStringFunctionAttributes", "(", "Function", "&", "F", ",", "bool", "AllowExperimental", ")", "{", "AttributeList", "Attrs", "=", "F", ".", "getAttributes", "(", ")", ";", "const", "StringSet", "<", ">", "LiveKeys", "=", "{", "<STR_LIT>...
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,963
[ "if", "(", "!", "LIS", ")", "{" ]
[ "unsigned", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "BoolRC", ")", ";", "MachineInstr", "*", "And", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Tmp", ")", ".", "addReg", "(", "C...
LLVM
CellSPU
CPP
next_suggestion
MPU
613,964
[ "}" ]
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ...
GCC
i386
MD
stmt_completion
CPU
613,965
[ "]", ")" ]
[ "(", "define_mode_iterator", "SWI12", "[", "QI", "HI" ]
LLVM
LoongArch
TD
program_repair
CPU
613,966
[ "<FIXS>", "(", "to_valid_timm", "timm", ":", "$", "imm", ")", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "Pat", "(", "deriveLASXIntrinsic", "Inst", ">", ".", "ret", "(", "v32i8", "LASX256", ":", "$", "xd", ")", ",", "(", "v32i8", "LASX256", ":", "$", "xj", ")", ",", "timm", ":", "$", "imm", ")", ",", "(", "!", "cast", "LAInst", ">", "(...
LLVM
Mips
CPP
stmt_completion
CPU
613,967
[ ";" ]
[ "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "...
GCC
arm
CPP
stmt_completion
CPU
613,968
[ "_", "_", "a", ")", ";" ]
[ "return", "_", "_", "builtin_neon_vcvthuhf", "(" ]
GCC
aarch64
CPP
stmt_completion
CPU
613,969
[ "+", "<NUM_LIT>", ")", ";" ]
[ "key_pos", "=", "field", ".", "find", "(", "key", ")", ";", "if", "(", "key_pos", "==", "std", "::", "string", "::", "npos", ")", "return", "std", "::", "string", "::", "npos", ";", "sep_pos", "=", "field", ".", "find", "(", "<STR_LIT>", ":", "<STR...
LLVM
AMDGPU
CPP
program_repair
GPU
613,970
[ "<FIXS>", "Register", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "<FIXE>" ]
[ "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "{", "<BUGS>", "unsigned", "ImmReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "unsigned", ...
LLVM
X86
CPP
next_suggestion
CPU
613,971
[ "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";" ]
[ "static", "SDValue", "LowerVACOPY", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "This code only handles 64-bit va_copy!",...
GCC
arm
MD
program_repair
CPU
613,972
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
613,973
[ "}" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
PTX
CPP
program_repair
GPU
613,974
[ "<FIXS>", "const", "MCSymbol", "*", "Label", ",", "unsigned", "PointerSize", ")", ";", "<FIXE>" ]
[ "virtual", "void", "EmitDwarfAdvanceLineAddr", "(", "int64_t", "LineDelta", ",", "const", "MCSymbol", "*", "LastLabel", ",", "<BUGS>", "const", "MCSymbol", "*", "Label", ")", ";", "<BUGE>", "virtual", "void", "EmitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ...
GCC
xtensa
MD
stmt_completion
MPU
613,975
[ "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
LLVM
ARM
CPP
next_suggestion
CPU
613,976
[ "return", "Op", ";" ]
[ "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", ...
GCC
m68k
MD
next_suggestion
MPU
613,977
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "m68k_emit_move_double", "(", "operands", ")", "DONE", "}" ]
LLVM
Mips
CPP
stmt_completion
CPU
613,978
[ ";" ]
[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Hi", ...
GCC
visium
MD
stmt_completion
Virtual ISA
613,979
[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "I", "(", "match_operand", ":", "I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ...
LLVM
ARM
CPP
stmt_completion
CPU
613,980
[ "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";" ]
[ "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isT...
LLVM
X86
TD
stmt_completion
CPU
613,981
[ "]", ";" ]
[ "def", "ICXWriteResGroup4", ":", "SchedWriteRes", "<", "[", "ICXPort6", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
613,982
[ ">", "Rx32", ";" ]
[ "class", "Enc_784502", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let...
LLVM
Mips
CPP
code_generation
CPU
613,983
[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MipsTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
GCC
i386
MD
next_suggestion
CPU
613,984
[ "(", "unspec", ":", "STORENT_MODE" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "STORENT_MODE", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC
loongarch
CPP
code_generation
CPU
613,985
[ "static", "void", "loongarch_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ...
[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "r...
GCC
arm
CPP
next_suggestion
CPU
613,986
[ "}" ]
[ "_", "_", "arm_vminvq_s32", "(", "int32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vminvq_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
613,987
[ "&&", "inner_mode", "==", "SFmode", ")", "{" ]
[ "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "lra_in_progress", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "||", "!", "sf_subreg_operand", "(", "dest", ",", "mode", ")", ")", "&&", "SUBR...
GCC
sh
CPP
program_repair
CPU
613,988
[ "<FIXS>", "ready_reorder", "(", "rtx_insn", "*", "*", "ready", ",", "int", "nready", ")", "<FIXE>", "<FIXS>", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx_insn", "*", ")", ",", "rank_for_reorder", ")", ";", "<FIXE>" ]
[ "static", "void", "<BUGS>", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "<BUGE>", "{", "if", "(", "nready", "==", "<NUM_LIT>", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "<NUM...
LLVM
MSP430
CPP
stmt_completion
MPU
613,989
[ "Expr", ")", ";" ]
[ "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand",...
GCC
arm
MD
next_suggestion
CPU
613,990
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
613,991
[ "Mode", ";" ]
[ "static", "SIModeRegisterDefaults", "getDefaultForCallingConv", "(", "CallingConv", "::", "ID", "CC", ")", "{", "const", "bool", "IsCompute", "=", "AMDGPU", "::", "isCompute", "(", "CC", ")", ";", "SIModeRegisterDefaults", "Mode", ";", "Mode", ".", "IEEE", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
613,992
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
X86
CPP
next_suggestion
CPU
613,993
[ "ImplicitOp", ".", "setImplicit", "(", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "X86", "::", "LEA32r", "?", "&", "X8...
GCC
arm
CPP
stmt_completion
CPU
613,994
[ "p", ")", ";" ]
[ "_", "_", "arm_vldrbq_z_u32", "(", "uint8_t", "const", "*", "_", "_", "base", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vldrbq_z_uv4si", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "base", ",", "_", ...
LLVM
R600
CPP
stmt_completion
GPU
613,995
[ "(", "MF", ")", ";" ]
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "LoadNode", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", ...
LLVM
AAP
CPP
code_generation
MPU
613,996
[ "MCSymbol", "*", "AAPMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown targe...
[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]
GCC
aarch64
MD
next_suggestion
CPU
613,997
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
613,998
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "getUsefulBitsFromAndWithImmediate", "(", "SDValue", "(", "UserNode", ",", "<NUM_LIT>", ")", ",", "UsefulBits", ",", "Depth", ")", ";", "case", "<STR_LIT>", "::",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
613,999
[ "return", "true", ";" ]
[ "if", "(", "!", "Before", ")", "++", "MI", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "VmemSIMDCacheInvalidateOpc", ")", ")", ";", "if", "(", "!", "Before", ")", "--", "MI", ";" ]