Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AMDGPU
TD
program_repair
GPU
614,000
[ "<FIXS>", "VOP3e_gfx10", "op", ",", "!", "cast", "VOP3_Pseudo", ">", "(", "NAME", "#", "<STR_LIT>", ")", ".", "Pfl", ">", "{", "let", "IsSingle", "=", "<NUM_LIT>", ";", "}", "<FIXE>", "<FIXS>", "VOP3be_gfx10", "op", ",", "!", "cast", "VOP3_Pseudo", ">", ...
[ "multiclass", "VOP3Only_Real_gfx10", "bits", "<NUM_LIT>", ">", "op", ">", "{", "def", "_e64_gfx10", ":", "VOP3_Real", "!", "cast", "VOP3_Pseudo", ">", "(", "NAME", "#", "<STR_LIT>", ")", ",", "SIEncodingFamily", ".", "GFX10", ">", ",", "<BUGS>", "VOP3e_gfx10",...
LLVM
ARM64
TD
stmt_completion
CPU
614,001
[ "=", "Imm1_16Operand", ";" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
LLVM
Hexagon
TD
next_suggestion
DSP
614,002
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "...
LLVM
X86
CPP
next_suggestion
CPU
614,003
[ "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";" ]
[ "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "VT", "!=", "MVT", "::", "v4i64", "||", "InVT", "!...
LLVM
SHUXI
CPP
code_generation
CPU
614,004
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SHUXI DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
614,005
[ "<NUM_LIT>", ":" ]
[ "static", "unsigned", "getSGPRSpillRestoreOpcode", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_S32_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_...
LLVM
ARM
CPP
next_suggestion
CPU
614,006
[ "}" ]
[ "static", "inline", "int", "getFP64Imm", "(", "const", "APFloat", "&", "FPImm", ")", "{", "return", "getFP64Imm", "(", "FPImm", ".", "bitcastToAPInt", "(", ")", ")", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
614,007
[ "b", "}", ";" ]
[ "return", "(", "float64x1_t", ")", "{", "vget_lane_f64", "(", "_", "_", "a", ",", "<NUM_LIT>", ")", "*", "_", "_" ]
LLVM
AArch64
TD
next_suggestion
CPU
614,008
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "BaseBranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "as...
LLVM
SystemZ
CPP
next_suggestion
CPU
614,009
[ "C", ".", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "NewC", ".", "Op0", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i64", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "NewC", ...
LLVM
Hexagon
TD
next_suggestion
DSP
614,010
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
614,011
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LD_MPIC", ")", ")", "]" ]
GCC
lm32
CPP
stmt_completion
MPU
614,012
[ "false", ":", "true", ";" ]
[ "bool", "lm32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "?" ]
LLVM
AArch64
CPP
stmt_completion
CPU
614,013
[ "(", ")", ")", ";" ]
[ "AArch64ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAArch64ExpandPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,014
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,015
[ "if", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";" ]
[ "uint32_t", "IntImm", "=", "getIntInlineImmEncoding", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ")", ";", "if", "(", "IntImm", "!=", "<NUM_LIT>", ")", "return", "IntImm", ";", "if", "(", "Val", "==", "FloatToBits", "(", "<NUM_LIT>", ")", ...
LLVM
ARM
CPP
next_suggestion
CPU
614,016
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")", ")", ";" ]
[ "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "...
LLVM
Hexagon
TD
stmt_completion
DSP
614,017
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
614,018
[ "::", "<STR_LIT>", ":" ]
[ "static", "DecodeStatus", "DecodeModImmInstruction", "(", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ","...
LLVM
Hexagon
TD
stmt_completion
DSP
614,019
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_or", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be",...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
614,020
[ "}" ]
[ "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "Device", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported synchronization Scope ID.", "<STR_LIT>", ")", ";" ]
GCC
mmix
CPP
stmt_completion
CPU
614,021
[ ",", "reg_class_t", "rclass", ")", "{" ]
[ "static", "reg_class_t", "mmix_preferred_reload_class", "(", "rtx", "x" ]
GCC
arm
MD
stmt_completion
CPU
614,022
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
614,023
[ "IntRegs", ",", "<NUM_LIT>", ",", "HalfWordAccess", ">", ";" ]
[ "def", "L2_loadrh_pr", ":", "T_load_pr", "<", "<STR_LIT>", "," ]
LLVM
X86
TD
next_suggestion
CPU
614,024
[ "}" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
GCC
i386
CPP
stmt_completion
CPU
614,025
[ "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrad256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")", "_", "mm256_avx512_setzero_si256", "("...
LLVM
AArch64
CPP
stmt_completion
CPU
614,026
[ "MachineLoopInfoWrapperPass", ">", "(", ")", ";" ]
[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<" ]
LLVM
XCore
CPP
next_suggestion
MPU
614,027
[ "}" ]
[ "static", "inline", "bool", "IsBR_JT", "(", "unsigned", "BrOpc", ")", "{", "return", "BrOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "BrOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
614,028
[ "}" ]
[ "def", "KryoWrite_3cyc_XY_noRSV_29ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
614,029
[ "unsigned", "NumBytes", "=", "opers", ".", "getNumPatchBytes", "(", ")", ";" ]
[ "if", "(", "!", "(", "CalleeMO", ".", "isImm", "(", ")", "&&", "!", "CalleeMO", ".", "getImm", "(", ")", ")", ")", "{", "MCOperand", "CalleeMCOp", ";", "switch", "(", "CalleeMO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable",...
GCC
sparc
MD
next_suggestion
CPU
614,030
[ "<STR_LIT>" ]
[ "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,031
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
nds32
CPP
stmt_completion
CPU
614,032
[ "return", "NULL_RTX", ";" ]
[ "static", "rtx", "nds32_expand_builtin_load", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "addr_helper", ...
LLVM
AArch64
CPP
next_suggestion
CPU
614,033
[ "}" ]
[ "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "auto", "*", "VecVTy", "=", "cast", "<", "VectorType", ">", "(", "VecTy", ")", ";", "if", "(", "VecTy", "->", "isScalableTy", "(", ")", "&&",...
GCC
loongarch
CPP
stmt_completion
CPU
614,034
[ "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vilvh_h", "(", "_", "_", "m128i", "_", "<NUM_LIT>"...
GCC
sparc
CPP
next_suggestion
CPU
614,035
[ "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "op", "=", "gen_rtx_fmt_e", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT...
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,036
[ "if", "(", "!", "SrcReg", "||", "SrcReg", ".", "isPhysical", "(", ")", ")", "break", ";" ]
[ "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "CurrentKnownM0Val", "=", "(", "NewM0Val", ".", "isReg", "(", ")", "&&", "NewM0Val", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "?", "nullptr", ":", "&", "NewM0V...
LLVM
Hexagon
TD
stmt_completion
DSP
614,037
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "pr...
GCC
m68k
MD
program_repair
MPU
614,038
[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]
[ "[", "(", "set", "(", "cc0", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "cc0", ")" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
614,039
[ "}" ]
[ "bool", "isReady", "(", "ready_set", "&", "ready", ",", "ablock", "*", "block", ")", "{", "for", "(", "ready_set", "::", "iterator", "i", "(", "ready", ".", "begin", "(", ")", ")", ",", "ie", "(", "ready", ".", "end", "(", ")", ")", ";", "i", "...
GCC
arm
MD
next_suggestion
CPU
614,040
[ "[", "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "<", "VH_CVTTO", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "VH_CVTTO", ">" ]
GCC
arm
MD
next_suggestion
CPU
614,041
[ "<STR_LIT>" ]
[ "[", "(", "match_operand", ":", "<", "V_narrow_pack", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSHFT", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSHFT", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
Mips
TD
stmt_completion
CPU
614,042
[ "MULR_Q_W_DESC", ";" ]
[ "def", "MULR_Q_W", ":", "MULR_Q_W_ENC", "," ]
LLVM
X86
CPP
stmt_completion
CPU
614,043
[ ",", "Subtarget", ")", ")", "return", "V", ";" ]
[ "if", "(", "SDValue", "V", "=", "getNullFPConstForNullVal", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,044
[ "}" ]
[ "if", "(", "!", "TM", "||", "!", "AMDGPU", "::", "isEntryFunctionCC", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";", "return", "AMDGPUPropagateAttributes", "(", "TM", ",", "false", ")", ".", "process", "(", "F", ")", ";" ]
GCC
pa
CPP
program_repair
CPU
614,045
[ "<FIXS>", "add_reg_note", "(", "insn", ",", "REG_EQUAL", ",", "or", "ig", ")", ";", "<FIXE>" ]
[ "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "or", "ig", ")", ")", ";", "<BUGS>", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_EQUAL", ",", "or", "ig", ",", "REG_NOTES", "(", "insn", ")", ")", ...
LLVM
AArch64
TD
next_suggestion
CPU
614,046
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
next_suggestion
CPU
614,047
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "has3DNow0F0FOpcode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "CD8_Scale", "=", "!", "if", "(", "!", "eq", "(", "OpEnc", ".", "Value", ",", "EncEVEX", ".", "Value", ")", ",", "!", "if", "(", "CD8_Form", "{", "<NUM_LIT>", "}", ",", "!", "shl", "(", "CD8_EltSize", ",", "CD8_Form",...
LLVM
ARM
TD
next_suggestion
CPU
614,048
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "regs", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "tPUSH", ":", "T1I", "<", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IIC_iStore_m", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "T1Misc", "<", "{", "<NUM_LIT>"...
GCC
aarch64
CPP
program_repair
CPU
614,049
[ "<FIXS>", "if", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "||", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "||", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", ")", "&&", "known_gt", "(", "nelt", ",", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIX...
[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_SIMD", "&&", "known_gt", "(", "nelt", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "{", "<BUGS>", "if", "(", "aarch64_evpc_rev", "(", "d", ")", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,050
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand...
LLVM
AArch64
TD
stmt_completion
CPU
614,051
[ ">", "{" ]
[ "def", "Xr", ":", "BaseCondSelectOp", "<", "op", ",", "op2", ",", "GPR64", ",", "asm", ",", "frag" ]
LLVM
X86
CPP
next_suggestion
CPU
614,052
[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "CVX64Regs", ")", ";", "++", "I", ")", "MRI", "->", "mapLLVMRegToCVReg", "(", "CVX64Regs", "[", "I", "]", ",", "CVX64RegStart", "+", "I", ")", ";" ]
[ "static", "const", "MCPhysReg", "CVX64Regs", "[", "]", "=", "{", "X86", "::", "SIL", ",", "X86", "::", "DIL", ",", "X86", "::", "BPL", ",", "X86", "::", "SPL", ",", "X86", "::", "RAX", ",", "X86", "::", "RBX", ",", "X86", "::", "RCX", ",", "X86...
LLVM
AMDGPU
CPP
stmt_completion
GPU
614,053
[ "WriteLane", ")", ";" ]
[ "if", "(", "SpillToVGPR", ")", "{", "assert", "(", "SB", ".", "NumSubRegs", "==", "VGPRSpills", ".", "size", "(", ")", "&&", "<STR_LIT>", "Num of VGPR lanes should be equal to num of SGPRs spilled", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_...
LLVM
TPC
TD
next_suggestion
Virtual ISA
614,054
[ "}" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
LLVM
MSP430
CPP
next_suggestion
MPU
614,055
[ "OutStreamer", "->", "SwitchSection", "(", "Cur", ")", ";" ]
[ "if", "(", "F", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "MSP430_INTR", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'interrupt' attribute must have msp430_intrcc CC", "<STR_LIT>", ")", ";", "}", "StringRef", "IVIdx", "=", "F",...
LLVM
Mips
CPP
stmt_completion
CPU
614,056
[ "RegIdx", ".", "Kind", ";" ]
[ "Op", "->", "RegIdx", ".", "Index", "=", "MOP", ".", "RegIdx", ".", "Index", ";", "Op", "->", "RegIdx", ".", "RegInfo", "=", "MOP", ".", "RegIdx", ".", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "MOP", "." ]
LLVM
M680x0
CPP
code_generation
MPU
614,057
[ "void", "M680x0InstrInfo", "::", "AddSExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "if", "(", "From", ...
[ "Add", "appropriate", "SExt", "nodes", "." ]
LLVM
Hexagon
TD
program_repair
DSP
614,058
[ "<FIXS>", "[", "(", "truncstorei8", "(", "or", "(", "sextloadi8", "(", "add", "IntRegs", ":", "$", "base", ",", "<FIXE>", "<FIXS>", "IntRegs", ":", "$", "orend", ")", ",", "(", "add", "IntRegs", ":", "$", "base", ",", "u6_0ImmPred", ":", "$", "offset...
[ "def", "MEMb_ORr_indexed_MEM_V4", ":", "MEMInst_V4", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "base", ",", "u6_0Imm", ":", "$", "offset", ",", "IntRegs", ":", "$", "orend", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "truncstorei8", ...
LLVM
CSKY
CPP
next_suggestion
CPU
614,059
[ "}" ]
[ "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "OS", "<<", "<STR_LIT>", "(", "<STR_LIT>", "<<", "CSKYInstPrinter", "::", "getRegister...
LLVM
Mips
CPP
next_suggestion
CPU
614,060
[ "return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "ClassID", ")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";" ]
[ "assert", "(", "RegIdx", ".", "RealRegister", "==", "Mips", "::", "DDC", "||", "(", "RegIdx", ".", "RealRegister", ">=", "Mips", "::", "C1", "&&", "RegIdx", ".", "RealRegister", "<=", "Mips", "::", "C31", ")", ")", ";", "assert", "(", "RegIdx", ".", ...
LLVM
Mips
TD
program_repair
CPU
614,061
[ "<FIXS>", "class", "BLEZALC_ENC", ":", "CMP_BRANCH_1R_RT_OFF16_FM", "OPGROUP_BLEZ", ">", ";", "class", "BNVC_ENC", ":", "CMP_BRANCH_2R_OFF16_FM", "OPGROUP_DADDI", ">", ",", "DecodeDisambiguatedBy", "<STR_LIT>", ">", ";", "class", "BOVC_ENC", ":", "CMP_BRANCH_2R_OFF16_FM",...
[ "class", "JIC_ENC", ":", "JMP_IDX_COMPACT_FM", "<NUM_LIT>", ">", ";", "class", "BITSWAP_ENC", ":", "SPECIAL3_2R_FM", "OPCODE6_BITSWAP", ">", ";", "<BUGS>", "class", "BLEZALC_ENC", ":", "CMP_BRANCH_RT_OFF16_FM", "<NUM_LIT>", ">", ";", "<BUGE>", "class", "DIV_ENC", ":...
LLVM
Hexagon
TD
next_suggestion
DSP
614,062
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "def", "J2_jumprtnewpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "le...
LLVM
AArch64
TD
stmt_completion
CPU
614,063
[ ",", "v2i32", ",", "v2i32", ">", ";" ]
[ "def", "_2d2s", ":", "NeonI_3VDL_Aba", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "opnode", ",", "subop", ",", "VPR64", ",", "v2i64" ]
GCC
arm
MD
stmt_completion
CPU
614,064
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
aarch64
MD
next_suggestion
CPU
614,065
[ "}" ]
[ "if", "(", "TARGET_FP_F16INST", ")", "emit_insn", "(", "gen_aarch64_fp16_", "<", "optab", ">", "sihf2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "{", "rtx", "convert_target", "=", "gen_reg_rtx", "(", ...
LLVM
X86
CPP
next_suggestion
CPU
614,066
[ "}" ]
[ "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";", "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "createX86FixupLEAs", "(", ")", "...
LLVM
Patmos
CPP
stmt_completion
VLIW
614,067
[ "::", "prev", "(", "DI", ")", ";" ]
[ "if", "(", "FirstDbgValue", ")", "{", "BB", "->", "splice", "(", "RegionBegin", ",", "BB", ",", "FirstDbgValue", ")", ";", "RegionBegin", "=", "FirstDbgValue", ";", "}", "for", "(", "std", "::", "vector", "<", "std", "::", "pair", "<", "MachineInstr", ...
LLVM
ARM
CPP
stmt_completion
CPU
614,068
[ "<NUM_LIT>", ";" ]
[ "int", "ARMTTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ...
GCC
ia64
CPP
stmt_completion
CPU
614,069
[ "BImode", ")", ";" ]
[ "else", "if", "(", "TARGET_HPUX", "&&", "GET_MODE", "(", "*", "op0", ")", "==", "TFmode", ")", "{", "enum", "qfcmp_magic", "{", "QCMP_INV", "=", "<NUM_LIT>", ",", "QCMP_UNORD", "=", "<NUM_LIT>", ",", "QCMP_EQ", "=", "<NUM_LIT>", ",", "QCMP_LT", "=", "<NU...
GCC
rl78
MD
next_suggestion
MPU
614,070
[ ")" ]
[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "HI", "AX_REG", ")", ")", "]" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
614,071
[ "O", "<<", "<STR_LIT>", "$r", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "|0", "<STR_LIT>", ";" ]
[ "if", "(", "i", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "}" ]
LLVM
Mips
CPP
next_suggestion
CPU
614,072
[ "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", ";" ]
[ "void", "MipsAsmPrinter", "::", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";" ]
LLVM
X86
TD
stmt_completion
CPU
614,073
[ ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f32", "(", "ftrunc", "FR32", ":", "$", "src", ")", ")", ",", "(", "VROUNDSSr", "(", "f32", "(", "IMPLICIT_DEF", ")", ")", ",", "FR32" ]
LLVM
AArch64
TD
stmt_completion
CPU
614,074
[ ")", ")", ",", "(", "STURDi", "FPR64", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "store", "(", "v8i8", "FPR64", ":", "$", "Rt", ")", ",", "(", "am_unscaled64", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset" ]
GCC
alpha
MD
stmt_completion
MPU
614,075
[ "]", ")" ]
[ "(", "and", ":", "I48MODE", "(", "not", ":", "I48MODE", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR...
GCC
loongarch
CPP
stmt_completion
CPU
614,076
[ ")", "_", "<NUM_LIT>", ",", "(", "v2i64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsle_d", "(", "(", "v2i64" ]
LLVM
M88k
CPP
stmt_completion
MPU
614,077
[ ",", "false", ")", ";" ]
[ "bool", "M88kAsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "return", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc" ]
GCC
rs6000
MD
next_suggestion
CPU
614,078
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,079
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_...
GCC
mn10300
CPP
next_suggestion
MPU
614,080
[ "}" ]
[ "if", "(", "(", "(", "regno", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "REGNO_REG_CLASS", "(", "regno", ")", "==", "DATA_REGS", "||", "(", "TARGET_...
LLVM
Hexagon
TD
stmt_completion
DSP
614,081
[ ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{" ]
[ "def", "L4_iand_memopb_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")" ]
GCC
s390
MD
program_repair
MPU
614,082
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", ...
LLVM
ARM
CPP
stmt_completion
CPU
614,083
[ "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::"...
[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "M...
LLVM
X86
TD
program_repair
CPU
614,084
[ "<FIXS>", "EVEX", ",", "TAPD", ",", "FoldGenData", "NAME", "#", "rr", ">", ";", "<FIXE>" ]
[ "def", "rr_REV", ":", "AVX512Ii8", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR32orGR64", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "u8imm", ":", "$", "src2", ")", ",", "OpcodeStr", "#", "<STR_LIT>", ","...
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,085
[ "}" ]
[ "if", "(", "PDT", ".", "root_size", "(", ")", "<=", "<NUM_LIT>", "&&", "F", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "AMDGPU_PS", ")", "return", "false", ";", "LegacyDivergenceAnalysis", "&", "DA", "=", "getAnalysis", "<", "LegacyDivergenc...
LLVM
Hexagon
TD
next_suggestion
DSP
614,086
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
[ "class", "Enc_fa3ba4", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
GCC
h8300
CPP
stmt_completion
MPU
614,087
[ ";" ]
[ "if", "(", "TARGET_H8300SX", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", ")", "&&", "...
LLVM
AArch64
TD
stmt_completion
CPU
614,088
[ ")", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64sp", ":", "$", "wback", ",", "(", "storeop", "(", "Ty", "regtype", ":", "$", "Rt", ")", ",", "GPR64sp", ":", "$", "Rn", ",", "simm9", ":", "$", "offset", ")", ")", "]", ">", ",", ...
[ "class", "StorePostIdx", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "storeop", ",", "ValueType", "Ty", ">", ":", ...
LLVM
AArch64
CPP
next_suggestion
CPU
614,089
[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", ")", ";" ]
[ "static", "SDValue", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f16", ")", "return", "SDValue", "(", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
614,090
[ "m128d", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_movedup_pd", "(", "_", "_", "m128d", "_", "_", "W",...
LLVM
ARM
CPP
stmt_completion
CPU
614,091
[ "false", ";" ]
[ "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT1", ".", "isInte...
GCC
nds32
CPP
code_generation
CPU
614,092
[ "int", "nds32_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "int", "adjust_value", "=", "<NUM_LIT>", ";", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_call_internal", ":", "case", "CODE_FOR...
[ "Computing", "the", "Length", "of", "an", "Insn", ".", "Modifies", "the", "length", "assigned", "to", "instruction", "INSN", ".", "LEN", "is", "the", "initially", "computed", "length", "of", "the", "insn", "." ]
LLVM
PowerPC
CPP
code_generation
CPU
614,093
[ "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",",...
[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]
GCC
mips
MD
stmt_completion
CPU
614,094
[ ")", "]" ]
[ "(", "define_split", "[", "(", "unspec", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EH_RETURN", ")", "(", "clobber", "(", "match_scratch", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>" ]
GCC
arm
MD
stmt_completion
CPU
614,095
[ "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LI...
GCC
arm
CPP
code_generation
CPU
614,096
[ "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "size", "+=", "<NUM_LIT>", ";", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "<...
[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
614,097
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";" ]
[ "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "("...
LLVM
AArch64
CPP
next_suggestion
CPU
614,098
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
Nyuzi
CPP
stmt_completion
GPU
614,099
[ "Success", ";" ]
[ "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Address", "+", "AdjustedOffset", ",", "Address", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "("...