Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
i386
MD
program_repair
CPU
614,100
[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "...
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ...
LLVM
Hexagon
TD
next_suggestion
DSP
614,101
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
ARM
CPP
next_suggestion
CPU
614,102
[ "Address", "Addr", ";" ]
[ "ShiftImm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftImm", "==", "<NUM_LIT>", "||", "ShiftImm", ">=", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "ARM", "::", "MOVsi", ";", "}", "Value", "*", "Src1Value", "=", "I", "...
LLVM
X86
TD
stmt_completion
CPU
614,103
[ ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "TB", ";" ]
[ "def", "SLDT64r", ":", "RI", "<", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins" ]
LLVM
X86
CPP
stmt_completion
CPU
614,104
[ ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Only handle AVX 256-bit vector integer operation", "<STR_LIT>", ")", ";" ]
[ "if", "(", "VT", "==", "MVT", "::", "i16", "||", "VT", "==", "MVT", "::", "i32", ")", "return", "lowerAddSubToHorizontalOp", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v32i16", "||", "VT", "==", "MVT", ...
GCC
sh
CPP
program_repair
CPU
614,105
[ "<FIXS>", "if", "(", "call_really_used_regs", "[", "i", "]", "&&", "!", "fixed_regs", "[", "i", "]", "&&", "i", "!=", "PR_MEDIA_REG", "<FIXE>" ]
[ "if", "(", "!", "current_function_interrupt", ")", "for", "(", "i", "=", "FIRST_GENERAL_REG", ";", "tmpx", "MAX_TEMPS", "&&", "i", "<=", "LAST_GENERAL_REG", ";", "i", "++", ")", "<BUGS>", "if", "(", "call_used_regs", "[", "i", "]", "&&", "!", "fixed_regs",...
LLVM
AArch64
TD
next_suggestion
CPU
614,106
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "msz", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "prfop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
614,107
[ "}" ]
[ "ST", "=", "&", "MFunc", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "MFunc", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "fastTi...
LLVM
AArch64
CPP
next_suggestion
CPU
614,108
[ "else", "O", "<<", "'", "#", "'", "<<", "formatImm", "(", "psbhintop", ")", ";" ]
[ "auto", "PSB", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "psbhintop", ")", ";", "if", "(", "PSB", ")", "O", "<<", "PSB", "->", "Name", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,109
[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC
ia64
MD
next_suggestion
CPU
614,110
[ "(", "ior", ":", "BI", "(", "not", ":", "BI", "(", "match_operator", ":", "BI", "<NUM_LIT>", "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,111
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT...
LLVM
Hexagon
TD
stmt_completion
DSP
614,112
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
i386
CPP
code_generation
CPU
614,113
[ "static", "int", "do_reorder_for_imul", "(", "rtx_insn", "*", "*", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "set", ",", "insn1", ",", "insn2", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "index"...
[ "Try", "to", "reorder", "ready", "list", "to", "take", "advantage", "of", "Atom", "pipelined", "IMUL", "execution", ".", "It", "is", "applied", "if", "(", "1", ")", "IMUL", "instruction", "is", "on", "the", "top", "of", "list", ";", "(", "2", ")", "T...
LLVM
X86
CPP
stmt_completion
CPU
614,114
[ ";" ]
[ "MIB", "->", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "X86FrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLoweri...
LLVM
ARM
TD
program_repair
CPU
614,115
[ "<FIXS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "addrmode6dup", ":", "$", "Rn", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "DPR", ":", "$", ...
[ "class", "VLD1DUP", "bits", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "PatFrag", "LoadOp", ">", "<BUGS>", ":", "NLdSt", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", ...
LLVM
X86
CPP
next_suggestion
CPU
614,116
[ "}" ]
[ "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "uint64_t", "Val", "=", "C", "->", "getZExtValue", "(", ")", ";", "if",...
LLVM
X86
CPP
next_suggestion
CPU
614,117
[ "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MaskSVT", ",", "NumMaskElts", ")", ";" ]
[ "APInt", "ZeroElts", "(", "NumMaskElts", ",", "<NUM_LIT>", ")", ";", "APInt", "ConstantElts", "(", "NumMaskElts", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "ConstantBitData", "(", "NumMaskElts", ",", "APInt", "::", "getZer...
GCC
tilepro
MD
stmt_completion
VLIW
614,118
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
PowerPC
TD
stmt_completion
CPU
614,119
[ "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";" ]
[ "def", "BCLRLn", ":", "XLForm_2_br2", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$" ]
GCC
mt
CPP
program_repair
CPU
614,120
[ "<FIXS>", "for", "(", "info", "=", "mt_labels", ";", "info", ";", "info", "=", "info", "->", "next", ")", "<FIXE>", "<FIXS>", "info", "->", "next", "=", "mt_labels", ";", "mt_labels", "=", "info", ";", "<FIXE>" ]
[ "rtx", "label", "=", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", ")", ";", "label_info", "*", "info", ";", "<BUGS>", "for", "(", "info", "=", "ms1_labels", ";", "info", ";", "info", "=", "info", "->", "next", ")", "<BUGE>", "if", "(", "info", "->", ...
GCC
aarch64
MD
stmt_completion
CPU
614,121
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
614,122
[ "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Register Numbering **********\\n", "<STR_LIT>", "<STR_LIT>", "********** Function: ", "<STR_LIT>", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,123
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgt_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
614,124
[ "ValTy", ",", "Ptr", ",", "Align", "(", "Alignment", ")", ")", ";" ]
[ "if", "(", "HVC", ".", "isZero", "(", "Mask", ")", ")", "return", "PassThru", ";", "if", "(", "Mask", "==", "ConstantInt", "::", "getTrue", "(", "Mask", "->", "getType", "(", ")", ")", ")", "return", "Builder", ".", "CreateAlignedLoad", "(" ]
GCC
sh
CPP
stmt_completion
CPU
614,125
[ ")", ":", "(", "w1", "|", "(", "w0", "<<", "<NUM_LIT>", ")", ")", ",", "SImode", ")", ")", ";" ]
[ "sh_emit_storesi", "(", "addr", ",", "offset", ",", "gen_int_mode", "(", "TARGET_LITTLE_ENDIAN", "?", "(", "w0", "|", "(", "w1", "<<", "<NUM_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,126
[ "}" ]
[ "unsigned", "NElts", "=", "LT", ".", "second", ".", "isVector", "(", ")", "?", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "MVT", "::", "SimpleValueType", "SLT", "=", "LT", ".", "second", ".", "getScalarType", "(", ...
LLVM
MSP430
CPP
next_suggestion
MPU
614,127
[ "}" ]
[ "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_MSP430", ")...
LLVM
AArch64
TD
stmt_completion
CPU
614,128
[ "$", "src", ",", "V128", ":", "$", "src", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "ORRv16i8", "V128", ":", "$", "dst", ",", "V128", ":" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
614,129
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "INC_1_G3", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INC_2_G3", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INC_4_G3", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INC_8_G3", "=", "<NUM_LIT>...
LLVM
Mips
TD
stmt_completion
CPU
614,130
[ ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "GenericDSPShort", "]", ",", "(", "instregex", "<STR_LIT>", ")" ]
LLVM
Mips
TD
stmt_completion
CPU
614,131
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "FMADD_D_ENC", ":", "MSA_3RF_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
614,132
[ ";" ]
[ "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV32rm", ")", ",", "X86", "::", "EAX", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,133
[ "unsigned", "ImmOffset", ";" ]
[ "bool", "AMDGPUInstructionSelector", "::", "selectStoreIntrinsic", "(", "MachineInstr", "&", "MI", ",", "bool", "IsFormat", ")", "const", "{", "MachineIRBuilder", "B", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", ...
GCC
loongarch
CPP
stmt_completion
CPU
614,134
[ "_", "lsx_vandn_v", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_" ]
LLVM
AArch64
CPP
next_suggestion
CPU
614,135
[ "}" ]
[ "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
614,136
[ "Whole", ".", "split", "(", "'", ".", "'", ")", ";" ]
[ "StringRef", "String", "=", "Token", ".", "getString", "(", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "LCurly", ")", "||", "Token", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "RCurly", ")", ")", "ret...
LLVM
AMDGPU
CPP
code_generation
GPU
614,137
[ "Align", "getStackAlignment", "(", ")", "const", "{", "return", "Align", "(", "<NUM_LIT>", ")", ";", "}" ]
[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]
LLVM
CellSPU
TD
stmt_completion
MPU
614,138
[ "i32ImmSExt10", ">", ";" ]
[ "def", "r32", ":", "AIRegInst", "<", "R32C", "," ]
LLVM
ARM
TD
program_repair
CPU
614,139
[ "<FIXS>", "(", "outs", "SPR", ":", "$", "dst", ")", ",", "(", "ins", "SPR", ":", "$", "a", ",", "fbits32", ":", "$", "fbits", ")", ",", "<FIXE>" ]
[ "}", "def", "VSLTOS", ":", "AVConv1XI", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "(", "outs", "SPR", ":", "$", "dst", ")", ",", "(", "ins", "SPR", ":", "$", "a", ",", "i32imm", ":", "$", "f...
GCC
rs6000
MD
stmt_completion
CPU
614,140
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
614,141
[ "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM
rvex
CPP
next_suggestion
VLIW
614,142
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "rvexISD::GPRel", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "rvexISD::JmpLink", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "rvexISD::Hi", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<...
LLVM
X86
CPP
program_repair
CPU
614,143
[ "<FIXS>", "auto", "StorePrevNonMetaInstr", "=", "skipMetaInstructionsBackward", "(", "<FIXE>" ]
[ "static", "void", "updateKillStatus", "(", "MachineInstr", "*", "LoadInst", ",", "MachineInstr", "*", "StoreInst", ")", "{", "MachineOperand", "&", "LoadBase", "=", "getBaseOperand", "(", "LoadInst", ")", ";", "MachineOperand", "&", "StoreBase", "=", "getBaseOpera...
LLVM
ARM
CPP
stmt_completion
CPU
614,144
[ "->", "getValue", "(", ")", ";" ]
[ "bool", "isImm24bit", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE"...
LLVM
X86
CPP
program_repair
CPU
614,145
[ "<FIXS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "DAG", ".", "getEntryNode", "(", ")", ",", "StackSlot", ")", ";", "<BUGS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ...
LLVM
Hexagon
TD
stmt_completion
DSP
614,146
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,147
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", ...
GCC
i386
MD
stmt_completion
CPU
614,148
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "neg", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", ...
LLVM
X86
CPP
stmt_completion
CPU
614,149
[ "REGS_ZMM", "}" ]
[ "MCOperand", "segmentReg", ";", "uint64_t", "pcrel", "=", "<NUM_LIT>", ";", "if", "(", "insn", ".", "eaBase", "==", "EA_BASE_sib", "||", "insn", ".", "eaBase", "==", "EA_BASE_sib64", ")", "{", "if", "(", "insn", ".", "sibBase", "!=", "SIB_BASE_NONE", ")", ...
GCC
xtensa
MD
next_suggestion
MPU
614,150
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unsigned_fix", ":", "SI", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "s...
GCC
mcore
MD
stmt_completion
MPU
614,151
[ "pc", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(" ]
LLVM
PowerPC
TD
program_repair
CPU
614,152
[ "<FIXS>", "def", "LHA8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", "g8rc", ":", "$", "RST", ")", ",", "(", "ins", "memri", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "IIC_LdStLHA", ",", "[", "(", "set", "i64", ":", "$", "RST", ",", "(", ...
[ "let", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "let", "Interpretation64Bit", "=", "<NUM_LIT>", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "LHA8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", "g8rc", ":", "$", "rD", ")", ",", "(", ...
GCC
msp430
MD
program_repair
MPU
614,153
[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>"...
LLVM
PowerPC
CPP
stmt_completion
CPU
614,154
[ "VT", ")", ";" ]
[ "static", "SDValue", "EmitTailCallStoreFPAndRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "SDValue", "OldRetAddr", ",", "SDValue", "OldFP", ",", "int", "SPDiff", ",", "const", "SDLoc", "&", "dl", ")", "{", "if", "(", "SPDiff", ")",...
LLVM
Hexagon
TD
next_suggestion
DSP
614,155
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
mips
MD
next_suggestion
CPU
614,156
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "vec_select", ":", "V4HI", "(", "vec_concat", ":", "V8HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "con...
LLVM
X86
CPP
stmt_completion
CPU
614,157
[ "::", "VMOVDQU32Z256rr", ":" ]
[ "case", "X86", "::", "VMOVAPDrr", ":", "case", "X86", "::", "VMOVUPDrr", ":", "case", "X86", "::", "VMOVAPSrr", ":", "case", "X86", "::", "VMOVUPSrr", ":", "case", "X86", "::", "VMOVDQArr", ":", "case", "X86", "::", "VMOVDQUrr", ":", "case", "X86", "::...
LLVM
TriCore
CPP
stmt_completion
MPU
614,158
[ "override", "{" ]
[ "const", "TriCoreSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
614,159
[ "vec_short8", "b", ")", "{" ]
[ "static", "_", "_", "inline", "vec_short8", "spu_sub", "(", "signed", "short", "a", "," ]
GCC
nds32
MD
stmt_completion
CPU
614,160
[ ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
powerpcspe
CPP
stmt_completion
CPU
614,161
[ ")", ",", "wide", ")", ")", ";" ]
[ "wide", "=", "expand_simple_binop", "(", "SImode", ",", "LSHIFTRT", ",", "wide", ",", "shift", ",", "wide", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_move_insn", "(", "narrow", ",", "gen_lowpart", "(", "GET_MODE", "(", "narrow" ]
GCC
sh
MD
next_suggestion
CPU
614,162
[ "}" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<S...
LLVM
Hexagon
TD
next_suggestion
DSP
614,163
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
ARM
TD
next_suggestion
CPU
614,164
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}"...
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
614,165
[ "_supi_sat", "<STR_LIT>", ";" ]
[ "case", "BRIG_ROUND_FLOAT_PLUS_INFINITY", ":", "O", "<<", "<STR_LIT>", "_up", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ROUND_FLOAT_MINUS_INFINITY", ":", "O", "<<", "<STR_LIT>", "_down", "<STR_LIT>", ";", "break", ";", "case", "BRIG_ROUND_INTEGER_NEAR_EVEN", ":", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
614,166
[ "}" ]
[ "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "WebAssemblyException", ">>", "&", "getSubExceptions", "(", ")", "{", "return", "SubExceptions", ";" ]
GCC
arm
CPP
stmt_completion
CPU
614,167
[ "&", "_", "_", "b", ")", "!=", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "uint16x4_t", ")", "(", "(", "_", "_", "a" ]
LLVM
X86
TD
program_repair
CPU
614,168
[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup7", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKLWriteResGroup7", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "def", ":", "InstRW", "[", "SKLWriteResGroup7", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup7", "]", ",", "(", "instregex", "...
LLVM
AMDGPU
TD
program_repair
GPU
614,169
[ "<FIXS>", "(", "ins", "VRegOrLdsSrc_32", ":", "$", "src0", ")", ",", "<FIXE>", "<FIXS>", "[", "(", "set", "i32", ":", "$", "vdst", ",", "(", "int_amdgcn_readfirstlane", "(", "i32", "VRegOrLdsSrc_32", ":", "$", "src0", ")", ")", ")", "]", ">", ",", "<...
[ "def", "V_READFIRSTLANE_B32", ":", "InstSI", "(", "outs", "SReg_32", ":", "$", "vdst", ")", ",", "<BUGS>", "(", "ins", "VRegOrLds_32", ":", "$", "src0", ")", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "i32", ":", "$", "vdst", ",", "(...
LLVM
Hexagon
TD
next_suggestion
DSP
614,170
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
Patmos
CPP
code_generation
VLIW
614,171
[ "bool", "PatmosSPClone", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "[Single-Path] Clone functions reachable from single-path roots\\n", "<STR_LIT>", ")", ";", "SmallSet", "<", "std", "::", "string", ...
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
614,172
[ "}" ]
[ "StringRef", "getRegName", "(", "unsigned", "RegNo", ")", "const", "override", "{", "return", "getRegisterName", "(", "RegNo", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
614,173
[ "if", "(", "Opcode", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", "...
[ "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "...
LLVM
ARM
TD
next_suggestion
CPU
614,174
[ "let", "ParserMatchClass", "=", "MemBarrierOptOperand", ";" ]
[ "def", "memb_opt", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
614,175
[ "}" ]
[ "for", "(", "unsigned", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "return", "AMDGPU", "::", "NoRegister", ";" ]
LLVM
Alpha
CPP
program_repair
MPU
614,176
[ "<FIXS>", "static", "const", "int64_t", "IMM_LOW", "=", "<NUM_LIT>", ";", "static", "const", "int", "IMM_HIGH", "=", "<NUM_LIT>", ";", "static", "const", "int", "IMM_MULT", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "using", "namespace", "llvm", ";", "<BUGS>", "static", "const", "long", "IMM_LOW", "=", "<NUM_LIT>", ";", "static", "const", "long", "IMM_HIGH", "=", "<NUM_LIT>", ";", "static", "const", "long", "IMM_MULT", "=", "<NUM_LIT>", ";", "<BUGE>", "static", "long", ...
GCC
msp430
CPP
stmt_completion
MPU
614,177
[ ")", ",", "valist", ",", "t", ")", ";" ]
[ "if", "(", "boundary", ">", "MAX_SUPPORTED_STACK_ALIGNMENT", ")", "boundary", "=", "MAX_SUPPORTED_STACK_ALIGNMENT", ";", "boundary", "/", "=", "BITS_PER_UNIT", ";", "valist_tmp", "=", "get_initialized_tmp_var", "(", "valist", ",", "pre_p", ",", "NULL", ")", ";", "...
LLVM
Hexagon
CPP
program_repair
DSP
614,178
[ "<FIXS>", "if", "(", "validateSlots", ")", "{", "reportError", "(", "Twine", "(", "<STR_LIT>", "invalid instruction packet: out of slots", "<STR_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "jumps", "<=", "<NUM_LIT>", "&&", "!", "bOnlySlot3", "&&", "pSlo...
[ "Packet", "=", "PacketSave", ";", "}", "<BUGS>", "if", "(", "validateSlots", "==", "true", ")", "{", "reportError", "(", "llvm", "::", "Twine", "(", "<STR_LIT>", "invalid instruction packet: out of slots", "<STR_LIT>", ")", ")", ";", "<BUGE>", "return", "false",...
LLVM
Hexagon
TD
next_suggestion
DSP
614,179
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",",...
LLVM
Hexagon
TD
next_suggestion
DSP
614,180
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
AArch64
TD
next_suggestion
CPU
614,181
[ "}" ]
[ "let", "Name", "=", "NamePrefix", "#", "<STR_LIT>", "#", "Min", "#", "<STR_LIT>", "#", "Max", ";", "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Name", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Min", "#", "<STR_LIT>", "#", "Max", "#", "<S...
LLVM
ARM
TD
stmt_completion
CPU
614,182
[ ")", ",", "GPR", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "fp_to_uint", "(", "node", "(", "f16", "HPR", ":", "$", "a", ")", ")", ")", ")", ",", "(", "COPY_TO_REGCLASS", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "(", "f16", "...
LLVM
Hexagon
CPP
program_repair
DSP
614,183
[ "<FIXS>", "}", "<FIXE>" ]
[ "if", "(", "isImm", "(", ")", ")", "{", "OS", "<<", "Contents", ".", "ImmVal", ";", "}", "}", "}", ";", "<BUGS>", "}", "<BUGE>", "INITIALIZE_PASS_BEGIN", "(", "HexagonHardwareLoops", ",", "<STR_LIT>", "hwloops", "<STR_LIT>", ",", "<STR_LIT>", "Hexagon Hardwa...
LLVM
Hexagon
TD
next_suggestion
DSP
614,184
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_vcmpheqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8a...
GCC
xtensa
MD
next_suggestion
MPU
614,185
[ "FAIL" ]
[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_LE", "(", "SImode", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ",", "branch_cmp", "[", "<NUM_LIT>", "]", ")", "if", "(", "!", "xtensa_expand_scc", "(", "operands", ")", ")" ]
LLVM
R600
CPP
stmt_completion
GPU
614,186
[ "else", "{" ]
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "continue", ";", "}", "unsigned", "reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "reg", "==", "AMDGPU", "::", "VCC", "||", "reg", "==", "AMDGPU", "::", "VCC_LO", "||", "reg", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
614,187
[ "}" ]
[ "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v8i16", ":", "case", "MVT", "::", "v4i32", ":", "case", "MVT", "::", "v2i64", ":", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v2f64", ":", "RC", "=", "&", "<STR_LIT>", "::", "...
LLVM
Hexagon
TD
stmt_completion
DSP
614,188
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]
LLVM
X86
CPP
next_suggestion
CPU
614,189
[ "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LCurly", ")", "&&", "!", "Z", ")", "{" ]
[ "SMLoc", "RegLoc", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "RegLoc", ",", "StartLoc", ")", "&&", "X86MCRegisterClasses", "[", "X86", "::", "VK1RegClassID", "]", ".", "contains", "(", "RegNo", ")", ")", "{", "if", "(", "RegNo", "==", "X...
LLVM
X86
CPP
stmt_completion
CPU
614,190
[ "MCI", ")", "{" ]
[ "void", "X86InstrPostProcess", "::", "postProcessInstruction", "(", "std", "::", "unique_ptr", "<", "Instruction", ">", "&", "Inst", ",", "const", "MCInst", "&" ]
GCC
arm
CPP
stmt_completion
CPU
614,191
[ "_", "a", ")", "{" ]
[ "_", "_", "arm_vmovlbq_s16", "(", "int16x8_t", "_" ]
LLVM
TriCore
CPP
stmt_completion
MPU
614,192
[ ";" ]
[ "void", "incrArgPos", "(", ")", "{", "this", "->", "curArg", "++" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,193
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
AArch64
TD
next_suggestion
CPU
614,194
[ "}" ]
[ "def", "_8B", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR64", ",", "v8i8", ",", "shl_imm8", ",", "shl", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ...
LLVM
X86
CPP
next_suggestion
CPU
614,195
[ "SExtVT", "=", "MVT", "::", "v8i32", ";" ]
[ "BitcastVT", "=", "MVT", "::", "v32i1", ";", "break", ";", "}", "bool", "isArg0UndefRight", "=", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ";", "bool", "isArg0UndefLeft", "=", "Op0", "->", "getOpcode", "(", ")", "==", "ISD", "::", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
614,196
[ "$", "movdgall", ")", ";" ]
[ "def", "MovDGAllOp", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MovDGAllAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":" ]
GCC
arm
CPP
stmt_completion
CPU
614,197
[ "_", "a", ")", "{" ]
[ "vget_low_u32", "(", "uint32x4_t", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
614,198
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
LLVM
ARM64
TD
next_suggestion
CPU
614,199
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v1i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "FPR32Op", ",", "FPR32Op", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...