Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
615,600
[ "}" ]
[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT...
LLVM
AArch64
TD
stmt_completion
CPU
615,601
[ "(", "REV64v8i16", "FPR128", ":", "$", "src", ")", ",", "(", "i32", "<NUM_LIT>", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f128", "(", "bitconvert", "(", "v8i16", "FPR128", ":", "$", "src", ")", ")", ")", ",", "(", "f128", "(", "EXTv16i8", "(", "REV64v8i16", "FPR128", ":", "$", "src", ")", "," ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
615,602
[ "=", "<NUM_LIT>", ";" ]
[ "void", "WebAssemblyTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "const", "{", "for", "(", "BasicBlock...
GCC
rs6000
MD
stmt_completion
CPU
615,603
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
615,604
[ "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";" ]
[ "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_arm_ldst_pcrel_12", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_L...
LLVM
TPC
TD
next_suggestion
Virtual ISA
615,605
[ "bits", "<", "<NUM_LIT>", ">", "pred", ";" ]
[ "class", "SpuInst_MovToHWRegG", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", ")", ";", "let", ...
GCC
bfin
CPP
program_repair
DSP
615,606
[ "<FIXS>", "set_decl_section_name", "(", "decl", ",", "<STR_LIT>", ".l1.text", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "*", "no_add_attrs", "=", "true", ";", "}", "else", "<BUGS>", "set_decl_section_name", "(", "decl", ",", "build_string", "(", "<NUM_LIT>", ",", "<STR_LIT>", ".l1.text", "<STR_LIT>", ")", ")", ";", "<BUGE>", "return", "NULL_TREE", ";", "}" ]
GCC
arm
CPP
stmt_completion
CPU
615,607
[ "b", ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vaddq_m_n_sv4si", "(", "_", "_", "arm_vuninitializedq_s32", "(", ")", ",", "_", "_", "a", ",", "_", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,608
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "...
LLVM
Alpha
TD
next_suggestion
MPU
615,609
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rb", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_L...
LLVM
Sparc
TD
stmt_completion
CPU
615,610
[ "SDTSPtlsld", ">", ";" ]
[ "def", "tlsld", ":", "SDNode", "<", "<STR_LIT>", "," ]
GCC
arm
CPP
next_suggestion
CPU
615,611
[ "}" ]
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1_x2v4bf", "(", "(", "const", "_", "_", "builtin_neon_bf", "*", ")", "_", "_", "ptr", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
615,612
[ "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]
[ "def", "vecshiftR32Narrow", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_...
LLVM
X86
TD
stmt_completion
CPU
615,613
[ "dst", ")", ">", ",", "Requires", "<", "[", "SmallCode", "]", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i64", "(", "X86Wrapper", "tjumptable", ":", "$", "dst", ")", ")", ",", "(", "MOV64ri64i32", "tjumptable", ":", "$" ]
GCC
arm
CPP
code_generation
CPU
615,614
[ "int", "load_multiple_sequence", "(", "rtx", "*", "operands", ",", "int", "nops", ",", "int", "*", "regs", ",", "int", "*", "base", ",", "HOST_WIDE_INT", "*", "load_offset", ")", "{", "int", "unsorted_regs", "[", "<NUM_LIT>", "]", ";", "HOST_WIDE_INT", "un...
[ "Used", "to", "determine", "in", "a", "peephole", "whether", "a", "sequence", "of", "load", "instructions", "can", "be", "changed", "into", "a", "load-multiple", "instruction", ".", "NOPS", "is", "the", "number", "of", "separate", "load", "instructions", "we",...
LLVM
AArch64
CPP
next_suggestion
CPU
615,615
[ "I", ".", "eraseFromParent", "(", ")", ";" ]
[ "MachineInstr", "*", "PrevMI", "=", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DstSize", "/", "EltSize", "+", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "PrevMI", "=", "&", "*", "emitLaneInsert", ...
LLVM
X86
CPP
stmt_completion
CPU
615,616
[ ";" ]
[ "return", "Edges", ".", "empty", "(", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
615,617
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", "MVE_VPTv16i8r", ":", "MVE_VPTt2i", "<", "<STR_LIT>" ]
GCC
mn10300
CPP
program_repair
MPU
615,618
[ "<FIXS>", "case", "E_CCmode", ":", "<FIXE>", "<FIXS>", "case", "E_CCZNCmode", ":", "<FIXE>", "<FIXS>", "case", "E_CCZNmode", ":", "<FIXE>", "<FIXS>", "case", "E_CC_FLOATmode", ":", "<FIXE>" ]
[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "CCmode", ":", "<BUGE>", "return", "CC_FLAG_Z", "|", "CC_FLAG_N", "|", "CC_FLAG_C", "|", "CC_FLAG_V", ";", "<BUGS>", "case", "CCZNCmode", ":", "<BUGE>", "return", "CC_FLAG_Z", "|", "CC_FLAG_N", "|", "...
LLVM
X86
CPP
next_suggestion
CPU
615,619
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";" ]
[ "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", ...
GCC
aarch64
MD
next_suggestion
CPU
615,620
[ "}", ")" ]
[ "{", "rtx", "p", "=", "aarch64_simd_vect_par_cnst_half", "(", "<", "MODE", ">", "mode", ",", "<", "nunits", ">", ",", "true", ")", "emit_insn", "(", "gen_aarch64_sqdmlal2_laneq", "<", "mode", ">", "_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "...
LLVM
X86
CPP
stmt_completion
CPU
615,621
[ ")", "<<", "ES", ";" ]
[ "if", "(", "BaseType", "==", "FrameIndexBase", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " Base.FrameIndex ", "<STR_LIT>", "<<", "Base_FrameIndex", "<<", "'", "\\n", "'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Scale ", "<STR_LIT>", "<<", "Scale", "<<", ...
LLVM
X86
CPP
stmt_completion
CPU
615,622
[ "=", "EA_DISP_32", ";" ]
[ "index", "=", "indexFromSIB", "(", "insn", "->", "sib", ")", "|", "(", "xFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "index", "==", "<NUM_LIT>", ")", "{", "insn", "->", "sibIndex", "=", "SIB_INDEX_NONE", ";", ...
LLVM
ARM
CPP
stmt_completion
CPU
615,623
[ ",", "ShImmVal", ")", ")", ";" ]
[ "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "Opc", "=", "getI32I...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,624
[ "::", "V_ASHR_I64", ":" ]
[ "unsigned", "GCNSubtarget", "::", "getConstantBusLimit", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "getGeneration", "(", ")", "<", "GFX10", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "V_LSHLREV_...
GCC
i386
CPP
next_suggestion
CPU
615,625
[ "unsigned", "int", "n_words", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "UNITS_PER_WORD", ";" ]
[ "if", "(", "!", "TARGET_ADJUST_UNROLL", ")", "return", "nunroll", ";", "subrtx_iterator", "::", "array_type", "array", ";", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", "...
GCC
frv
MD
stmt_completion
VLIW
615,626
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,627
[ "<NUM_LIT>", ":" ]
[ "if", "(", "IsLoad", "&&", "MemSize", "<", "Size", ")", "MemSize", "=", "std", "::", "max", "(", "MemSize", ",", "Align", ")", ";", "if", "(", "MemSize", "!=", "RegSize", "&&", "RegSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,628
[ "return", "st_value", "+", "Text", "->", "sh_addr", ";" ]
[ "auto", "ElfHeader", "=", "CodeObject", "->", "getELFFile", "(", ")", ".", "getHeader", "(", ")", ";", "if", "(", "ElfHeader", ".", "e_type", "==", "ELF", "::", "ET_REL", ")", "{" ]
GCC
rs6000
MD
stmt_completion
CPU
615,629
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,630
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
X86
CPP
next_suggestion
CPU
615,631
[ "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "...
LLVM
ARM64
TD
next_suggestion
CPU
615,632
[ "}", "]", ">", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]
[ "uint32_t", "enc", "=", "ARM64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i32", ")", ";" ]
GCC
c6x
CPP
stmt_completion
VLIW
615,633
[ "src1", ",", "(", "_", "_", "v2hi", ")", "src2", ")", ";" ]
[ "_", "avg2", "(", "int", "src1", ",", "int", "src2", ")", "{", "return", "(", "int", ")", "_", "_", "builtin_c6x_avg2", "(", "(", "_", "_", "v2hi", ")" ]
GCC
mep
MD
next_suggestion
CPU
615,634
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", ...
GCC
xtensa
CPP
program_repair
MPU
615,635
[ "<FIXS>", "mem_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "<FIXE>" ]
[ "int", "<BUGS>", "mem_operand", "(", "op", ",", "mode", ")", "rtx", "op", ";", "enum", "machine_mode", "mode", ";", "<BUGE>", "{" ]
GCC
alpha
CPP
next_suggestion
MPU
615,636
[ "mask", "=", "build_int_cst", "(", "long_unsigned_type_node", ",", "~", "SWCR_STATUS_MASK", ")", ";" ]
[ "const", "unsigned", "HOST_WIDE_INT", "SWCR_STATUS_MASK", "=", "(", "<NUM_LIT>", "UL", "<<", "<NUM_LIT>", ")", ";", "tree", "fenv_var", ",", "get_fpscr", ",", "set_fpscr", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new", "_", "fenv_var", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,637
[ "let", "Defs", "=", "[", "PC", "]", ";" ]
[ "def", "J4_cmpgti_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "...
GCC
i386
MD
stmt_completion
CPU
615,638
[ ")", ")" ]
[ "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>"...
LLVM
AMDGPU
CPP
program_repair
GPU
615,639
[ "<FIXS>", "static", "bool", "isIdentityValue", "(", "unsigned", "OrigMIOp", ",", "MachineOperand", "*", "OldOpnd", ")", "{", "assert", "(", "OldOpnd", "->", "isImm", "(", ")", ")", ";", "switch", "(", "OrigMIOp", ")", "{", "<FIXE>", "<FIXS>", "if", "(", ...
[ "return", "DPPInst", ".", "getInstr", "(", ")", ";", "}", "<BUGS>", "GCNDPPCombine", "::", "RegSubRegPairGCNDPPCombine", "::", "foldOldOpnd", "(", "MachineInstr", "&", "OrigMI", ",", "RegSubRegPair", "OldOpndVGPR", ",", "MachineOperand", "&", "OldOpndValue", ")", ...
GCC
i386
MD
stmt_completion
CPU
615,640
[ "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "HF", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "V32HF", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V16BF", "<STR_LIT>", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
615,641
[ "]", ";" ]
[ "def", "A2_vnavghr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
LLVM
AArch64
CPP
stmt_completion
CPU
615,642
[ ",", "RC", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode...
GCC
spu
CPP
stmt_completion
MPU
615,643
[ "rtl", ",", "<NUM_LIT>", ")", ")", "|=", "SYMBOL_FLAG_ALIGN1", ";" ]
[ "static", "void", "spu_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ...
LLVM
ARM
TD
stmt_completion
CPU
615,644
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,645
[ "case", "Instruction", "::", "Ret", ":" ]
[ "InstructionCost", "R600TTIImpl", "::", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "CostKind", "==", "TTI", "::", "TCK_CodeSize", "||", "CostKind", "=...
GCC
arm
CPP
next_suggestion
CPU
615,646
[ "}" ]
[ "if", "(", "dest_start", "<", "src_start", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "dest_start", "+", "i", ")", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
615,647
[ "SDValue", "Odd1", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Op1", ",", "Op1", ",", "Mask", ")", ";" ]
[ "static", "SDValue", "LowerMUL_LOHI", "(", "SDValue", "Op", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", "=", "Op", ".", "get...
LLVM
AArch64
TD
stmt_completion
CPU
615,648
[ "Imm1_16Operand", ";" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
LLVM
Hexagon
CPP
stmt_completion
DSP
615,649
[ ")", ")", "return", "true", ";" ]
[ "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isEHLabel", "(", ")", ")", "return", "true", ";", "if", "(", "IsSchedBarrier", "(", "MI" ]
LLVM
MOS
CPP
next_suggestion
MPU
615,650
[ "MI", ".", "removeFromParent", "(", ")", ";" ]
[ "auto", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "Dst", ")", ";", "if", "(", "UseMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "UseMI", ".", "getParent", "(", ")", "!=...
GCC
s390
MD
stmt_completion
MPU
615,651
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM
CPP
program_repair
CPU
615,652
[ "<FIXS>", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "<FIXE>" ]
[ "void", "ARMInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "<BUGS>", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", ...
GCC
arm
CPP
stmt_completion
CPU
615,653
[ "a", ")", "{" ]
[ "vcvtmq_u16_f16", "(", "float16x8_t", "_", "_" ]
GCC
sh
MD
stmt_completion
CPU
615,654
[ ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
615,655
[ "bits", "<", "<NUM_LIT>", ">", "INT64", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "INT4", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT4", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FP16", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FP8_152", "=", "<NUM_LIT>", ";", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,656
[ "MI", ",", "MRI", ")", ";" ]
[ "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SBase", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SBase", "->", "setReg", "(", "SGPR", ")", ";", "}", "MachineOperand", "*", "SOff", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU"...
LLVM
ARM
CPP
stmt_completion
CPU
615,657
[ "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
[ "if", "(", "WLS", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2WhileLoopStartTP", ")", "WLS", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "MachineBasicBlock", "*", "NewBlock", "=", "Preheader", "->", "getParen...
LLVM
CSKY
CPP
stmt_completion
CPU
615,658
[ "const", "{" ]
[ "SDValue", "CSKYTargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")" ]
GCC
bpf
CPP
next_suggestion
Virtual ISA
615,659
[ "}" ]
[ "static", "inline", "enum", "btf_core_reloc_kind", "kind_type_id", "(", "tree", "*", "args", ",", "int", "nargs", ")", "{", "KIND_EXPECT_NARGS", "(", "<NUM_LIT>", ",", "<STR_LIT>", "wrong number of arguments for type id core builtin", "<STR_LIT>", ")", ";", "return", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,660
[ "bool", "FoundScan", "=", "false", ";" ]
[ "Value", "*", "CIV", "=", "getCountIV", "(", "LoopB", ")", ";", "ParsedValues", "PV", ";", "PV", ".", "IterCount", "=", "IterCount", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Loop IV: ", "<STR_LIT>", "<<", "*", "CIV", "<<", "<STR_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
615,661
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,662
[ ")", ";" ]
[ "MD", "->", "setFunctionScratchSize", "(", "MF", ",", "MFI", ".", "getStackSize", "(", ")", ")", ";", "MD", "->", "setRsrc1", "(", "CallingConv", "::", "AMDGPU_CS", ",", "CurrentProgramInfo", ".", "getPGMRSrc1", "(", "CallingConv", "::", "AMDGPU_CS", ")", ")...
LLVM
X86
CPP
next_suggestion
CPU
615,663
[ "Operand", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "LogicVT", ",", "Operand", ")", ";" ]
[ "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "}", "else", "if", "(", "IsF128", ")", "{", "LogicVT", "=", "MVT", "::", "f128", ";", "EltVT", "=", "VT", ";", "}", "else", "{", "LogicVT", "=", "(", "VT", "==", "MVT", "::", "f64", ...
LLVM
Z80
CPP
stmt_completion
MPU
615,664
[ ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "UseShadow", "...
GCC
rs6000
MD
stmt_completion
CPU
615,665
[ "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,666
[ "OffsetDef", "=", "getDefIgnoringCopies", "(", "BaseOffset", ",", "*", "MRI", ")", ";" ]
[ "if", "(", "IID", "==", "Intrinsic", "::", "amdgcn_ds_gws_sema_release_all", "&&", "!", "STI", ".", "hasGWSSemaReleaseAll", "(", ")", ")", "return", "false", ";", "const", "bool", "HasVSrc", "=", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ";",...
LLVM
X86
CPP
stmt_completion
CPU
615,667
[ "(", "ID", ")", "{" ]
[ "}", "X86CallFrameOptimization", "(", ")", ":", "MachineFunctionPass" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
615,668
[ "false", ";" ]
[ "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reset hazard recognizer\\n", "<STR_LIT>", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "<NUM_LIT>", ";", ...
GCC
arm
MD
stmt_completion
CPU
615,669
[ "]", ")" ]
[ "(", "define_code_iterator", "COMPARISONS", "[", "eq", "gt", "ge", "le", "lt" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
615,670
[ "UINT16", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "INT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INT8", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT8", "=", "<NUM_LIT>", ";", ...
GCC
cris
CPP
stmt_completion
MPU
615,671
[ ";" ]
[ "machine_mode", "cris_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "!=", "MODE_INT", "||", "...
LLVM
CSKY
CPP
stmt_completion
CPU
615,672
[ "<STR_LIT>", ";" ]
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "CSKY Assembly Printer" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,673
[ "}" ]
[ "}", "if", "(", "!", "Match", ")", "{", "CM", "=", "nullptr", ";", "LogicalSR", "=", "false", ";", "Match", "=", "match", "(", "In", ",", "m_Shl", "(", "m_AShr", "(", "m_Value", "(", "BF", ")", ",", "m_ConstantInt", "(", "CSR", ")", ")", ",", "...
LLVM
Patmos
CPP
stmt_completion
VLIW
615,674
[ "size", "(", ")", ";" ]
[ "static", "unsigned", "size", "(", "const", "agraph", "&", "G", ")", "{", "return", "G", ".", "Blocks", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,675
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtui_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
GCC
arm
MD
program_repair
CPU
615,676
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT...
LLVM
AMDGPU
CPP
code_generation
GPU
615,677
[ "bool", "SIPrepareScratchRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
R600
TD
stmt_completion
GPU
615,678
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "S_CMP_LT_U32", ":", "SOPC_32", "<", "<NUM_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
615,679
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "SWDri", ":", "BaseIntegerToFP", "<", "isUnsigned", ",", "GPR32", ",", "FPR64", ",", "fixedpoint_f64_i32", ",", "asm", ",", "[", "(", "set", "FPR64", ":", "$", "Rd", ",", "(", "fdiv", "(", "node", "GPR32", ":", "$", "Rn", ")", ",", "fixedpoint...
GCC
rs6000
CPP
program_repair
CPU
615,680
[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tbl %s\\n", "<STR_LIT>", ",", "RS6000_MCOUNT", ")", ";", "<FIXE>" ]
[ "asm_fprintf", "(", "file", ",", "<STR_LIT>", "@l(%s)\\n", "<STR_LIT>", ",", "reg_names", "[", "<NUM_LIT>", "]", ")", ";", "}", "<BUGS>", "if", "(", "current_function_needs_context", "&&", "DEFAULT_ABI", "==", "ABI_AIX_NODESC", ")", "{", "asm_fprintf", "(", "fil...
LLVM
TVM
CPP
next_suggestion
Virtual ISA
615,681
[ "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";" ]
[ "LLVM_DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Before ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "'", "\\n", "'", ",", "nullptr", ")", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "TVMSubtarget", ...
LLVM
Hexagon
TD
stmt_completion
DSP
615,682
[ ">", "Vx32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,683
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
X86
CPP
program_repair
CPU
615,684
[ "<FIXS>", "#", "include", "memory", ">", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "}", "class", "X86Subtarget", "final", ":", "public", "X86GenSubtargetInfo", "{", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "X86ISelLowering.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "X86InstrInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "X86SelectionDAGInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/Triple.h", "<STR_LIT>", "#", "include", "<S...
LLVM
AArch64
TD
stmt_completion
CPU
615,685
[ ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
615,686
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fmadd_round_ph", "(", "_", "_", "m512h", "_", "_"...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,687
[ "}" ]
[ "}", "auto", "IsDead", "=", "[", "this", "]", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ")", "->", "bool", "{", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "IA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsDef",...
GCC
i386
MD
stmt_completion
CPU
615,688
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "unspec_volatile", ":", "CCC", "[", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
615,689
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ...
LLVM
ARM
TD
stmt_completion
CPU
615,690
[ "p", ")", ">", ";" ]
[ "def", ":", "NEONInstAlias", "<", "<STR_LIT>", ",", "(", "VBICiv4i16", "DPR", ":", "$", "Vd", ",", "nImmSplatNotI16", ":", "$", "imm", ",", "pred", ":", "$" ]
GCC
arm
MD
stmt_completion
CPU
615,691
[ "<STR_LIT>", ")", "]" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<ST...
GCC
rs6000
CPP
stmt_completion
CPU
615,692
[ "ABI_V4", "&&", "flag_pic", "!=", "<NUM_LIT>", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "||", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", ")", ")", ")", ")", "break", ";" ]
[ "int", "first_reg", ";", "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", "&&", "(", "!", "call_used_regs", "[", "first_reg", "]", "||", "(", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
615,693
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "computeKnownBitsBinOp", "(", "Op", ",", "Known", ",", "DemandedElts", ",", "DAG", ",", "Depth", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "s390_vuplhb", ":", "case", "Intrinsic", "::", "s390_vuplhh", ":", "case", "Intrinsic", "::"...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,694
[ "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";" ]
[ "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<ST...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,695
[ "&", "F", ")", "const", "{" ]
[ "bool", "hasFP32Denormals", "(", "const", "Function" ]
GCC
rs6000
MD
stmt_completion
CPU
615,696
[ ")", ")", "]" ]
[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,697
[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
[ "def", "L4_ploadrbf_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_7646c131", ",", "TypeLD", ">", ",", "Enc_2301d6...
GCC
i386
MD
stmt_completion
CPU
615,698
[ ")", "]", ")" ]
[ "UNSPEC_XOP_PERMUTE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mmix
CPP
code_generation
CPU
615,699
[ "static", "void", "mmix_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "%s,0", "<STR_LIT>", ",", "reg_names", "[...
[ "PRINT_OPERAND_ADDRESS", "." ]