Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
XCore
CPP
stmt_completion
MPU
615,400
[ ")", ";" ]
[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_L...
LLVM
ARM
CPP
next_suggestion
CPU
615,401
[ "}" ]
[ "assert", "(", "!", "NoDstReg", "&&", "<STR_LIT>", "Internal error", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "decodeRn", "(", "insn", ")", ...
GCC
arm
CPP
stmt_completion
CPU
615,402
[ ")", ")", ";" ]
[ "tree", "function_resolver", "::", "report_no_such_form", "(", "type_suffix_index", "type", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "%qE has no form that takes %qT arguments", "<STR_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
615,403
[ "bits", "<", "<NUM_LIT>", ">", "tfe", ";" ]
[ "let", "DisableEncoding", "=", "ps", ".", "DisableEncoding", ";", "let", "TSFlags", "=", "ps", ".", "TSFlags", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "glc", ";", "bits", "<", "<NUM_LIT>", ">", "dlc", ";", "bit...
LLVM
TPC
TD
next_suggestion
Virtual ISA
615,404
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcB", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Switches", "=", "<NUM_LIT>", ";", ...
LLVM
ARM
CPP
code_generation
CPU
615,405
[ "bool", "Thumb2InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "while", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "++", "MBBI", ";", "if", "(",...
[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]
LLVM
X86
CPP
next_suggestion
CPU
615,406
[ "SRL", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "SRL", ")", ";" ]
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "R", ")", ";", "}", "if", "(", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", ...
LLVM
Nyuzi
CPP
code_generation
GPU
615,407
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Nyuzi DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
615,408
[ "bool", "WebAssembly", "::", "mayThrow", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "THROW", ":", "case", "WebAssembly", "::", "THROW_S", ":", "case", "WebAss...
[ "Return", "true", "if", "this", "instruction", "may", "throw", "an", "exception", "." ]
GCC
aarch64
MD
program_repair
CPU
615,409
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VHSDF_HSDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VHSDF_HSDF", "[", "...
LLVM
ARM
CPP
stmt_completion
CPU
615,410
[ "(", ")", ";" ]
[ "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "RC", "==", "ARM", "::", "tGPRRegisterClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalReg...
LLVM
AArch64
TD
next_suggestion
CPU
615,411
[ "}" ]
[ "let", "MispredictPenalty", "=", "<NUM_LIT>", ";", "let", "LoopMicroOpBufferSize", "=", "<NUM_LIT>", ";", "let", "PostRAScheduler", "=", "<NUM_LIT>", ";", "let", "CompleteModel", "=", "<NUM_LIT>", ";", "list", "<", "Predicate", ">", "UnsupportedFeatures", "=", "["...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
615,412
[ "RegBankInfo", ".", "reset", "(", "RBI", ")", ";" ]
[ "CallLoweringInfo", ".", "reset", "(", "new", "BPFCallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "BPFLegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "BPFRegis...
LLVM
Hexagon
TD
stmt_completion
DSP
615,413
[ "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
LLVM
ARM
CPP
next_suggestion
CPU
615,414
[ "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";" ]
[ "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "for", "...
LLVM
Hexagon
TD
next_suggestion
DSP
615,415
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", "...
LLVM
ARM
CPP
stmt_completion
CPU
615,416
[ "else", "{" ]
[ "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "bool", "IsRO", "=", "isReadOnly", "(", "GV", ")", ";", "if", "(", "GV", "->", "isDSOLocal", "(", ")", "&&", "!", "Su...
LLVM
Hexagon
TD
stmt_completion
DSP
615,417
[ "[", "CS", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", ...
GCC
mep
CPP
program_repair
CPU
615,418
[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa", "(", "SLOTS", "P0S", ")", "(", "INTRINSIC", "<STR_LIT>", "cpaddaca0_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8QI", ")", "VOLATILE", ")", "<FIXE>" ]
[ ";", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "cpaddaca0", ".", "b", "crqp", ",", "crpp", "(", "p0_1", ")", "(", "dni", "cpaddaca0_b_P0S", "<STR_LIT>", "cpaddaca0.b $crqp,$crpp Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p0s", "-", "isa...
LLVM
Hexagon
TD
next_suggestion
DSP
615,419
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
615,420
[ "<FIXS>", "(", "v1i64", "(", "scalar_to_vector", "GR64", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<FIXE>" ]
[ "def", "MMX_MOVD64rrv164", ":", "MMXI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "GR64", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR64", ":", "$", "dst", ",", "<BUGS>", ...
GCC
sh
MD
stmt_completion
CPU
615,421
[ "[", "<NUM_LIT>", "]", ")", ")" ]
[ "rtx", "picreg", "=", "sh_get_fdpic_reg_initial_val", "(", ")", "rtx", "t", "=", "!", "can_create_pseudo_p", "(", ")", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "GET_MODE", "(", "operands" ]
GCC
rs6000
CPP
stmt_completion
CPU
615,422
[ "_", "_", "v2df", ")", "_", "_", "Y", ")", ")", ";" ]
[ "return", "(", "_", "_", "m128d", ")", "vec_add", "(", "vec_mergeh", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", ",", "(", "_", "_", "v2df", ")", "_", "_", "Y", ")", ",", "vec_mergel", "(", "(", "_", "_", "v2df", ")", "_", "_", "X", "...
GCC
visium
MD
next_suggestion
Virtual ISA
615,423
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "reg", ":", "DI", "R_MDB", ")", "]", "UNSPEC_MDBHI", ")", ")", "]" ]
LLVM
X86
CPP
program_repair
CPU
615,424
[ "<FIXS>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<FIXE>", "<FIXS>", "unsigned", "MaxAlign", "=", "std", "::", "max", "(", "MFI", "->", "getMaxAlignment", "(", ")", ",", "calculateMaxStackAlignment", "(", "MFI", ")", ...
[ "voidX86RegisterInfo", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "<BUGS>", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<BUGE>", "<BUGS>", ...
GCC
i386
MD
program_repair
CPU
615,425
[ "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "machine_mode", ",", "rtx", "[", "]", ",", "bool", "=", "false", ")", "<FIXE>", "<FIXS>", "extern", "bool", "ix86_binary_operator_ok", "(", "enum", "rtx_cod...
[ "extern", "void", "ix86_expand_vector_move", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "void", "ix86_expand_vector_move_misalign", "(", "machine_mode", ",", "rtx", "[", "]", ")", "extern", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code",...
GCC
sh
CPP
next_suggestion
CPU
615,426
[ "DECL_NON_ADDR_CONST_P", "(", "decl", ")", "=", "<NUM_LIT>", ";" ]
[ "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", ...
LLVM
ARM
TD
stmt_completion
CPU
615,427
[ ",", "<NUM_LIT>", ",", "pred_basic_fp", ">", "{" ]
[ "class", "MVE_VCMPqrf", "<", "string", "suffix", ",", "bit", "size", ">", ":", "MVE_VCMPqr", "<", "suffix", ",", "size" ]
GCC
rx
MD
stmt_completion
CPU
615,428
[ ",", "<NUM_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
615,429
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "...
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
615,430
[ "r", ";" ]
[ "void", "setFunctionalUnitScheduler", "(", "ResourceAssignment", "*", "r", ")", "{", "FUSched", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,431
[ "}" ]
[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_...
GCC
aarch64
MD
next_suggestion
CPU
615,432
[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "ashift", ":", "SI", "(", ...
GCC
i386
CPP
stmt_completion
CPU
615,433
[ "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", "," ]
LLVM
Mips
TD
program_repair
CPU
615,434
[ "<FIXS>", "let", "AdditionalPredicates", "=", "[", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<FIXE>" ]
[ "ABSS_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "HasStdEnc", ",", "IsFP64bit", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<BUGE>", "def", "CVT_S_D64", ":", "ABSS_FT", "<STR_LIT>", ",", "FGR32...
LLVM
ARM
CPP
stmt_completion
CPU
615,435
[ ")", ";" ]
[ "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedV...
LLVM
ARM
TD
next_suggestion
CPU
615,436
[ "def", "SDTARMVCMP", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "]", ">", ";" ]
[ "}", "]", ">", ";", "def", "word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return...
LLVM
X86
CPP
stmt_completion
CPU
615,437
[ ")", ";" ]
[ "return", "new", "X86SpeculativeLoadHardeningPass", "(" ]
LLVM
AMDGPU
CPP
program_repair
GPU
615,438
[ "<FIXS>", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "AMDGPU", "::", "splitMUBUFOffset", "(", "Offset", ",", "SOffset", ",", "ImmOffset", ",", "Subtarget", ",", "Align", ")", ")", "{", "<FIXE>" ]
[ "SDValue", "N1", "=", "CombinedOffset", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "SOffset", ",", "ImmOffset", ";", "int", "Offset", "=", "cast", "ConstantSDNode", ">", "(", "N1", ")", "->", "getSExtValue", "(", ")", ";", "<BUGS>", "if", ...
LLVM
Sparc
CPP
code_generation
CPU
615,439
[ "bool", "SparcAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_...
[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
LLVM
AMDGPU
CPP
program_repair
GPU
615,440
[ "<FIXS>", "!", "llvm", "::", "AMDGPU", "::", "getMUBUFIsBufferInv", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "{", "<FIXE>" ]
[ "if", "(", "FlatASCount", ">", "<NUM_LIT>", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "else", "if", "(", "SIInstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "<BUGS>", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", ...
GCC
ia64
MD
stmt_completion
CPU
615,441
[ ")" ]
[ "(", "define_query_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
615,442
[ "}" ]
[ "let", "mayLoad", "=", "ps", ".", "mayLoad", ";", "let", "mayStore", "=", "ps", ".", "mayStore", ";", "bits", "<", "<NUM_LIT>", ">", "sdst", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=",...
LLVM
Hexagon
CPP
stmt_completion
DSP
615,443
[ ")", ";" ]
[ "HexagonConstEvaluator", "HCE", "(", "MF", ")", ";", "return", "MachineConstPropagator", "(", "HCE", ")", ".", "run", "(", "MF" ]
LLVM
AArch64
TD
next_suggestion
CPU
615,444
[ "}" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]
GCC
mcore
CPP
stmt_completion
MPU
615,445
[ "(", "mode", ",", "type", ")", ";" ]
[ "CUMULATIVE_ARGS", "*", "args_so_far", "=", "get_cumulative_args", "(", "args_so_far_v", ")", ";", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", "+", "mcore_num_arg_regs" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,446
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,447
[ "}" ]
[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable"...
GCC
i386
CPP
next_suggestion
CPU
615,448
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fnmsub_sd", "(", "_", "_", "m128d", "_", "_", "W", ...
LLVM
Mips
CPP
stmt_completion
CPU
615,449
[ "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{" ]
[ "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "unsigned", "ID", "=", "createPICLabelUId", "(", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,450
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
ARM64
TD
stmt_completion
CPU
615,451
[ "GPR64sp", ":", "$", "base", ")", ";" ]
[ "let", "ParserMatchClass", "=", "MemoryNoIndexOperand", ";", "let", "MIOperandInfo", "=", "(", "ops" ]
LLVM
AArch64
TD
stmt_completion
CPU
615,452
[ ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "post_store", "(", "v16i8", "FPR128", ":", "$", "Rt", ")", ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ",", "(", "STRQpost", "FPR128", ":", "$", "Rt" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,453
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
program_repair
CPU
615,454
[ "<FIXS>", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "<BUGS>", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "<BUGE>", "bool", "HasBTI", "=", "any_of", "(", "RepeatedSequenceLocs", ",", "[", "]", "(", "outliner", "::", "Candidate", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
615,455
[ "LayoutSucc", "->", "removeSuccessor", "(", "UncondTarget", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "MII", "!=", "MBB", "->", "end", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "int", "Opc", "=", "MI", "->", "getOpcode...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,456
[ "AllocSize", ";" ]
[ "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AS", ".", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DE...
LLVM
AArch64
TD
stmt_completion
CPU
615,457
[ ",", "<NUM_LIT>", ",", "Neon_mla", ">", ";" ]
[ "def", "MLAvvv_2S", ":", "NeonI_3VSame_Constraint_impl", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "VPR64", ",", "v2i32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,458
[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
615,459
[ ";" ]
[ "if", "(", "isDarwinABI", "||", "isPPC64", ")", "return", "(", "isELFv2ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
615,460
[ "else", "return", "Error", "(", "L", ",", "<STR_LIT>", "unrecognized syntax mode in .syntax directive", "<STR_LIT>", ")", ";" ]
[ "StringRef", "Mode", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "unified", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "UNIFIED", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Mode"...
GCC
aarch64
MD
stmt_completion
CPU
615,461
[ "]", ")" ]
[ "(", "define_code_iterator", "COMPARISONS", "[", "lt", "le", "eq", "ge", "gt" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
615,462
[ ")", "{" ]
[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePatmosAsmParser", "(" ]
GCC
i386
CPP
stmt_completion
CPU
615,463
[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "_", "_", "builtin_ia32_compressstoresi512_mask", "(", "(", "_", "_", "v16si", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16si", ")", "_", "_", "A", "," ]
LLVM
AArch64
CPP
program_repair
CPU
615,464
[ "<FIXS>", "MergeForward", "=", "true", ";", "<FIXE>" ]
[ "if", "(", "!", "ModifiedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", "&&", "!", "UsedRegs", "[", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "]", ")", "{", "<BUGS>...
LLVM
Mips
CPP
stmt_completion
CPU
615,465
[ ".", "hasVarSizedObjects", "(", ")", ";" ]
[ "bool", "Mips16FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,466
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Qv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
ARM
CPP
stmt_completion
CPU
615,467
[ "break", ";" ]
[ "getAddrMode6OneLane32AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", ...
LLVM
ARM
TD
stmt_completion
CPU
615,468
[ "<NUM_LIT>", ">", ";" ]
[ "def", "MemRegRQS3OffsetAsmOperand", ":", "MemRegRQOffsetAsmOperand", "<" ]
LLVM
Mips
CPP
code_generation
CPU
615,469
[ "void", "MipsTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc",...
[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,470
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>" ]
GCC
ia64
CPP
next_suggestion
CPU
615,471
[ "}" ]
[ "}", "else", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPECV_INSN_GROUP_BARRIER", ")", ...
GCC
mcore
MD
next_suggestion
MPU
615,472
[ "(", "zero_extend", ":", "HI", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
615,473
[ "}" ]
[ "static", "DecodeStatus", "DecodeGRH32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,474
[ "(", ")", ";" ]
[ "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned"...
LLVM
PowerPC
CPP
next_suggestion
CPU
615,475
[ "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "!", "isUnary", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", ...
GCC
rs6000
CPP
next_suggestion
CPU
615,476
[ "_", "_", "ridx", "=", "_", "_", "i", ";" ]
[ "unsigned", "short", "_", "_", "rmin", "=", "_", "_", "u", ".", "_", "_", "uh", "[", "_", "_", "ridx", "]", ";", "unsigned", "long", "_", "_", "i", ";", "for", "(", "_", "_", "i", "=", "<NUM_LIT>", ";", "_", "_", "i", "<", "<NUM_LIT>", ";",...
LLVM
Hexagon
TD
next_suggestion
DSP
615,477
[ "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";" ]
[ "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";" ]
GCC
rs6000
CPP
next_suggestion
CPU
615,478
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";" ]
[ "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "nb", ",", "&", "ne", ",", "mode", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "!", "do...
LLVM
X86
TD
program_repair
CPU
615,479
[ "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]
[ "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "def", "INC32_32r", ":", "I", "<NUM_LIT>", ",", "MRM0r", ",", "(", "outs", "GR32", ":", "$", "dst", ")", ",", "(", "ins", "GR32", ":", "$", "src1", ")", ",", "<STR_LIT>", ",", "[", "]...
GCC
aarch64
MD
stmt_completion
CPU
615,480
[ "]", ")" ]
[ "(", "define_int_iterator", "SVE_CFP_TERNARY_LANE", "[", "UNSPEC_FCMLA", "UNSPEC_FCMLA90", "UNSPEC_FCMLA180", "UNSPEC_FCMLA270" ]
GCC
aarch64
CPP
stmt_completion
CPU
615,481
[ "_", "b", ")", ";" ]
[ "vdupd_laneq_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "a", ",", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
615,482
[ "<STR_LIT>", ")", ";" ]
[ "while", "(", "I", "->", "getOpcode", "(", ")", "==", "X86", "::", "LEA32r", "||", "I", "->", "isDebugValue", "(", ")", ")", "++", "I", ";", "unsigned", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "if", "(", "I", "->", "isCo...
GCC
s390
MD
stmt_completion
MPU
615,483
[ "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "ior", ":", "TI", "(", "ashift", ":", "TI", "(", "zero_extend", ":", "TI", "(", "xor", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", "(", "match_operand", ":" ]
GCC
h8300
CPP
code_generation
MPU
615,484
[ "static", "unsigned", "int", "compute_saved_regs", "(", ")", "{", "unsigned", "int", "saved_regs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "{", "if", "("...
[ "Compute", "which", "registers", "to", "push/pop", ".", "Return", "a", "bit", "vector", "of", "registers", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,485
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
XCore
CPP
next_suggestion
MPU
615,486
[ "}" ]
[ "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";...
GCC
avr
CPP
stmt_completion
MPU
615,487
[ "<STR_LIT>", ")", ";" ]
[ "return", "avr_lookup_function_attribute1", "(", "func", ",", "<STR_LIT>", "naked" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,488
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqn1_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ...
LLVM
AMDGPU
CPP
program_repair
GPU
615,489
[ "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppRowMask", "(", ")", "const", ";", "AMDGPUOperand", "::", "Ptr", "defaultDppBankMask", "(", ")", "const", ";", "<FIXE>", "<FIXS>", "AMDGPUOperand", "::", "Ptr", "defaultDppFI", "(", ")", "const", ";", "<FIXE>" ]
[ "bool", "isSupportedDPPCtrl", "(", "StringRef", "Ctrl", ",", "const", "OperandVector", "&", "Operands", ")", ";", "int64_t", "parseDPPCtrlSel", "(", "StringRef", "Ctrl", ")", ";", "int64_t", "parseDPPCtrlPerm", "(", ")", ";", "<BUGS>", "AMDGPUOperand", "::", "Pt...
GCC
nios2
MD
stmt_completion
MPU
615,490
[ "XEXP", "(", "x", ",", "<NUM_LIT>", ")" ]
[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_L...
LLVM
R600
CPP
stmt_completion
GPU
615,491
[ "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "return", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "checkType", "(", ...
LLVM
ARM
TD
stmt_completion
CPU
615,492
[ ",", "VecListDPairAllLanes", ",", "addrmode6dupalign64", ">", ";" ]
[ "def", "VLD2DUPd32", ":", "VLD2DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
615,493
[ ":", "$", "idx", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_Q", ")", "ZPR128", ":", "$", "Zd", ",", "ZPR128", ":", "$", "Zn", ",", "sve_elm_idx_extdup_q" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,494
[ "(", ")", ")", ";" ]
[ "AMDGPUReplaceLDSUseWithPointer", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initializeAMDGPUReplaceLDSUseWithPointerPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,495
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", ...
LLVM
Hexagon
TD
next_suggestion
DSP
615,496
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
stormy16
MD
next_suggestion
CPU
615,497
[ "<STR_LIT>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]", "<STR_LIT>" ]
GCC
arm
CPP
code_generation
CPU
615,498
[ "static", "void", "register_builtin_types", "(", ")", "{", "scalar_types", "[", "VECTOR_TYPE_", "#", "#", "ACLE_NAME", "]", "=", "SCALAR_TYPE", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_VECTOR_TYPES", ";", "++", "i", ")...
[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]
LLVM
Mips
CPP
next_suggestion
CPU
615,499
[ "MBB", ".", "erase_instr", "(", "MI", ")", ";" ]
[ "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "OT_OperandsXOR", ":", "{", "if", "(", "MI", "->", "g...