Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
TD
next_suggestion
CPU
616,400
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "data", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
GCC
arm
CPP
next_suggestion
CPU
616,401
[ "else", "if", "(", "TARGET_APCS_STACK", ")", "{" ]
[ "regno", "<=", "LAST_IWMMXT_GR_REGNUM", ";", "++", "regno", ")", "fixed_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "FIRST_IWMMXT_REGNUM", ";", "regno", "<=", "LAST_IWMMXT_REGNUM", ";", "++", "regno", ")", "{", "fixed_regs", "[...
LLVM
Sparc
CPP
next_suggestion
CPU
616,402
[ "}" ]
[ "MCStreamer", "*", "S", "=", "llvm", "::", "createAsmStreamer", "(", "Ctx", ",", "OS", ",", "isVerboseAsm", ",", "useDwarfDirectory", ",", "InstPrint", ",", "CE", ",", "TAB", ",", "ShowInst", ")", ";", "new", "SparcTargetAsmStreamer", "(", "*", "S", ",", ...
LLVM
ARM
CPP
next_suggestion
CPU
616,403
[ "}" ]
[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "ARM pseudo instruction expansion pass", "<STR_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
616,404
[ ";" ]
[ "Register", "DefR", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BW", "=", "getRegBitWidth", "(", "DefR", ".", "Reg", ")", ";", "LatticeCell", "RC", "=", "Outputs", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "bool",...
LLVM
AArch64
TD
stmt_completion
CPU
616,405
[ ";" ]
[ "class", "NI_TBX", "<", "bit", "q", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "bits", "<", "<NUM_LIT>", ">", "len", ",", "bit", "op", ",", "string", "asmop", ",", "string", "OpS", ",", "RegisterOperand", "OpVPR", ",", "RegisterOperand", "VecList", ...
LLVM
AArch64
CPP
stmt_completion
CPU
616,406
[ ",", "AllowUnknown", ")", ";" ]
[ "EVT", "AArch64TargetLowering", "::", "getAsmOperandValueType", "(", "const", "DataLayout", "&", "DL", ",", "llvm", "::", "Type", "*", "Ty", ",", "bool", "AllowUnknown", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLS64", "(", ")", "&&", "Ty", "->"...
GCC
i386
CPP
stmt_completion
CPU
616,407
[ "(", "_", "_", "v2di", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psraqi128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "_", "_", "imm", "," ]
GCC
iq2000
MD
stmt_completion
CPU
616,408
[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]
LLVM
ARM
TD
stmt_completion
CPU
616,409
[ "WriteVLD4", "]", ">", ";" ]
[ "def", "VLD4d8Pseudo", ":", "VLDQQPseudo", "<", "IIC_VLD4", ">", ",", "Sched", "<", "[" ]
GCC
avr
MD
program_repair
MPU
616,410
[ "<FIXS>", "[", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<S...
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...
LLVM
X86
CPP
stmt_completion
CPU
616,411
[ ",", "DL", ",", "ShiftOpTy", ")", ",", "ISD", "::", "SETGT", ")", ";" ]
[ "if", "(", "Shift", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SRL", "||", "!", "Shift", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ShiftTy", "=", "Shift", ".", "getValueType", "(", ")", ";", "if", "(", "Shi...
LLVM
PowerPC
TD
next_suggestion
CPU
616,412
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "B", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "A", ";", "bits", "<", "<NUM_LIT>", ">", "B", ";", "bits", "<", "<NUM_LIT>", ">", "C", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
616,413
[ "}" ]
[ "case", "ARM", "::", "LDRSB_POST", ":", "return", "ARM", "::", "LDRSB", ";", "case", "ARM", "::", "STR_PRE_IMM", ":", "case", "ARM", "::", "STR_PRE_REG", ":", "case", "ARM", "::", "STR_POST_IMM", ":", "case", "ARM", "::", "STR_POST_REG", ":", "return", "...
LLVM
AMDGPU
CPP
program_repair
GPU
616,414
[ "<FIXS>", "unsigned", "Offset", ";", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "{", "Offset", "=", "StaticLDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "Alignment", ")", ";", "<FIXE>", "<FIXS>", ...
[ "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", ".", "getAlign", "(", ")", ",", "GV", ".", "getValueType", "(", ")", ")", ";", "<BUGS>", "unsigned", "Offset", "=", "StaticLDSSize", "=", "alignTo", "(", "StaticLDSSize", ",", "...
GCC
arm
CPP
stmt_completion
CPU
616,415
[ ",", "next_hi_reg", ")", ")", ";" ]
[ "offset", "=", "bit_count", "(", "l_mask", ")", "*", "UNITS_PER_WORD", ";", "}", "x", "=", "GEN_INT", "(", "offset", "+", "<NUM_LIT>", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "work_reg", ",", "s...
LLVM
ARM
CPP
program_repair
CPU
616,416
[ "<FIXS>", "if", "(", "isTwoAddr", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "NeedCC", ")", "MIB", "=", "AddDefaultCC", "...
[ "Bytes", "-=", "ThisVal", ";", "ThisVal", "/", "=", "Scale", ";", "<BUGS>", "if", "(", "isTwoAddr", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", "...
LLVM
XCore
CPP
next_suggestion
MPU
616,417
[ "if", "(", "i", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ",", "<STR_LIT>", ";" ]
[ "O", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "directive", "<<", "<STR_LIT>", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Machin...
GCC
s390
MD
stmt_completion
MPU
616,418
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
616,419
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,420
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "H...
GCC
powerpcspe
MD
stmt_completion
CPU
616,421
[ "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "rreg", "[", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>", ")", "(", "TD" ]
GCC
i386
CPP
program_repair
CPU
616,422
[ "<FIXS>", "op0", "=", "gen_lowpart", "(", "vmode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "vmode", ",", "op1", ")", ";", "<FIXE>" ]
[ "do_subreg", ":", "vmode", "=", "V8HImode", ";", "target", "=", "gen_lowpart", "(", "vmode", ",", "target", ")", ";", "<BUGS>", "op0", "=", "gen_lowpart", "(", "vmode", ",", "target", ")", ";", "op1", "=", "gen_lowpart", "(", "vmode", ",", "target", ")...
LLVM
AArch64
TD
stmt_completion
CPU
616,423
[ "Simm", ";" ]
[ "def", "_8H", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "VPR128", ":", "$", "src", ",", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSLH_operand", ":", "$", "Simm", ")"...
LLVM
Mips
TD
next_suggestion
CPU
616,424
[ "}" ]
[ "class", "INSN_EVA", "{", "list", "<", "Predicate", ">", "InsnPredicates", "=", "[", "HasEVA", "]", ";", "}", "class", "INSN_EVA_NOT_32R6_64R6", "{", "list", "<", "Predicate", ">", "InsnPredicates", "=", "[", "NotMips32r6", ",", "NotMips64r6", ",", "HasEVA", ...
LLVM
X86
CPP
next_suggestion
CPU
616,425
[ "if", "(", "Offset", ")", "{" ]
[ "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "RestoreMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "STI", "."...
LLVM
Hexagon
TD
stmt_completion
DSP
616,426
[ "=", "Pd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "le...
GCC
rs6000
CPP
stmt_completion
CPU
616,427
[ "MOD", ":" ]
[ "}", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "DImode", "&&", "(", "(", "outer_code", "==", "AND", "&&", "(", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "(", "x", ")", ",", "'", "K", "'", ")", "||", "CONST_OK_FOR_LETTER_P", "(", "INTVAL", "("...
LLVM
TPC
TD
stmt_completion
Virtual ISA
616,428
[ "income", ",", "Pred", ":", "$", "pred", ")", ";" ]
[ "class", "LoadInst_LD_TNSR_PD", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "bit", "UseHWR", ">", ":", "LoadInst_LD_TNSR_P", "<", "opc", ",", "Rdst", ",", "asmstr", ",", "Pr...
LLVM
M680x0
CPP
stmt_completion
MPU
616,429
[ "MxOpcode", ";" ]
[ "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "...
LLVM
Mips
CPP
stmt_completion
CPU
616,430
[ "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";" ]
[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,431
[ "const", "{" ]
[ "bool", "R600InstrInfo", "::", "usesAddressRegister", "(", "MachineInstr", "&", "MI", ")" ]
LLVM
Mips
TD
stmt_completion
CPU
616,432
[ ">", ";" ]
[ "class", "SPLATI_H_ENC", ":", "MSA_ELM_H_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
mips
CPP
program_repair
CPU
616,433
[ "<FIXS>", "mips_emit_move", "(", "target", ",", "value_if_false", ")", ";", "<FIXE>" ]
[ "done_label", "=", "gen_label_rtx", "(", ")", ";", "<BUGS>", "emit_move_insn", "(", "target", ",", "value_if_false", ")", ";", "<BUGE>", "emit_jump_insn", "(", "gen_condjump", "(", "condition", ",", "true_label", ")", ")", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
616,434
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{" ]
[ "Value", "=", "adjustFixupValue", "(", "(", "unsigned", ")", "Kind", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "(", "get...
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,435
[ ")", ")", "{" ]
[ "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "const", "MCRegisterInfo", "*", "TRI", "=", "ge...
LLVM
R600
CPP
code_generation
GPU
616,436
[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,437
[ "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";" ]
[ "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", ...
LLVM
Z80
CPP
stmt_completion
MPU
616,438
[ "TSInfo", ";" ]
[ "const", "Z80SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "override", "{", "return", "&" ]
GCC
rs6000
MD
stmt_completion
CPU
616,439
[ "<NUM_LIT>", ")", "-", "<NUM_LIT>" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "HO...
GCC
arm
CPP
stmt_completion
CPU
616,440
[ "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vhaddq_m_sv4si", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_" ]
LLVM
ARM
CPP
stmt_completion
CPU
616,441
[ ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum" ]
LLVM
AArch64
CPP
next_suggestion
CPU
616,442
[ "}" ]
[ "if", "(", "Hash", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Hash", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpressio...
LLVM
Hexagon
TD
next_suggestion
DSP
616,443
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_xor", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_284ebb", "{"...
GCC
rs6000
MD
program_repair
CPU
616,444
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "[", "(", "set", ...
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":"...
LLVM
AArch64
TD
stmt_completion
CPU
616,445
[ "SImm4s16Operand", ";" ]
[ "def", "simm4s16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,446
[ "(", ")", ">", "<NUM_LIT>", ";" ]
[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", ".", "getNumElements" ]
LLVM
ARM
CPP
stmt_completion
CPU
616,447
[ ")", ")", "||", "isAddReduction", "(", "I", ")", ")", "&&", "!", "Visited", ".", "count", "(", "&", "I", ")", ")", "Changed", "|=", "tryInterleave", "(", "&", "I", ",", "Visited", ")", ";" ]
[ "bool", "Changed", "=", "false", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "instructions", "(", "F", ")", ")", ")", "{", "if", "(", "(", "(", "I", "...
LLVM
MCS51
CPP
stmt_completion
MPU
616,448
[ ")", "->", "get", "(", ")", ";" ]
[ "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondC...
GCC
i386
MD
stmt_completion
CPU
616,449
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
616,450
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";" ]
[ "unsigned", "Hint", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Base", "=", "getReg", "(", "Decoder", ","...
LLVM
X86
CPP
stmt_completion
CPU
616,451
[ "(", ")", ";" ]
[ "bool", "isTargetWin64", "(", ")", "const", "{", "return", "In64BitMode", "&&", "TargetTriple", ".", "isOSWindows" ]
LLVM
X86
CPP
next_suggestion
CPU
616,452
[ "MBB", ".", "insert", "(", "I", ",", "New", ")", ";" ]
[ "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "ge...
GCC
i386
CPP
stmt_completion
CPU
616,453
[ ",", "_", "_", "count", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_psrlw", "(", "_", "_", "m64", "_", "_", "m", ",", "_", ...
GCC
pa
CPP
next_suggestion
CPU
616,454
[ "}" ]
[ "if", "(", "TARGET_64BIT", ")", "return", "size", "<=", "<NUM_LIT>", ";", "else", "return", "size", "<=", "<NUM_LIT>", "||", "size", ">", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
616,455
[ "return", "Changed", ";" ]
[ "bool", "X86AsmBackend", "::", "padInstructionEncoding", "(", "MCRelaxableFragment", "&", "RF", ",", "MCCodeEmitter", "&", "Emitter", ",", "unsigned", "&", "RemainingSize", ")", "const", "{", "bool", "Changed", "=", "false", ";", "if", "(", "RemainingSize", "!="...
GCC
sparc
CPP
program_repair
CPU
616,456
[ "<FIXS>", "emit_move_insn", "(", "pic_offset_table_rtx", ",", "got_register_rtx", ")", ";", "<FIXE>" ]
[ "start_sequence", "(", ")", ";", "load_got_register", "(", ")", ";", "if", "(", "!", "TARGET_VXWORKS_RTP", ")", "<BUGS>", "emit_move_insn", "(", "pic_offset_table_rtx", ",", "global_offset_table_rtx", ")", ";", "<BUGE>", "seq", "=", "get_insns", "(", ")", ";", ...
LLVM
ARM
CPP
next_suggestion
CPU
616,457
[ "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".",...
[ "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isUncondBranchOpcode", ...
LLVM
ARM
TD
stmt_completion
CPU
616,458
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sat_imm", ";", "let", "Inst", "{...
LLVM
Hexagon
TD
next_suggestion
DSP
616,459
[ "let", "Uses", "=", "[", "R29", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
X86
CPP
program_repair
CPU
616,460
[ "<FIXS>", "if", "(", "Ld", "->", "isSimple", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "ISD", "::", "isNormalLoad", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "Subtarget", ".",...
[ "if", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "VT", "!=", "MVT", "::", "f80", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "Ld", "->", "isSimple", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "ISD", "::"...
GCC
rs6000
MD
stmt_completion
CPU
616,461
[ ")", "(", "DD", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "f64_vsx", "[", "(", "DF", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,462
[ "}" ]
[ "def", "A2_notp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<...
LLVM
PowerPC
CPP
stmt_completion
CPU
616,463
[ "i64", ")", "{" ]
[ "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", "->", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", ")", ";", "assert", "(", "(", "PVT", "==", "MVT", "::", "i64", "||", "PVT", "==", "MVT", "::", "i32", ")", "&&"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,464
[ "}" ]
[ "if", "(", "C", ".", "isDenormal", "(", ")", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "SVT", "==", "MVT", "::", "f32", "&&", "!",...
LLVM
PowerPC
TD
stmt_completion
CPU
616,465
[ ")", ";" ]
[ "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "...
LLVM
AArch64
TD
stmt_completion
CPU
616,466
[ "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s...
LLVM
AArch64
TD
stmt_completion
CPU
616,467
[ "=", "Rm", ";" ]
[ "class", "BaseFPCondSelect", "<", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ...
GCC
c6x
MD
next_suggestion
VLIW
616,468
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "VEC4M", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "logical", ":", "VEC4M", "(", "match_operand", ":", "VEC4M", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VEC4M", "<NUM_LIT>", "<ST...
LLVM
AMDGPU
TD
program_repair
GPU
616,469
[ "<FIXS>", "}", "<FIXE>" ]
[ "def", "SI_INDIRECT_DST_V8", ":", "SI_INDIRECT_DST", "VReg_256", ">", ";", "def", "SI_INDIRECT_DST_V16", ":", "SI_INDIRECT_DST", "VReg_512", ">", ";", "<BUGS>", "}", "<BUGE>", "multiclass", "SI_SPILL_SGPR", "RegisterClass", "sgpr_class", ">", "{", "let", "UseNamedOper...
LLVM
Hexagon
TD
next_suggestion
DSP
616,470
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
GCC
or1k
CPP
stmt_completion
CPU
616,471
[ ")", "'", ",", "stream", ")", ";" ]
[ "fputs", "(", "reloc", ",", "stream", ")", ";", "fputc", "(", "'", "(", "'", ",", "stream", ")", ";", "}", "output_addr_const", "(", "stream", ",", "x", ")", ";", "if", "(", "add", ")", "{", "if", "(", "add", ">", "<NUM_LIT>", ")", "fputc", "("...
LLVM
VE
TD
next_suggestion
CPU
616,472
[ "}" ]
[ "def", "MEMrri", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc", ",", "ptr_rc", ",", "i32imm", ")", ";", "let", "ParserMatchClass", "=", "VEMEMrriAsmOperand", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
616,473
[ ",", "UaddLV", ")", ";" ]
[ "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "VecVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "f32", ",", "Val", ")", ";", "VecVal", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
616,474
[ "optype", ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", ...
LLVM
Mips
CPP
stmt_completion
CPU
616,475
[ ",", "DAG", ".", "getVTList", "(", "Ty", ")", ",", "GPRel", ")", ")", ";" ]
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ty", ",", "DAG", ".", "getRegister", "(", "Mips", "::", "GP", ",", "Ty", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL" ]
GCC
m68k
CPP
next_suggestion
MPU
616,476
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "current_frame", ".", "reg_rev_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{" ]
[ "l", "=", "(", "char", "*", ")", "dwarf2out_cfi_label", "(", ")", ";", "cfa_offset", "+=", "<NUM_LIT>", ";", "dwarf2out_reg_save", "(", "l", ",", "FRAME_POINTER_REGNUM", ",", "-", "cfa_offset", ")", ";", "dwarf2out_def_cfa", "(", "l", ",", "FRAME_POINTER_REGNU...
LLVM
X86
CPP
next_suggestion
CPU
616,477
[ "BlockStates", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";" ]
[ "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX", "(", ")", "||", "ST", ".", "hasAVX512", "(", ")", "||", "ST", ".", "hasFastPartialYMMWrite", "(", ")", ...
LLVM
ARM
CPP
next_suggestion
CPU
616,478
[ "}" ]
[ "return", ";", "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", ...
LLVM
J2
CPP
stmt_completion
MPU
616,479
[ ")", ";" ]
[ "return", "false", ";", "}", "bool", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "override", "{", "return", "true", ";", "}", "bool", "ParseDirecti...
LLVM
X86
CPP
stmt_completion
CPU
616,480
[ ":" ]
[ "case", "ISD", "::", "FSUB", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,481
[ "case", "CmpInst", "::", "FCMP_UNO", ":" ]
[ "Info", ".", "False", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Info", ".", "LHS", "==", "Info", ".", "True", "&&", "Info", ".", "RHS", "==", "Info", ".", "False", ")", "&&", "!", ...
GCC
arm
MD
stmt_completion
CPU
616,482
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
GCC
ia64
MD
next_suggestion
CPU
616,483
[ "ia64_expand_widen_sum", "(", "operands", ",", "true", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
GCC
arm
CPP
next_suggestion
CPU
616,484
[ "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_args", ";" ]
[ "emit_move_insn", "(", "work_reg", ",", "arm_hfp_rtx", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ";", "x", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "w...
GCC
arm
CPP
stmt_completion
CPU
616,485
[ "a", ")", "{" ]
[ "vqneg_s32", "(", "int32x2_t", "_", "_" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
616,486
[ "return", "Or", ".", "getNode", "(", ")", ";" ]
[ "Upper", "=", "SDValue", "(", "Select", "(", "Upper", ".", "getNode", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lower", "=", "CurDAG", "->", "getConstant", "(", "LowerVal", ",", "VT", ")", ";", "SDValue", "Or", "=", "CurDAG", "->", "getN...
LLVM
Hexagon
CPP
next_suggestion
DSP
616,487
[ "MO", ".", "setReg", "(", "NewR", ")", ";" ]
[ "MO", ".", "setImm", "(", "Val", ")", ";", "return", ";", "}", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R",...
LLVM
Mips
TD
stmt_completion
CPU
616,488
[ ">", ";" ]
[ "class", "PICK_PH_MM_ENC", ":", "POOL32A_3RB0_FMT", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
616,489
[ "}" ]
[ "REG_POINTER", "(", "reg", ")", "=", "<NUM_LIT>", ";", "return", "reg", ";", "}", "else", "{", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", "&&", "Pmode", "==", "SImode", ")", ";", "reg", "=", "copy_to_mode_reg", "(", "DImode", ",",...
GCC
rs6000
CPP
stmt_completion
CPU
616,490
[ "src_exp", ")", ";" ]
[ "df_ref", "use", "=", "DF_INSN_INFO_USES", "(", "insn_info", ")", ";", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "gcc_assert", "(", "def_link", "&&", "!", "def_link", "->", "next", ")", ";", "gcc_assert", "(", "def_li...
GCC
s390
MD
stmt_completion
MPU
616,491
[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")", "(", "compare", "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]
GCC
aarch64
CPP
code_generation
CPU
616,492
[ "static", "bool", "check_required_extensions", "(", "location_t", "location", ",", "tree", "fndecl", ",", "uint64_t", "required_extensions", ")", "{", "uint64_t", "missing_extensions", "=", "required_extensions", "&", "~", "aarch64_isa_flags", ";", "if", "(", "missing...
[ "Check", "whether", "all", "the", "RVV_REQUIRE_", "*", "values", "in", "REQUIRED_EXTENSIONS", "are", "enabled", "." ]
GCC
arm
CPP
stmt_completion
CPU
616,493
[ "b", ")", "{" ]
[ "vaddq_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,494
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pandfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM
ARM64
CPP
stmt_completion
CPU
616,495
[ ")", "return", "false", ";" ]
[ "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
616,496
[ "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";" ]
[ "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "HRI", "...
LLVM
Hexagon
TD
next_suggestion
DSP
616,497
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<N...
LLVM
X86
TD
stmt_completion
CPU
616,498
[ "(", "COPY_TO_REGCLASS", "GR32", ":", "$", "src", ",", "VR128", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i32", "(", "X86VBroadcast", "GR32", ":", "$", "src", ")", ")", ",", "(", "VPBROADCASTDYrr", "(", "v4i32" ]
GCC
alpha
CPP
program_repair
MPU
616,499
[ "<FIXS>", "struct", "GTY", "(", "(", ")", ")", "alpha_funcs", "<FIXE>" ]
[ "enum", "reloc_kind", "rkind", ";", "}", ";", "<BUGS>", "struct", "alpha_funcs", "GTY", "(", "(", ")", ")", "<BUGE>", "{", "int", "num", ";", "splay_tree", "GTY", "(", "(", "param1_is", "(", "char", "*", ")", ",", "param2_is", "(", "struct", "alpha_lin...