Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
arm
CPP
next_suggestion
CPU
616,600
[ "}" ]
[ "_", "_", "arm_vaddq_n_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vaddq_n_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
Mips
CPP
program_repair
CPU
616,601
[ "<FIXS>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LDC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "<FIXE>" ]
[ "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "LWC1", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "Mips", "::", "AFGR64Regi...
GCC
i386
MD
stmt_completion
CPU
616,602
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V12QI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>",...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,603
[ "default", ":" ]
[ "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", "DMFMA4x4WriteVgprMemExpReadWaitStates", ":", "DMFMA4x4WriteVgprVALUReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "IsMemOrExport", "?", ...
GCC
cris
CPP
next_suggestion
MPU
616,604
[ "}" ]
[ "set_optab_libfunc", "(", "udiv_optab", ",", "SImode", ",", "<STR_LIT>", "__Udiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smod_optab", ",", "SImode", ",", "<STR_LIT>", "__Mod", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "umod_optab", ",", "SImode"...
LLVM
AArch64
CPP
stmt_completion
CPU
616,605
[ "::", "<STR_LIT>", ";" ]
[ "SDValue", "ConditionOp", "=", "DAG", ".", "getTargetConstant", "(", "Condition", ",", "DL", ",", "MVT", "::", "i64", ")", ";", "SmallVector", "<", "SDValue", ">", "Ops", "=", "{", "Chain", ",", "MSROp", ",", "ConditionOp", "}", ";", "if", "(", "Condit...
LLVM
ARM64
TD
stmt_completion
CPU
616,606
[ "=", "Cm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
GCC
c6x
CPP
code_generation
VLIW
616,607
[ "static", "bool", "c6x_call_saved_register_used", "(", "tree", "call_expr", ")", "{", "CUMULATIVE_ARGS", "cum_v", ";", "cumulative_args_t", "cum", ";", "HARD_REG_SET", "call_saved_regset", ";", "tree", "parameter", ";", "rtx", "parm_rtx", ";", "int", "i", ";", "IN...
[ "Checks", "whether", "the", "given", "CALL_EXPR", "would", "use", "a", "caller", "saved", "register", ".", "This", "is", "used", "to", "decide", "whether", "sibling", "call", "optimization", "could", "be", "performed", "on", "the", "respective", "function", "c...
LLVM
Hexagon
TD
stmt_completion
DSP
616,608
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
616,609
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
MSP430
CPP
next_suggestion
MPU
616,610
[ "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{" ]
[ "case", "amAbsolute", ":", "if", "(", "Bytes", ".", "size", "(", ")", "<", "(", "Words", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "DecodeStatus", "::", "Fail", ";", "}", "Insn", "|=", "(", "uint64_t"...
LLVM
Hexagon
TD
next_suggestion
DSP
616,611
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
GCC
rs6000
CPP
next_suggestion
CPU
616,612
[ "if", "(", "insn_entry", "[", "i", "]", ".", "will_delete", ")", "fputs", "(", "<STR_LIT>", "delete ", "<STR_LIT>", ",", "dump_file", ")", ";" ]
[ "swap_web_entry", "*", "pred_entry", "=", "(", "swap_web_entry", "*", ")", "insn_entry", "[", "i", "]", ".", "pred", "(", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%6d %6d ", "<STR_LIT>", ",", "i", ",", "pred_entry", "&&", "pred_entry", "-...
LLVM
AArch64
TD
stmt_completion
CPU
616,613
[ ",", "(", "DUPv4i16lane", "V128", ":", "$", "Rn", ",", "VectorIndexH", ":", "$", "imm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f16", "(", "AArch64duplane16", "(", "v8f16", "V128", ":", "$", "Rn", ")", ",", "VectorIndexH", ":", "$", "imm", ")", ")" ]
GCC
stormy16
CPP
stmt_completion
CPU
616,614
[ "<NUM_LIT>", ";" ]
[ "case", "'", "U", "'", ":", "return", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "x", ")", ">", "<NUM_LIT>", ")", ")", ";", "case", "'", "Z", "'", ":", "return",...
LLVM
Hexagon
CPP
code_generation
DSP
616,615
[ "bool", "CopyPropagation", "::", "run", "(", ")", "{", "scanBlock", "(", "&", "DFG", ".", "getMF", "(", ")", ".", "front", "(", ")", ")", ";", "if", "(", "trace", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Copies:\\n", "<STR_LIT>", ...
[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]
LLVM
VE
CPP
stmt_completion
CPU
616,616
[ "DL", ",", "MVT", "::", "i32", ")", ";" ]
[ "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Arg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "DL", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
616,617
[ ">", "(", ")", ";" ]
[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass" ]
LLVM
Mips
CPP
code_generation
CPU
616,618
[ "MipsTargetLowering", "::", "ConstraintType", "MipsTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM...
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
616,619
[ "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "if", "(", "(", "!", "Con", "&&", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "Con", "&&", "(", "Con", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "||", "Con", "->", ...
LLVM
Mips
CPP
stmt_completion
CPU
616,620
[ "(", ")", ")", ")", ";" ]
[ "if", "(", "!", "getMipsSubtarget", "(", ")", ".", "hasMips64", "(", ")", ")", "PM", "->", "add", "(", "createMipsEmitGPRestorePass", "(", "getMipsTargetMachine" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,621
[ "let", "Uses", "=", "[", "P0", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM
AArch64
TD
stmt_completion
CPU
616,622
[ "Rn", ";" ]
[ "class", "BaseLogicalImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "dregtype", ",", "RegisterClass", "sregtype", ",", "Operand", "imm_type", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", ...
GCC
i386
MD
stmt_completion
CPU
616,623
[ ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
616,624
[ ".", "getImplicitDefs", "(", ")", ";" ]
[ "I", "!=", "EL", ";", "++", "I", ")", "{", "bool", "FoundUse", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "J", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "JE", "=", "MRI", "->", "use_instr_end", ...
GCC
spu
CPP
next_suggestion
MPU
616,625
[ "return", "(", "(", "vec_float4", ")", "(", "spu_andc", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "mask", ")", ")", ")", ";" ]
[ "static", "inline", "vec_float4", "vec_ceil", "(", "vec_float4", "a", ")", "{", "vec_int4", "exp", ";", "vec_uint4", "mask", ";", "a", "=", "spu_add", "(", "a", ",", "(", "vec_float4", ")", "(", "spu_and", "(", "spu_xor", "(", "spu_rlmaska", "(", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,626
[ "}" ]
[ "else", "RC", "=", "getPhysRegBaseClass", "(", "Reg", ")", ";", "return", "RC", "?", "isSGPRClass", "(", "RC", ")", ":", "false", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
616,627
[ "SupportsDebugInformation", "=", "true", ";" ]
[ "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "armeb", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", ")", ")", "IsLittleEndian", "=", "false", ";", "Data64bitsDirective", "=", "nu...
LLVM
ARM
CPP
stmt_completion
CPU
616,628
[ ")", ")", ";" ]
[ "}", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "Obj", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "if", "(", "const", "PointerType"...
LLVM
ARM64
CPP
stmt_completion
CPU
616,629
[ "NumMultCPSRUses", ";" ]
[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "isDeadDef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ...
GCC
mn10300
CPP
stmt_completion
MPU
616,630
[ "*", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";" ]
[ "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs", "=", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,631
[ "if", "(", "AssignedReg", "!=", "<NUM_LIT>", "&&", "SIRI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";" ]
[ "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "amdgcn_if", ":", "case", "Intrinsic", "::", "amdgcn_else", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=...
LLVM
Hexagon
TD
stmt_completion
DSP
616,632
[ "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NU...
LLVM
X86
CPP
stmt_completion
CPU
616,633
[ "Mode32Bit", "]", ";" ]
[ "bool", "is32BitMode", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::" ]
LLVM
AArch64
TD
stmt_completion
CPU
616,634
[ "Index", "{", "<NUM_LIT>", "}", "}", ";" ]
[ "def", "_2d2s", ":", "NI_2VE", "<", "<NUM_LIT>", ",", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "neon_uimm2_bare", ",", "VPR128", ",", "VPR64", ",", "VPR128", ">", "{", "let", "Inst", ...
GCC
rs6000
CPP
code_generation
CPU
616,635
[ "static", "void", "swap_const_vector_halves", "(", "rtx", "*", "op_ptr", ")", "{", "int", "i", ";", "rtx", "op", "=", "*", "op_ptr", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", ...
[ "OP", "is", "either", "a", "CONST_VECTOR", "or", "an", "expression", "containing", "one", ".", "Swap", "the", "first", "half", "of", "the", "vector", "with", "the", "second", "in", "the", "first", "case", ".", "Recurse", "to", "find", "it", "in", "the", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,636
[ "}" ]
[ "}", "}", ";", "Builder", ".", "setInstrAndDebugLoc", "(", "*", "MatchInfo", ")", ";", "switch", "(", "MatchInfo", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "G_FADD", ":", "case", "AMDGPU", "::", "G_FSUB", ":", "NegateOperand", "(", ...
GCC
sparc
CPP
next_suggestion
CPU
616,637
[ "}" ]
[ "rtx", "low3", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "int", "to_shift", "=", "<NUM_LIT>", ";", "if", "(", "low1", "!=", "const0_rtx", ")...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,638
[ "}" ]
[ "if", "(", "isVerbose", "(", ")", ")", "{", "std", "::", "string", "HexString", ";", "raw_string_ostream", "HexStream", "(", "HexString", ")", ";", "HexStream", "<<", "format_hex", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ...
GCC
rs6000
MD
next_suggestion
CPU
616,639
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
616,640
[ "SDTARMVCMP", ">", ";" ]
[ "def", "NEONvcge", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM
X86
TD
next_suggestion
CPU
616,641
[ "}" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,642
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ...
LLVM
AMDGPU
CPP
program_repair
GPU
616,643
[ "<FIXS>", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ",", "GetRegWaitStates", ")", ";", "<FIXE>" ]
[ "auto", "IsHazardFn", "=", "[", "TII", ",", "GetRegHWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "GetRegHWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "<BUGS>", "int", "WaitStatesNeeded", "=", "getWaitStatesS...
GCC
arm
CPP
stmt_completion
CPU
616,644
[ "_", "_", "p", ")", "{" ]
[ "_", "_", "arm_vmladavq_p", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,645
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
stmt_completion
DSP
616,646
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
LLVM
PowerPC
CPP
stmt_completion
CPU
616,647
[ "(", ")", ")", "{" ]
[ "void", "RecordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", ...
LLVM
ARM
CPP
next_suggestion
CPU
616,648
[ "if", "(", "isAdd", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]
[ "bool", "isAdd", "=", "Imm8", ">=", "<NUM_LIT>", ";", "if", "(", "Imm8", "<", "<NUM_LIT>", ")", "Imm8", "=", "-", "Imm8", ";", "Imm8", "/", "=", "<NUM_LIT>", ";", "uint32_t", "Binary", "=", "Imm8", "&", "<NUM_LIT>", ";" ]
GCC
mips
MD
next_suggestion
CPU
616,649
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extract", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
stmt_completion
CPU
616,650
[ ")", "+", "<NUM_LIT>", ")", "," ]
[ "int", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_avx_shufps256_1", "<", "mask_expand4_name", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT...
LLVM
Comet2
CPP
stmt_completion
CPU
616,651
[ "Options", ".", "UseInitArray", ")", ";" ]
[ "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,652
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<N...
GCC
pa
MD
stmt_completion
CPU
616,653
[ ")", ")", "]" ]
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
616,654
[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]
[ "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP32Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",...
LLVM
Hexagon
TD
next_suggestion
DSP
616,655
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "...
LLVM
ARM
CPP
stmt_completion
CPU
616,656
[ ".", "push_back", "(", "&", "I", ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops: Reverting any remaining pseudos...\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "SmallVector", "<", "MachineInstr...
GCC
arm
MD
program_repair
CPU
616,657
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "<FIXE>" ]
[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", ...
LLVM
AArch64
CPP
stmt_completion
CPU
616,658
[ "true", ";" ]
[ "ApplyFn", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ",", "Register", "DstReg", ")", "{", "auto", "Shift", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "ShiftAmt", ")", ";", "auto", "ShiftedVal", ...
LLVM
LoongArch
CPP
code_generation
CPU
616,659
[ "bool", "LoongArchTargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "}" ]
[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...
LLVM
WDC65816
CPP
next_suggestion
MPU
616,660
[ "}" ]
[ "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ...
LLVM
ARM
CPP
next_suggestion
CPU
616,661
[ "}" ]
[ "bool", "Changed", "=", "false", ";", "clearStack", "(", ")", ";", "IgnoreStall", ".", "clear", "(", ")", ";", "unsigned", "Skip", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "reverse_iterator", "MII", "=", "MBB", ".", "rbegin", "(", ")", ",", "E",...
LLVM
Hexagon
TD
next_suggestion
DSP
616,662
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";"...
LLVM
Hexagon
TD
next_suggestion
DSP
616,663
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
AArch64
TD
next_suggestion
CPU
616,664
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v4i32_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", ",", "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", ...
GCC
s390
MD
next_suggestion
MPU
616,665
[ "<STR_LIT>" ]
[ "(", "fma", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "...
LLVM
AMDGPU
TD
next_suggestion
GPU
616,666
[ "}" ]
[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
616,667
[ "(", "P", ")", ",", "TripCount", "(", "TC", ")", ",", "VecTy", "(", "VT", ")", "{", "}" ]
[ "TripCountPattern", "(", "Instruction", "*", "P", ",", "Value", "*", "TC", ",", "VectorType", "*", "VT", ")", ":", "Predicate" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
616,668
[ "CM", ",", "OL", ")", ";" ]
[ "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", "," ]
LLVM
AMDGPU
TD
program_repair
GPU
616,669
[ "<FIXS>", "FeatureDefaultComponentZero", ",", "FeatureVmemWriteVgprInOrder", "<FIXE>" ]
[ "FeatureGFX7GFX8GFX9Insts", ",", "FeatureSMemTimeInst", ",", "FeatureMadMacF32Insts", ",", "FeatureDsSrc2Insts", ",", "FeatureExtendedImageInsts", ",", "FeatureFastDenormalF32", ",", "FeatureUnalignedBufferAccess", ",", "FeatureImageInsts", ",", "FeatureGDS", ",", "FeatureGWS", ...
GCC
pa
MD
next_suggestion
CPU
616,670
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
arm
CPP
stmt_completion
CPU
616,671
[ "_", "C", ")", ";" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_miabb_si64", "(", "_", "_", "m64", "_", "_", "A", ",", "int", "_", "_", "B", ",", "int", "_", "_", "C", ")", "{", "return", "_", "_", "builtin_arm_tmiabb", "(", "_", "_", "A", ",", "_", ...
GCC
i386
MD
program_repair
CPU
616,672
[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE...
LLVM
Hexagon
TD
next_suggestion
DSP
616,673
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
GCC
arm
MD
stmt_completion
CPU
616,674
[ "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_attr", "sync_optab", "[", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ")", "(" ]
LLVM
ARM
TD
stmt_completion
CPU
616,675
[ "ops", "i32imm", ")", ";" ]
[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";",...
LLVM
AArch64
TD
next_suggestion
CPU
616,676
[ "}" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
LLVM
Hexagon
TD
next_suggestion
DSP
616,677
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
X86
CPP
stmt_completion
CPU
616,678
[ "-", "ByteRotation", ";" ]
[ "static", "SDValue", "lowerVectorShuffleAsByteRotate", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "SelectionDA...
LLVM
TLCS900
CPP
next_suggestion
MPU
616,679
[ "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";" ]
[ "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown pcrel immediate operand", "<STR_LIT>", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
616,680
[ "}" ]
[ "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getRegClass", "(", "ARM", "::", "GPRRegClassID", ")", ")", "&&", "<STR_LIT>", "Subclass not added?", "<STR_LIT>", ")", ";", "assert", "(", "RBGPR", ".", "covers", "(", "*", "TRI", ".", "getReg...
LLVM
X86
CPP
next_suggestion
CPU
616,681
[ "}" ]
[ "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "X86", "::", "CALL64r", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand type in statepoint...
LLVM
AArch64
TD
stmt_completion
CPU
616,682
[ "<NUM_LIT>", "}", "=", "Rm", ";" ]
[ "let", "Uses", "=", "[", "NZCV", "]", ";", "let", "Defs", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", ...
GCC
rs6000
MD
next_suggestion
CPU
616,683
[ "<STR_LIT>" ]
[ "UNSPEC_VADDU", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_SET_VSCR", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
616,684
[ "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pbroadcastd512_gpr_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "O", ",", "_" ]
GCC
rs6000
MD
stmt_completion
CPU
616,685
[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]
[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LI...
GCC
sh
MD
next_suggestion
CPU
616,686
[ "DONE" ]
[ "insn", "=", "emit_insn", "(", "gen_movsf_ie", "(", "gen_rtx_REG", "(", "SFmode", ",", "regno", "+", "SH_REG_MSW_OFFSET", ")", ",", "mem2", ")", ")", "add_reg_note", "(", "insn", ",", "REG_INC", ",", "operands", "[", "<NUM_LIT>", "]", ")", "insn", "=", "...
LLVM
ARM
TD
next_suggestion
CPU
616,687
[ "}" ]
[ "def", "v4i32", ":", "N2VQSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "N2RegVShLFrm", ",", "itin", ",", "i32imm", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i32", ",", "OpNo...
LLVM
ARM
CPP
stmt_completion
CPU
616,688
[ ")", "{" ]
[ "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ...
GCC
i386
CPP
program_repair
CPU
616,689
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ";", "<FIXE>" ]
[ "if", "(", "TARGET_AVX512F", "&&", "TARGET_AVX512BW", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_VEC_DUPLICATE", "(", "mode", ",", "val", ")", ")", ")", ...
GCC
sh
CPP
stmt_completion
CPU
616,690
[ "res", ";" ]
[ "float", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmov.ls\t%1, %0", "<STR_LIT>", ":", "<STR_LIT>", "=f", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ")", ";", "return" ]
GCC
frv
CPP
code_generation
VLIW
616,691
[ "int", "frv_emit_movsi", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "base_regno", "=", "-", "<NUM_LIT>", ";", "int", "unspec", "=", "<NUM_LIT>", ";", "rtx", "sym", "=", "src", ";", "struct", "frv_unspec", "old_unspec", ";", "if", "(", "!",...
[ "Emit", "code", "to", "handle", "a", "MOVSI", ",", "adding", "in", "the", "small", "data", "register", "or", "pic", "register", "if", "needed", "to", "load", "up", "addresses", ".", "Return", "TRUE", "if", "the", "appropriate", "instructions", "are", "emit...
GCC
arm
CPP
stmt_completion
CPU
616,692
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "IS_NAKED", "(", "func_type", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "TARGET_ARM", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", "|", "(", "...
GCC
sh
MD
next_suggestion
CPU
616,693
[ "}" ]
[ "if", "(", "!", "arith_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "if", "(", "!", "sh_lra_p", "(", ")", "|", "|", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", ...
LLVM
ARM
CPP
program_repair
CPU
616,694
[ "<FIXS>", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "<FIXE>" ]
[ "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Lat...
GCC
aarch64
MD
stmt_completion
CPU
616,695
[ "rtx", ",", "rtx", ",", "rtx", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", "," ]
GCC
arm
MD
stmt_completion
CPU
616,696
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
CSKY
TD
next_suggestion
CPU
616,697
[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";", "let", "isBranch", "=", "<NUM_...
LLVM
Hexagon
TD
next_suggestion
DSP
616,698
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Mips
TD
stmt_completion
CPU
616,699
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "MIN_U_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]