Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
TD
stmt_completion
CPU
616,700
[ "crm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "crn", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NUM_LIT>...
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
616,701
[ "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "getCalleeSav...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
GCC
mn10200
MD
next_suggestion
MPU
616,702
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,703
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
TD
next_suggestion
DSP
616,704
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpltu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b343892a", ",", "TypeNCJ", ">", ",", ...
GCC
rs6000
MD
next_suggestion
CPU
616,705
[ "op", "=", "SUBREG_REG", "(", "op", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op", ")", ")" ]
GCC
rs6000
CPP
next_suggestion
CPU
616,706
[ "_", "_", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "_", "_", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "_", "_", "m1", ".", "as_short", "[", "<NUM_LIT>", ...
[ "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "_", "_", "r", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "_", "_", "m1", ",", "_", "_", "m2", ",", "_", "_", "res", ";", "_", "_", "m1",...
LLVM
Hexagon
CPP
stmt_completion
DSP
616,707
[ ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", "hexagonv65", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "}", ";" ]
[ "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAG...
LLVM
ARM
TD
next_suggestion
CPU
616,708
[ "}" ]
[ "let", "ParserMatchClass", "=", "VecListFourQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
GCC
arm
MD
next_suggestion
CPU
616,709
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
TD
program_repair
GPU
616,710
[ "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "extractelt", "(", "v2i64", "V128", ":", "$", "Rn", ")", ",", "<FIXE>", "<FIXS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "tru...
[ "multiclass", "DUPWithTrunci64Pats", "ValueType", "ResVT", ",", "Instruction", "DUP", ",", "SDNodeXForm", "IdxXFORM", ">", "{", "<BUGS>", "def", ":", "Pat", "(", "ResVT", "(", "AArch64dup", "(", "i32", "(", "trunc", "(", "vector_extract", "(", "v2i64", "V128",...
LLVM
X86
CPP
next_suggestion
CPU
616,711
[ "}" ]
[ "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "retur...
GCC
sparc
CPP
next_suggestion
CPU
616,712
[ "}" ]
[ "extern", "_", "_", "inline", "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fucmpne8", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", ...
LLVM
ARM
CPP
stmt_completion
CPU
616,713
[ "}", "<STR_LIT>", ";" ]
[ "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,714
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_port", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
LLVM
X86
CPP
stmt_completion
CPU
616,715
[ "true", ";" ]
[ "NextElement", "=", "Mask", "[", "i", "]", "!=", "<NUM_LIT>", "?", "VectorType", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "IsZeroSideLeft", "=", "NextElement", "!=", "<NUM_LIT>", ";", "}", "if", "(", "NextElement", "!=", "Mask", "[", "...
LLVM
MSP430
CPP
program_repair
MPU
616,716
[ "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", ":...
[ "break", ";", "case", "ISD", "::", "ADD", ":", "if", "(", "tryIndexedBinOp", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "<STR_LIT>", "::", "<STR_LIT>", ",", ...
GCC
alpha
MD
stmt_completion
MPU
616,717
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
sh
MD
stmt_completion
CPU
616,718
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "(", "clobber",...
GCC
fr30
MD
stmt_completion
DSP
616,719
[ "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "pre_d...
GCC
i386
MD
stmt_completion
CPU
616,720
[ "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM
PowerPC
TD
stmt_completion
CPU
616,721
[ "B", ")", ",", "<STR_LIT>", ",", "IIC_LdStLoad", ">", ",", "Requires", "<", "[", "IsBookE", "]", ">", ";" ]
[ "def", "TLBIVAX", ":", "XForm_tlb", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "gprc", ":", "$", "A", ",", "gprc", ":", "$" ]
GCC
mt
CPP
code_generation
CPU
616,722
[ "static", "bool", "insn_dependent_p", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "rtx", "tmp", ";", "if", "(", "!", "INSN_P", "(", "x", ")", "||", "!", "INSN_P", "(", "y", ")", ")", "return", "<NUM_LIT>", ";", "tmp", "=", "PATTERN", "(", "y", ...
[ "Return", "true", "if", "anything", "in", "insn", "X", "is", "(", "anti", ",", "output", ",", "true", ")", "dependent", "on", "anything", "in", "insn", "Y", "." ]
GCC
mips
CPP
program_repair
CPU
616,723
[ "<FIXS>", "mips_emit_move", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<FIXE>" ]
[ "return", "force_reg", "(", "Pmode", ",", "value", ")", ";", "else", "{", "<BUGS>", "emit_move_insn", "(", "copy_rtx", "(", "dest", ")", ",", "value", ")", ";", "<BUGE>", "return", "dest", ";", "}", "}" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
616,724
[ ")", ")", ";" ]
[ "addPass", "(", "createJVMISelDag", "(", "getJVMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
616,725
[ "}" ]
[ "if", "(", "SrcOp", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "SrcOp", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "Smal...
LLVM
Hexagon
CPP
stmt_completion
DSP
616,726
[ "<NUM_LIT>", ";" ]
[ "void", "HexagonHazardRecognizer", "::", "Reset", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Reset hazard recognizer\\n", "<STR_LIT>", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "PacketNum", "=", "<NUM_LIT>", ";", "Us...
LLVM
ARM
CPP
program_repair
CPU
616,727
[ "<FIXS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]
[ "}", "<BUGS>", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "ARM", "::", "LR", ",", "getRegClassFor", "(", "MVT", "::", "i32", ")", ",", "dl", ")", ";", "<BUGE>", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", "...
GCC
i386
MD
next_suggestion
CPU
616,728
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
TD
next_suggestion
CPU
616,729
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XB", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "XB", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BF", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DCMX", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
616,730
[ "TLI", ";" ]
[ "const", "PPCTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return" ]
GCC
visium
MD
stmt_completion
Virtual ISA
616,731
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_attr", "u", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM
X86
CPP
next_suggestion
CPU
616,732
[ "BuildMI", "(", "fallMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JBE_1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";" ]
[ "MachineBasicBlock", "*", "X86TargetLowering", "::", "emitLongJmpShadowStackFix", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF...
LLVM
Mips
TD
stmt_completion
CPU
616,733
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "SRLR_D_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC
arm
CPP
code_generation
CPU
616,734
[ "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "<STR_LIT>", "__ARM_ARCH_%s__", "<STR_LIT>", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";...
[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]
GCC
mips
MD
stmt_completion
CPU
616,735
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,736
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_vrmaxuh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b5...
LLVM
AArch64
TD
next_suggestion
CPU
616,737
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...
LLVM
SNES
TD
next_suggestion
DSP
616,738
[ "}" ]
[ "def", "relbrtarget_7", ":", "Operand", "<", "OtherVT", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC
i386
CPP
program_repair
CPU
616,739
[ "<FIXS>", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V32QImode", ":", "case", "E_V16HImode", ":", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "<FIXE>" ]
[ "}", "break", ";", "<BUGS>", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V32QImode", ":", "case", "V16HImode", ":", "case", "V16QImode", ":", "case", "V8HImode", ":", "<BUGE>", "x", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", ...
GCC
fr30
CPP
stmt_completion
DSP
616,740
[ ";" ]
[ "args_size", "=", "WORD_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LI...
GCC
s390
CPP
code_generation
MPU
616,741
[ "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "pool", ...
[ "Perform", "machine-dependent", "processing", "." ]
GCC
arm
MD
program_repair
CPU
616,742
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]
GCC
s390
MD
program_repair
MPU
616,743
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "<NUM_LIT>", ")" ]
LLVM
PIC16
CPP
stmt_completion
MPU
616,744
[ "const", "{" ]
[ "const", "PIC16Section", "*", "ROMDATASection", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
616,745
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
616,746
[ "[", "A64FXGI03", "]", ">", "{" ]
[ "def", "A64FXWrite_6Cyc_GI03", ":", "SchedWriteRes", "<" ]
GCC
vms
CPP
program_repair
Virtual ISA
616,747
[ "<FIXS>", "if", "(", "startswith", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "argc", ";", "i", "++", ")", "{", "<BUGS>", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", "-L", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "<BUGE>", "{", "search_di...
LLVM
Mips
CPP
code_generation
CPU
616,748
[ "MipsInstrInfo", "::", "BranchType", "MipsInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond"...
[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,749
[ ")", "<=", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(" ]
GCC
nios2
CPP
code_generation
MPU
616,750
[ "static", "void", "nios2_handle_custom_fpu_insn_option", "(", "int", "fpu_insn_index", ")", "{", "int", "param", "=", "N2FPU_N", "(", "fpu_insn_index", ")", ";", "if", "(", "<NUM_LIT>", "<=", "param", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_c...
[ "Check", "individual", "FPU", "insn", "options", ",", "and", "register", "custom", "code", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,751
[ "(", ")", ";" ]
[ "ModulePass", "*", "llvm", "::", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", "{", "return", "new", "AMDGPUAnnotateKernelFeatures" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
616,752
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";" ]
[ "auto", "*", "AtomicNode", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "AtomicNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LI...
LLVM
AMDGPU
CPP
next_suggestion
GPU
616,753
[ "addPass", "(", "&", "SIInsertSkipsPassID", ")", ";" ]
[ "addPass", "(", "createSIInsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "createSIModeRegisterPass", "(", ")", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
616,754
[ "<STR_LIT>", ";" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListFourD", ":", "$", "Vd", ")", ",", "IIC_VLD1u"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
616,755
[ "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "LLT", "ConstPtr", "=", "LLT", "::", "pointer", "(", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "auto", "Cast", "=", "B", ".", "buildAddrSpaceCast", "(", "ConstPtr", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg",...
LLVM
Hexagon
CPP
stmt_completion
DSP
616,756
[ ";", "++", "i", ")", "DeadPhis", "[", "i", "]", "->", "eraseFromParent", "(", ")", ";" ]
[ "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";", "if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "get...
GCC
arm
CPP
code_generation
CPU
616,757
[ "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "bool", "long_call_p", "=", "arm_is_long_call_p", "(", "function", ...
[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
616,758
[ "}" ]
[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "...
LLVM
Cpu0
CPP
next_suggestion
CPU
616,759
[ "else", "if", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";" ]
[ "void", "Cpu0SEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "con...
LLVM
Hexagon
CPP
stmt_completion
DSP
616,760
[ ")", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ";" ]
[ "BranchProbability", "BrProb", "=", "MBPI", "->", "getEdgeProbability", "(", "&", "MBB", ",", "&", "MBB", ")", ";", "BlockFrequency", "EdgeFreq", "=", "BlockFreq", "*", "BrProb", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "Loop Align P...
LLVM
Hexagon
TD
next_suggestion
DSP
616,761
[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
[ "def", "L4_loadbzw4_ur", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ",", "u32_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_bab0eed9", ...
GCC
i386
MD
stmt_completion
CPU
616,762
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
616,763
[ "BBUtils", "=", "std", "::", "unique_ptr", "<", "ARMBasicBlockUtils", ">", "(", "new", "ARMBasicBlockUtils", "(", "MF", ")", ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM Loops on ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", " ------------- \\n", "<STR_LIT>", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "...
LLVM
X86
CPP
stmt_completion
CPU
616,764
[ "LoopWorklist", ";" ]
[ "if", "(", "!", "StoredVal", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "ISD", "::", "isNormalStore", "(", "StoreNode", ")", "||", "StoreNode", "->", "isNonTemp...
LLVM
X86
CPP
stmt_completion
CPU
616,765
[ "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "isPMADDWDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM...
LLVM
Mips
TD
stmt_completion
CPU
616,766
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "CEQI_H_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
616,767
[ "dst", ")", ",", "(", "OpNode", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4i32_v2i64", ":", "BaseSIMDTwoSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$" ]
LLVM
ARM
CPP
stmt_completion
CPU
616,768
[ "VCTP", "}", ";" ]
[ "assert", "(", "VCTP", "&&", "<STR_LIT>", "VCTP instruction expected but is not set", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Block", ":", "VPTBlocks", ")", "{", "if", "(", "Block", ".", "IsPredicatedOn", "(", "VCTP", ")", ")", "continue", ";", "if"...
GCC
i386
MD
next_suggestion
CPU
616,769
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "mod", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...
LLVM
AGC
CPP
stmt_completion
MPU
616,770
[ "override", "{" ]
[ "const", "AGCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const" ]
GCC
rs6000
MD
stmt_completion
CPU
616,771
[ "]", "UNSPEC_VSX_XXSPLTW", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VSX_CVDPSPN", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V4SF", "[", "(", "match_...
GCC
moxie
MD
next_suggestion
CPU
616,772
[ "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
program_repair
GPU
616,773
[ "<FIXS>", "if", "(", "NewChannels", "==", "<NUM_LIT>", ")", "{", "<FIXE>" ]
[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "if", "(", "BitsSet", "==", "<NUM_LIT>", ")", "{", "<BUGE>", "assert", "(", "Node...
LLVM
Hexagon
TD
next_suggestion
DSP
616,774
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_tp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
LLVM
AArch64
CPP
program_repair
CPU
616,775
[ "<FIXS>", "if", "(", "WantZExt", "&&", "RetVT", "==", "MVT", "::", "i64", "&&", "VT", "<=", "MVT", "::", "i32", ")", "{", "unsigned", "Reg64", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ...
[ "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addLoadStoreOperands", "(", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "ScaleFactor", ",", "MMO", ")", ";", "<BUGS>", "if", "(", "VT", "==", "MVT", "::", "i32", ...
GCC
arm
MD
next_suggestion
CPU
616,776
[ "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM
MOS
CPP
code_generation
MPU
616,777
[ "bool", "MOSNoRecurse", "::", "runOnSCC", "(", "CallGraphSCC", "&", "SCC", ")", "{", "if", "(", "!", "SCC", ".", "isSingular", "(", ")", ")", "return", "false", ";", "const", "CallGraphNode", "&", "N", "=", "*", "*", "SCC", ".", "begin", "(", ")", ...
[ "runOnSCC", "-", "This", "method", "should", "be", "implemented", "by", "the", "subclass", "to", "perform", "whatever", "action", "is", "necessary", "for", "the", "specified", "SCC", "." ]
GCC
h8300
MD
stmt_completion
MPU
616,778
[ ")", "]" ]
[ "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
616,779
[ "<NUM_LIT>", ";" ]
[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
LLVM
R600
CPP
next_suggestion
GPU
616,780
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "RI", ".", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "else", "re...
GCC
aarch64
CPP
stmt_completion
CPU
616,781
[ "a", ";" ]
[ "return", "-", "_", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
616,782
[ ")", ";" ]
[ "return", "new", "X86NaClRewritePass", "(" ]
GCC
arm
MD
next_suggestion
CPU
616,783
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ...
GCC
sparc
MD
stmt_completion
CPU
616,784
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
616,785
[ "(", "i64", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", "extract_high_v8i16", ":", "UnOpFrag", "<", "(", "extract_subvector", "(", "v8i16", "node", ":", "$", "LHS", ")", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
616,786
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "SQDMULLshv_8H", ":", "NeonI_ScalarXIndexedElemArith", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR32", ",", "FPR16", ",", "VPR128Lo", ",", "neon_uimm3_bare", ">", "{", "let", "Inst"...
GCC
rs6000
MD
program_repair
CPU
616,787
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "MMA_AVVI4I4I2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand",...
LLVM
Mips
TD
next_suggestion
CPU
616,788
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "r1", ";", "bits", "<", "<NUM_LIT>", ">", "r2", ";", "bits", "<", "<NUM_LIT>", ">", "r3", ";", "let", "Opcode", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
LLVM
PowerPC
CPP
next_suggestion
CPU
616,789
[ "return", "DAG", ".", "getNode", "(", "getPPCStrictOpcode", "(", "ConvOpc", ")", ",", "dl", ",", "DAG", ".", "getVTList", "(", "ConvTy", ",", "MVT", "::", "Other", ")", ",", "{", "Chain", ",", "Src", "}", ",", "Flags", ")", ";" ]
[ "bool", "IsSigned", "=", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SINT_TO_FP", "||", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "STRICT_SINT_TO_FP", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDNodeFlags", "Flags", ";", "Flags", ...
LLVM
SNES
CPP
next_suggestion
DSP
616,790
[ "}" ]
[ "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ".L", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "U...
LLVM
SystemZ
CPP
program_repair
CPU
616,791
[ "<FIXS>", "bool", "IsImmForm", "=", "LengthMO", ".", "isImm", "(", ")", ";", "bool", "IsRegForm", "=", "!", "IsImmForm", ";", "bool", "NeedsLoop", "=", "false", ";", "uint64_t", "ImmLength", "=", "<NUM_LIT>", ";", "Register", "LenMinus1Reg", "=", "<STR_LIT>"...
[ "MachineOperand", "SrcBase", "=", "earlyUseOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "uint64_t", "SrcDisp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "&", "LengthMO", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
616,792
[ "}" ]
[ "class", "TPCInstVector", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bits", "<", "<NUM_LIT>", ">", "otype", ">", ":", "VectorInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OperandType", "=", "otype", ";", "let", ...
LLVM
Hexagon
TD
stmt_completion
DSP
616,793
[ "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "...
LLVM
ARM
CPP
stmt_completion
CPU
616,794
[ "return", "NULL", ";" ]
[ "Value", "*", "ARMIREmitter", "::", "visitWrapperJT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitWrapperJT unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
616,795
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
616,796
[ "<STR_LIT>", ";" ]
[ "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", "_ftz" ]
LLVM
AArch64
TD
stmt_completion
CPU
616,797
[ "<", "i32", ",", "[", "{" ]
[ "def", "logical_imm32", ":", "Operand", "<", "i32", ">", ",", "IntImmLeaf" ]
GCC
arm
CPP
stmt_completion
CPU
616,798
[ "uint8x8_t", "_", "_", "b", ")", "{" ]
[ "vsub_u8", "(", "uint8x8_t", "_", "_", "a", "," ]
LLVM
X86
TD
program_repair
CPU
616,799
[ "<FIXS>", "[", "(", "store", "(", "i8", "(", "trunc", "(", "assertzext", "(", "X86pextrb", "(", "v16i8", "VR128", ":", "$", "src1", ")", ",", "imm", ":", "$", "src2", ")", ")", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ";", "<FIX...
[ "(", "ins", "i8mem", ":", "$", "dst", ",", "VR128", ":", "$", "src1", ",", "i32i8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGS>", "[", "]", ">", ";", "<BUGE>", "}", "let", "Predicates", "...