Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
PowerPC
CPP
next_suggestion
CPU
617,100
[ "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ROTL", ")", "{" ]
[ "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")"...
LLVM
X86
CPP
stmt_completion
CPU
617,101
[ ",", "MVT", "::", "i32", ")", ";" ]
[ "static", "SDValue", "getGatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
617,102
[ "return", "Op", ";" ]
[ "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "bool", "IsPairOp", "=", "isHvxPairTy", "(", "ty", "(", "Op", ")", ")", "||", "llvm", "::", "any_of", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "this", "...
GCC
aarch64
CPP
stmt_completion
CPU
617,103
[ ".", "displacement_units", ";" ]
[ "return", "mode_suffix", "(", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
617,104
[ "Rn", ")", ",", "idxtype", ":", "$", "idx", ")", ")", "]", ">", ";" ]
[ "class", "SIMDUMov", "<", "bit", "Q", ",", "string", "size", ",", "ValueType", "vectype", ",", "RegisterClass", "regtype", ",", "Operand", "idxtype", ">", ":", "BaseSIMDMov", "<", "Q", ",", "size", ",", "<NUM_LIT>", ",", "regtype", ",", "idxtype", ",", "...
GCC
arm
CPP
stmt_completion
CPU
617,105
[ ")", "{" ]
[ "_", "_", "arm_vaddlvq_u32", "(", "uint32x4_t", "_", "_", "a" ]
LLVM
AArch64
TD
next_suggestion
CPU
617,106
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC
i386
MD
stmt_completion
CPU
617,107
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "avx512fmaskmode", ">", "[", "(", "match_operand", ":", "VI48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "...
LLVM
X86
CPP
stmt_completion
CPU
617,108
[ "Inst", ".", "getOpcode", "(", ")", ")", ";" ]
[ "if", "(", "unsigned", "(", "Fixups", "[", "i", "]", ".", "Kind", ")", "==", "X86", "::", "reloc_pcrel_1byte", ")", "{", "assert", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=" ]
LLVM
ARM
TD
next_suggestion
CPU
617,109
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPairAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "II...
LLVM
MSP430
CPP
next_suggestion
MPU
617,110
[ "}" ]
[ "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Tok", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Tok", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,111
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
mmix
CPP
program_repair
CPU
617,112
[ "<FIXS>", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "DImode", ",", "<FIXE>" ]
[ "tmpreg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "DImode", ",", "<BUGE>", "plus_constant", "(",...
GCC
h8300
MD
next_suggestion
MPU
617,113
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
[ "<STR_LIT>", "<STR_LIT>" ]
GCC
powerpcspe
CPP
code_generation
CPU
617,114
[ "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "RS6000_OUTPUT_BASENAME", "(", "file", "...
[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "object", "(", "variable", ")", "name", ".", "Because", "AIX", "assembler", "'s", ".set", "command", "has", "unexpected", "semantics", ",", "we", "output", "all", "aliases", "as", "alter...
GCC
i386
MD
stmt_completion
CPU
617,115
[ "<STR_LIT>", ")" ]
[ "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
617,116
[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";" ]
[ "{", "ISD", "::", "BSWAP", ",", "ISD", "::", "ROTL", ",", "ISD", "::", "ROTR", ",", "ISD", "::", "SMUL_LOHI", ",", "ISD", "::", "UMUL_LOHI", ",", "ISD", "::", "MULHS", ",", "ISD", "::", "MULHU", ",", "ISD", "::", "SDIVREM", ",", "ISD", "::", "UDI...
GCC
arm
MD
stmt_completion
CPU
617,117
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
aarch64
CPP
program_repair
CPU
617,118
[ "<FIXS>", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "*", "cost", "+=", "(", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]", ".", "add", "+", "extra_cost", "->", "mult", "[", "mode", "==", "DImode", "]...
[ "{", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "*", "cost", "+=", "extra_cost", "->", "vect", ".", "alu", ";", "<BUGS>", "else", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_INT", ")", "*", "cost", "+=", "(...
LLVM
PTX
CPP
code_generation
GPU
617,119
[ "SDValue", "PTXSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "is...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
GCC
i386
CPP
stmt_completion
CPU
617,120
[ ";" ]
[ "rtx", "tmpcount", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "variable", ")", ")", ";", "if", "(", "GET_MODE", "(", "variable", ")", "==", "DImode", ")", "emit_insn", "(", "gen_anddi3", "(", "tmpcount", ",", "variable", ",", "GEN_INT", "(", "value", ")",...
LLVM
AMDGPU
CPP
code_generation
GPU
617,121
[ "void", "ExportClustering", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAG", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "SmallVector", "<", "SUnit", "*", ...
[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
617,122
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
GCC
mips
MD
stmt_completion
CPU
617,123
[ "UNSPEC_MSA_FSULT" ]
[ "UNSPEC_MSA_FSEQ", "UNSPEC_MSA_FSNE", "UNSPEC_MSA_FSUEQ", "UNSPEC_MSA_FSUNE", "UNSPEC_MSA_FSULE" ]
LLVM
Teak
CPP
program_repair
DSP
617,124
[ "<FIXS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>",...
[ "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "write16le", "(", "&", "Data", "[", "Offset", "]", ",", "(", "read16le", "(", "&", "Data", "[", "Offset", "]", ")", "&", "~", "<NUM_LIT>", ")", "|", "(", "(", ...
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
617,125
[ "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitDecls", "(", "M", ")", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", "&&", "F", ...
[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]
GCC
rs6000
CPP
stmt_completion
CPU
617,126
[ "{" ]
[ "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,127
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
617,128
[ "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", ...
LLVM
ARM
CPP
program_repair
CPU
617,129
[ "<FIXS>", "ARMTargetLowering", "::", "LowerSignedALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<FIXE>" ]
[ "}", "SDValue", "<BUGS>", "ARMTargetLowering", "::", "LowerXALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<BUGE>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getVa...
LLVM
Hexagon
TD
stmt_completion
DSP
617,130
[ "<NUM_LIT>", ";" ]
[ "def", "J2_callt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "a30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_1d81e60e", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredRel", "{", "let", "Ins...
GCC
arm
MD
stmt_completion
CPU
617,131
[ ")", ")", ")" ]
[ "(", "and", "(", "ior", "(", "ior", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "and", "(", "match_code"...
LLVM
AArch64
CPP
next_suggestion
CPU
617,132
[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]
[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constra...
GCC
aarch64
CPP
next_suggestion
CPU
617,133
[ "if", "(", "GET_MODE", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", "==", "DImode", "&&", "(", "!", "body", "||", "!", "dep_between_memop_and_curr", "(", "body", ")", ")", ")", "return", "true", ";" ]
[ "extract_constrain_insn_cached", "(", "insn", ")", ";", "if", "(", "!", "prev", "||", "!", "has_memory_op", "(", "prev", ")", ")", "return", "false", ";", "body", "=", "single_set", "(", "prev", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
617,134
[ "if", "(", "ArgRegsSaveSize", ")", "emitSPUpdate", "(", "isARM", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "ArgRegsSaveSize", ")", ";" ]
[ "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "fixTCReturn", "(", "MF", ",", "MBB", ")", ";", "return", ";", "}", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")",...
LLVM
ARM
CPP
stmt_completion
CPU
617,135
[ ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";" ]
[ "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "return", "Match_MnemonicFail", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(...
LLVM
ARM
TD
stmt_completion
CPU
617,136
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...
GCC
i386
CPP
next_suggestion
CPU
617,137
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256bh", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtne2ps_pbh", "(", "_", "_", "m256bh", "_", "_",...
LLVM
ARM64
TD
stmt_completion
CPU
617,138
[ ")", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", ",", "V64", ":", "$", "Rd", ",", "dsub", ")", ",", "V128", ":", "$", "Rn", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "concat_vectors", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rn", ")", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
617,139
[ "MF", ")", "{" ]
[ "explicit", "JVMFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(" ]
LLVM
TVM
CPP
stmt_completion
Virtual ISA
617,140
[ ")", ".", "b", ")", ";" ]
[ "return", "make", "<", "slice", ">", "(", "std", "::", "get", "<", "cell", ">", "(", "*", "cl" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,141
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
sh
MD
stmt_completion
CPU
617,142
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
GCC
bpf
MD
stmt_completion
Virtual ISA
617,143
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code" ]
GCC
arm
CPP
next_suggestion
CPU
617,144
[ "emit_insn", "(", "gen_tlscall", "(", "x", ",", "labelno", ")", ")", ";" ]
[ "rtx", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "rtx", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT"...
GCC
aarch64
CPP
next_suggestion
CPU
617,145
[ "}" ]
[ "assemble_integer", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "assemble_integer", "(", "GEN_INT", "(", "ROUND_UP", "(", "<NUM_LIT>", ",", "POINTER_BYTES", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>"...
LLVM
AArch64
TD
next_suggestion
CPU
617,146
[ "def", "gi_logical_imm32_XFORM", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "<", "logical_imm32_XFORM", ">", ";" ]
[ "uint64_t", "enc", "=", "AArch64_AM", ":", ":", "encodeLogicalImmediate", "(", "N", "-", ">", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ...
LLVM
AArch64
CPP
next_suggestion
CPU
617,147
[ "Builder", ".", "addReg", "(", "Xm", ")", ";" ]
[ "std", "::", "tie", "(", "std", "::", "ignore", ",", "Xn", ",", "Xm", ")", "=", "KindAndRegs", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "i...
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,148
[ "return", "AMDGPU", "::", "SI_SPILL_V512_RESTORE", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V160_RESTORE", ";", "case", "<NUM_LIT>", ...
GCC
sparc
CPP
code_generation
CPU
617,149
[ "static", "rtx", "sparc_function_value_1", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "bool", "outgoing", ")", "{", "int", "regbase", "=", "(", "outgoing", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", "enum", ...
[ "Handle", "TARGET_FUNCTION_VALUE", ",", "and", "TARGET_LIBCALL_VALUE", "target", "hook", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32", "bytes",...
GCC
i386
CPP
next_suggestion
CPU
617,150
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpunord_ss", "(", "_", "_", "m128", "_", "_", "A", ","...
LLVM
Hexagon
TD
next_suggestion
DSP
617,151
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "le...
LLVM
X86
CPP
code_generation
CPU
617,152
[ "const", "RegisterBankInfo", "*", "X86Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "<STR_LIT>", "Access to GlobalISel APIs not set", "<STR_LIT>", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}" ]
[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]
LLVM
Lanai
CPP
stmt_completion
CPU
617,153
[ ";" ]
[ "const", "MachineMemOperand", "*", "MemOperand", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MemOperand", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "return", "true" ]
LLVM
AArch64
TD
next_suggestion
CPU
617,154
[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "vecshiftL16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
617,155
[ "(", "v8i16", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vsrarn_b_h", "(", "(", "v8i16", ")", "_", "<NUM_LIT>", "," ]
LLVM
PowerPC
CPP
program_repair
CPU
617,156
[ "<FIXS>", "struct", "PPC64ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "PPC64ISel", ">", "{", "<FIXE>" ]
[ "}", "namespace", "{", "<BUGS>", "struct", "ISel", ":", "public", "FunctionPass", ",", "InstVisitor", "ISel", ">", "{", "<BUGE>", "PPC64TargetMachine", "&", "TM", ";", "MachineFunction", "*", "F", ";", "MachineBasicBlock", "*", "BB", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,157
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
next_suggestion
CPU
617,158
[ "return", "(", "(", "in", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "int_store", "[", "<NUM_LIT>", "]", ")", "*", "(", "(", "(", "int", ")", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_L...
[ "}", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "in", ")", "return", "(", "Q_CLASS_P", "(", "class", ")", "?", "ix86_cost", "->", "int_load", "[", "<NUM_LIT>", "]", ":", "ix86_cost", "->", "movzbl_l...
LLVM
AMDGPU
TD
next_suggestion
GPU
617,159
[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i16", ";" ]
[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i8", ";", "}", "]", ">", ";", "def", "az_extloadi16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
617,160
[ "}" ]
[ "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";", "PredB", "->", "splice", "(", "PredB", "->", "end", "(", ")", ",", "SuccB", ",", "SuccB", "->", "begin", "(", ")", ",", "SuccB", "->", "end", "(", ")", ")", ";", "PredB", "->", "transferSucc...
LLVM
AMDGPU
CPP
program_repair
GPU
617,161
[ "<FIXS>", "auto", "IsVALUAccVgprRdWrCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_READ_B32", "&&", "MI", "->", "getOpcode", "(", ")", ...
[ "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "<BUGS>", "auto", "IsVALUAccVgprReadCheckFn", "=", "[", "Reg", ",", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ...
LLVM
AArch64
TD
stmt_completion
CPU
617,162
[ "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let" ]
GCC
i386
CPP
stmt_completion
CPU
617,163
[ "_", "artificial__", ")", ")", "_", "mm_srlv_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]
GCC
i386
MD
program_repair
CPU
617,164
[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT...
LLVM
CellSPU
CPP
next_suggestion
MPU
617,165
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<...
GCC
i386
MD
stmt_completion
CPU
617,166
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
617,167
[ "InFlag", "=", "SDValue", "(", ")", ";" ]
[ "static", "void", "PrepareTailCall", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "InFlag", ",", "SDValue", "&", "Chain", ",", "const", "SDLoc", "&", "dl", ",", "int", "SPDiff", ",", "unsigned", "NumBytes", ",", "SDValue", "LROp", ",", "SDValue", ...
LLVM
Mips
CPP
stmt_completion
CPU
617,168
[ "::", "FUNCTION_ENTER", ")", ";" ]
[ "void", "MipsAsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,169
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
617,170
[ "}" ]
[ "}", "addConstantUImmOperands", "<", "Bits", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Inst", ",", "N", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
617,171
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "kxnor_mask8", "(", "_", "_", "mmask8", "_", "_", "A", ",...
LLVM
AArch64
TD
next_suggestion
CPU
617,172
[ "}" ]
[ "def", "KryoWrite_1cyc_XY_noRSV_66ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,173
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
PowerPC
TD
program_repair
CPU
617,174
[ "<FIXS>", "(", "outs", "gprc", ":", "$", "RT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "RA", ",", "gprc", ":", "$", "RB", ",", "crbitrc", ":", "$", "COND", ")", ",", "<STR_LIT>", ",", "IIC_IntISEL", ",", "<FIXE>" ]
[ "let", "PPC970_Unit", "=", "<NUM_LIT>", "in", "{", "let", "isSelect", "=", "<NUM_LIT>", "indef", "ISEL", ":", "AForm_4", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<BUGS>", "(", "outs", "gprc", ":", "$", "rT", ")", ",", "(", "ins", "gprc_nor0", ":", "$", "rA...
LLVM
Z80
CPP
code_generation
MPU
617,175
[ "void", "Z80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
617,176
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "SrcD", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op3", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", ...
GCC
i386
CPP
program_repair
CPU
617,177
[ "<FIXS>", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "<FIXE>" ]
[ "static", "bool", "<BUGS>", "ix86_must_pass_in_stack", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "<BUGE>", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,178
[ "(", ")", ";" ]
[ "const", "bool", "HasVIndex", "=", "MI", ".", "getNumOperands", "(", ")", "==", "NumVIndexOps", ";", "Register", "VIndex", ";", "if", "(", "HasVIndex", ")", "{", "VIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg...
GCC
arm
CPP
stmt_completion
CPU
617,179
[ "_", "a", ")", "{" ]
[ "_", "_", "arm_vreinterpretq_u8_s8", "(", "int8x16_t", "_" ]
LLVM
Hexagon
TD
stmt_completion
DSP
617,180
[ "<STR_LIT>", ";" ]
[ "def", "A4_cmpbgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e",...
GCC
aarch64
MD
next_suggestion
CPU
617,181
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_V", "CC_REGNUM", ")", "(", "compare", ":", "CC_V", "(", "sign_extend", ":", "<", "DWI", ">", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<...
LLVM
X86
CPP
next_suggestion
CPU
617,182
[ "return", "Changed", ";" ]
[ "const", "auto", "&", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "continue", ";", "Location", "Loc", "=", "diToLocation", "(", "DI", ")", ";", "MemOpDiscriminators", "[", "Loc", "]", "=", "std", "::", "max", "(",...
GCC
rs6000
CPP
stmt_completion
CPU
617,183
[ ")", "_", "mm_extract_epi32", "(", "_", "_", "m128i", "_", "_", "X", ",", "const", "int", "_", "_", "N", ")", "{" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
617,184
[ "}" ]
[ "const", "MipsInstrInfo", "*", "llvm", "::", "createMipsSEInstrInfo", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsSEInstrInfo", "(", "TM", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,185
[ "Imm", "|", "<NUM_LIT>", ")", ")", ";" ]
[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "AMDGPUDisassembler", "::", "OPW128", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
617,186
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
617,187
[ "<NUM_LIT>", ";" ]
[ "def", "A2_combine_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...
LLVM
X86
CPP
program_repair
CPU
617,188
[ "<FIXS>", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD"...
[ "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", ...
GCC
or1k
CPP
next_suggestion
CPU
617,189
[ "return", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";" ]
[ "static", "rtx", "or", "<NUM_LIT>", "k_restore_reg", "(", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "rtx", "cfa_restores", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(",...
LLVM
Hexagon
TD
stmt_completion
DSP
617,190
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
LLVM
Mips
CPP
stmt_completion
CPU
617,191
[ "::", "MO_Immediate", ")", "return", "true", ";" ]
[ "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "ExtraCode", ",", "O", ")", ";", "case", "'", "X", "'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immedia...
LLVM
Patmos
CPP
next_suggestion
VLIW
617,192
[ "return", "false", ";" ]
[ "it", "!=", "ie", ";", "it", "++", ")", "{", "if", "(", "mayStall", "(", "it", ")", ")", "return", "true", ";", "}" ]
LLVM
TPC
CPP
next_suggestion
Virtual ISA
617,193
[ "SDValue", "cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i1", ",", "Op0", ",", "Op1", ",", "Op4", ")", ";" ]
[ "if", "(", "VT0", ".", "isVector", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Vector compare is unsupported (yet)", "<STR_LIT>", ")", ";", "}", "else", "{", "ccvt", "=", "MVT", "::", "i1", ";", "}" ]
LLVM
Mips
TD
next_suggestion
CPU
617,194
[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]
[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWD", ":", "$", "wd_in", ",", "ROWS", ":", "$", "ws", ",", "vsplat_uimm8", ":", "$", "m", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
617,195
[ ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qn", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "ARMVCCThen", ",", "(", "VTI", ".", "Pred", "VCCR", ":", "$", "mask", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "int_arm_mve_vmldava_predicated", "(", "i32", "VTI", ".", "Unsigned", ")", ",", "(", "i32", "bit_0", ")", ",", "(", "i32", "X", ")", ",", "(", "i32", "tGPREven", ":", "$", "RdaSrc", ")", ",", "(", "VTI", "...
LLVM
Hexagon
TD
next_suggestion
DSP
617,196
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
ARM
CPP
stmt_completion
CPU
617,197
[ ";" ]
[ "bool", "Done", "=", "false", ";", "unsigned", "Category", "=", "<NUM_LIT>", ";", "switch", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "case", "ARM", "::", "R4", ":", "case", "ARM", "::", "R5", ":", "...
GCC
c6x
CPP
next_suggestion
VLIW
617,198
[ "if", "(", "TARGET_DSBT", "&&", "!", "flag_pic", ")", "flag_pic", "=", "<NUM_LIT>", ";" ]
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c6x_unit_names", ")", ";", "i", "++", ")", "c6x_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "c6x_unit_names", "[", "i", "]", ")", ";", "if", "(", "flag_pic", "&&", "...
GCC
i386
MD
stmt_completion
CPU
617,199
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]