Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
CPP
stmt_completion
CPU
617,500
[ "(", ")", ")", "return", "false", ";" ]
[ "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", ...
LLVM
Hexagon
TD
stmt_completion
DSP
617,501
[ "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...
GCC
rs6000
CPP
next_suggestion
CPU
617,502
[ "return", "mask", ";" ]
[ "case", "GE", ":", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "return", "NULL_RTX", ";", "case", "EQ", ":", "case", "GT", ":", "case", "GTU", ":", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNEQ", ":", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
617,503
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Value", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", ...
GCC
mcore
MD
next_suggestion
MPU
617,504
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AVR
CPP
code_generation
MPU
617,505
[ "void", "AVRInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "MI", "->...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
617,506
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "<NUM_LIT>", ";...
LLVM
CellSPU
CPP
stmt_completion
MPU
617,507
[ "(", "*", "this", ")", ")", ";" ]
[ "PM", ".", "add", "(", "createSPUISelDag" ]
GCC
sparc
CPP
code_generation
CPU
617,508
[ "inline", "void", "assign_registers", "(", "const_tree", "field", ",", "int", "bitpos", ",", "bool", "fp", ",", "assign_data_t", "*", "data", ")", "{", "if", "(", "fp", ")", "{", "assign_int_registers", "(", "bitpos", ",", "data", ")", ";", "assign_fp_regi...
[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "and", "the", "bits", "of", "the", "structure", "between", "PARMS-", ">", "intoffset", "and", "BITPOS", "to", "registers", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,509
[ "addPass", "(", "&", "BranchRelaxationPassID", ")", ";" ]
[ "addPass", "(", "&", "SILateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "SIPreEmitPeepholeID", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
617,510
[ ")", ")", ";" ]
[ "HexagonVectorPrint", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeHexagonVectorPrintPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(" ]
LLVM
MSP430
CPP
next_suggestion
MPU
617,511
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "static", "DecodeStatus", "decodeRptImm", "(", "MCInst", "&", "MI", ",", "uint64_t", "Bits", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Bits", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";...
LLVM
OR1K
CPP
next_suggestion
CPU
617,512
[ "}" ]
[ "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";" ]
GCC
arm
MD
next_suggestion
CPU
617,513
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM
TD
next_suggestion
CPU
617,514
[ "let", "ParserMatchClass", "=", "nImmVMOVIAsmOperandReplicate", "<", "From", ",", "To", ">", ";" ]
[ "class", "nImmVMOVIReplicate", "<", "ValueType", "From", ",", "ValueType", "To", ">", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
m68k
MD
next_suggestion
MPU
617,515
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
arm
MD
stmt_completion
CPU
617,516
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
617,517
[ "DAG", ",", "DL", ")", ";" ]
[ "assert", "(", "ByteVecVT", ".", "getSizeInBits", "(", ")", "==", "VecSize", "&&", "<STR_LIT>", "Cannot change vector size!", "<STR_LIT>", ")", ";", "if", "(", "EltVT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "ByteV...
LLVM
Hexagon
TD
next_suggestion
DSP
617,518
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
m68k
MD
next_suggestion
MPU
617,519
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
617,520
[ "}" ]
[ "const", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "return", "FuncInfo", "->", "isCRSpilled", "(", ")", ";" ]
LLVM
X86
TD
stmt_completion
CPU
617,521
[ "addr", ":", "$", "src", ")", ",", "sub_xmm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8f32", "(", "X86vzload", "addr", ":", "$", "src", ")", ")", ",", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "(", "VMOVSSrm" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,522
[ "}" ]
[ "int", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg", ";", "computeIndirectRegAndOffset", ...
GCC
aarch64
MD
stmt_completion
CPU
617,523
[ "]", ")" ]
[ "(", "define_int_iterator", "FMAXMINV", "[", "UNSPEC_FMAXV", "UNSPEC_FMINV", "UNSPEC_FMAXNMV", "UNSPEC_FMINNMV" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,524
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
X86
CPP
program_repair
CPU
617,525
[ "<FIXS>", "SDValue", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "int64_t", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "<FIXE>" ]
[ "SDValue", "LowerINSERT_VECTOR_ELT_SSE4", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerSCALAR_TO_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", ";", "SDValue", "LowerConstantPool", "(", "SDValue", "Op", ...
LLVM
ARM64
TD
stmt_completion
CPU
617,526
[ "VectorIndexS", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]
[ "def", "v4i32_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128", "," ]
LLVM
ARM
CPP
next_suggestion
CPU
617,527
[ "}" ]
[ "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_CCOut", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Reg", ".", "RegNum", ";" ]
GCC
arm
MD
stmt_completion
CPU
617,528
[ "VUNSPEC_MRRC2", "]", ")" ]
[ "(", "define_int_iterator", "MRRCI", "[", "VUNSPEC_MRRC" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
617,529
[ "return", "DAG", ".", "getMergeValues", "(", "OutOps", ",", "<NUM_LIT>", ",", "dl", ")", ";" ]
[ "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT...
GCC
rs6000
MD
next_suggestion
CPU
617,530
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "compare", ":", "CC", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LI...
GCC
frv
CPP
stmt_completion
VLIW
617,531
[ ")", ")", ")", "CLEAR_HARD_REG_SET", "(", "used_regs", ")", ";" ]
[ "if", "(", "next_io", "->", "var_address", ")", "not", "e_stores", "(", "PATTERN", "(", "insn", ")", ",", "frv_io_check_address", ",", "&", "next_io", "->", "var_address", ")", ";", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "next_io", "-...
LLVM
X86
CPP
next_suggestion
CPU
617,532
[ "}" ]
[ "Item", "=", "getShuffleVectorZeroOrUndef", "(", "Item", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "}", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Item", ")", ";", "}", "}", "if", "(", "NumElems", "==", "<NUM_LIT>...
LLVM
X86
TD
program_repair
CPU
617,533
[ "<FIXS>", "<FIXE>", "<FIXS>", "bit", "HasREX_W", "=", "hasREX_W", ";", "<FIXE>" ]
[ "OperandSize", "OpSize", "=", "opSize", ";", "<BUGS>", "<BUGE>", "<BUGS>", "bit", "HasREX_WPrefix", "=", "hasREX_WPrefix", ";", "<BUGE>", "}", "def", "invalid_node", ":", "SDNode", "<STR_LIT>", ",", "SDTIntLeaf", ",", "[", "]", ",", "<STR_LIT>", ">", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
617,534
[ "<NUM_LIT>", ";" ]
[ "void", "AArch64TargetStreamer", "::", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "Buffer", "[", "I",...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
617,535
[ "SPIRVType", "*", "SpirvFuncTy", "=", "GR", "->", "getOrCreateOpTypeFunctionWithArgs", "(", "FTy", ",", "SpirvRetTy", ",", "SpirvArgTypes", ",", "MIRBuilder", ")", ";" ]
[ "SPIRVType", "*", "SpirvRetTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "IC", ".", "RetTy", ",", "MIRBuilder", ")", ";", "SmallVector", "<", "SPIRVType", "*", ",", "<NUM_LIT>", ">", "SpirvArgTypes", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", "...
GCC
nios2
MD
stmt_completion
MPU
617,536
[ "(", "n2fpu_fwrx", ")" ]
[ "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_FWRX", ")", "]", "<STR_LIT>", "{", "return", "nios2_fpu_insn_asm" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
617,537
[ ")", ";" ]
[ "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", ...
LLVM
Hexagon
CPP
program_repair
DSP
617,538
[ "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", ")", "+", "Colon", "+", "utostr", "(", "RegNum", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "std", "::", "string", "Name", "=", "r", "+", "utostr", "(", "RegNum", ...
[ "unsigned", "int", "RegNum", "=", "RI", "->", "getEncodingValue", "(", "Rs", ".", "getReg", "(", ")", ")", ";", "if", "(", "RegNum", "&", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "Hexagon", "::", "A2_addsph", ")", ";", "<BUGS>", "std", "...
LLVM
Lanai
CPP
code_generation
CPU
617,539
[ "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "r...
[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]
GCC
i386
MD
next_suggestion
CPU
617,540
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,541
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
617,542
[ "?", "UNITS_PER_FP_WORD", ":", "MIN_UNITS_PER_WORD", ")", ";" ]
[ "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "VAR_P", "(", "decl", ")", "&&", "bss_initializer_p", "(", "decl", ")", ")", "fl...
LLVM
SystemZ
CPP
next_suggestion
CPU
617,543
[ "return", "AA", "->", "isNoAlias", "(", "MemoryLocation", "(", "V1", ",", "End1", ",", "Load", "->", "getAAInfo", "(", ")", ")", ",", "MemoryLocation", "(", "V2", ",", "End2", ",", "Store", "->", "getAAInfo", "(", ")", ")", ")", ";" ]
[ "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", ...
GCC
mips
CPP
stmt_completion
CPU
617,544
[ ")", ")", ";" ]
[ "return", "(", "TARGET_OLDABI", "?", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ":", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD" ]
GCC
rs6000
CPP
program_repair
CPU
617,545
[ "<FIXS>", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<FIXE>" ]
[ "caller_addr_regno", "=", "<NUM_LIT>", ";", "#", "endifemit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "mcount_name", ")", ",", "<BUGS>", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<BUGE>", "gen_rtx_REG", "(", "Pmode", ",", "caller_add...
GCC
aarch64
MD
stmt_completion
CPU
617,546
[ "const_string", "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,547
[ "true", ";" ]
[ "bool", "isValidState", "(", ")", "const", "override", "{", "return" ]
GCC
i386
CPP
stmt_completion
CPU
617,548
[ "_", "v4sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_load_ps", "(", "_", "_", "m128", "_", "_", "W", ",...
GCC
sh
CPP
next_suggestion
CPU
617,549
[ "ptrreg", "=", "REGNO", "(", "XEXP", "(", "inside", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "rtx", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "MEM_P", "(", "dst", ")", "&&", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", ...
LLVM
XCore
CPP
stmt_completion
MPU
617,550
[ "const", "{" ]
[ "const", "Section", "*", "XCoreTargetAsmInfo", "::", "SelectSectionForMachineConst", "(", "const", "Type", "*", "Ty", ")" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
617,551
[ "}" ]
[ "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", ...
LLVM
Hexagon
TD
next_suggestion
DSP
617,552
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C4_or_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", ...
GCC
nios2
CPP
stmt_completion
MPU
617,553
[ "(", "NUM_ARG_REGS", "-", "cum", "->", "regs_used", ")", "*", "UNITS_PER_WORD", ";" ]
[ "param_size", "=", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", "+", "param_size", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", "&&", "cum", "->", "regs_used", "+", "param_size", ">", "NUM_ARG_REGS", ")", "return" ]
LLVM
X86
TD
stmt_completion
CPU
617,554
[ "src1", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "X86cmp", "GR64", ":", "$", "src1", ",", "<NUM_LIT>", ")", ",", "(", "TEST64rr", "GR64", ":", "$", "src1", ",", "GR64", ":", "$" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,555
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
617,556
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "E", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "B", ";", "let", "Inst", ...
LLVM
X86
CPP
next_suggestion
CPU
617,557
[ "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";" ]
[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";" ]
LLVM
FISC
CPP
code_generation
CPU
617,558
[ "void", "FISCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "Build...
[ "}", "Branch", "Analysis", "&", "Modification" ]
GCC
sh
MD
stmt_completion
CPU
617,559
[ "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "sh_peephole_emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC
aarch64
MD
stmt_completion
CPU
617,560
[ ")", "]" ]
[ "<STR_LIT>", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "return", "aarch64_sls_barrier", "(", "aarch64_harden_sls_retbr_p", "(", ")", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
617,561
[ "return", "Swapped", ";" ]
[ "if", "(", "IsLittleEndian", ")", "{", "uint32_t", "Swapped", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Swapped", "|=", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
617,562
[ ";" ]
[ "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM...
GCC
m68k
MD
next_suggestion
MPU
617,563
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr",...
GCC
pa
MD
next_suggestion
CPU
617,564
[ "<STR_LIT>", ")" ]
[ "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
617,565
[ "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "us...
GCC
aarch64
MD
next_suggestion
CPU
617,566
[ "UNSPEC_SISD_NEG", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "QI", "[", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,567
[ "}" ]
[ "unsigned", "ScratchExecCopy", "=", "AMDGPU", "::", "NoRegister", ";", "if", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDG...
LLVM
Sparc
CPP
next_suggestion
CPU
617,568
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_SPARC_TLS_LDO_ADD", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented fixup -> relocation", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_SPARC_DISP8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_SPARC_DISP16", ";", "case", "FK_Data_4", ":",...
LLVM
ARM64
TD
stmt_completion
CPU
617,569
[ "=", "<NUM_LIT>", ";" ]
[ "def", "SWr", ":", "BaseAddSubCarrySetFlags", "<", "isSub", ",", "GPR32", ",", "asm_setflags", ",", "OpNode_setflags", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
617,570
[ "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Store Results **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
GCC
loongarch
CPP
stmt_completion
CPU
617,571
[ "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvpackod_w", "(", "_", "_", "m256i", "_", "<NUM_L...
GCC
v850
MD
stmt_completion
MPU
617,572
[ ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
617,573
[ "=", "true", ";" ]
[ "for", "(", "auto", "&", "I", ":", "TPCMCInstrInfo", "::", "bundleInstructions", "(", "MI", ")", ")", "{", "MCInst", "&", "BMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "const", "MCInstrDesc", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
617,574
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optyp...
LLVM
AVR
TD
stmt_completion
MPU
617,575
[ ">", ";" ]
[ "def", ":", "Device", "<", "<STR_LIT>", ",", "FamilyAVR5", ",", "ELFArchAVR5" ]
LLVM
ARM
CPP
stmt_completion
CPU
617,576
[ "VSTMSDB_UPD", ":" ]
[ "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "++", "UseCycle", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseTID", ".", "getOpco...
LLVM
Mips
CPP
stmt_completion
CPU
617,577
[ ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]
[ "unsigned", "getLO32DSPReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC" ]
LLVM
X86
CPP
stmt_completion
CPU
617,578
[ "Fail", ";" ]
[ "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "const", "void", "*", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "*", ")", "&", "vStream", ",", "(", "const", "void", "*", ")", "MII", ".", ...
LLVM
X86
CPP
next_suggestion
CPU
617,579
[ "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{" ]
[ "static", "SDValue", "lowerV16I32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "SmallBitVector", "&", "Zeroable", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "X86Subtarget", "&", "Subt...
GCC
i386
MD
program_repair
CPU
617,580
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
617,581
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...
GCC
arm
MD
program_repair
CPU
617,582
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_op...
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "<B...
LLVM
ARM
CPP
program_repair
CPU
617,583
[ "<FIXS>", "Register", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "}", "bool", "ARMBaseInstrInfo", "::", "isLDMBaseRegInList", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "<BUGS>", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "for", "(...
GCC
mips
MD
program_repair
CPU
617,584
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", ...
LLVM
X86
CPP
next_suggestion
CPU
617,585
[ "}" ]
[ "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "static", "const", "uint32_t", "CV0", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Constant", "*", "C0", "=", "ConstantDataV...
LLVM
X86
CPP
stmt_completion
CPU
617,586
[ "uint8_t", "prefix", ")", "{" ]
[ "static", "bool", "isREX", "(", "struct", "InternalInstruction", "*", "insn", "," ]
GCC
i386
MD
stmt_completion
CPU
617,587
[ "(", "V32HI", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")"...
GCC
arm
MD
stmt_completion
CPU
617,588
[ "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
617,589
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_multishift_epi64_epi8", "(", "_", "_", "m256i", "_",...
LLVM
ARM
CPP
next_suggestion
CPU
617,590
[ "}" ]
[ "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand...
LLVM
TPC
TD
next_suggestion
Virtual ISA
617,591
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "X2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC
frv
CPP
next_suggestion
VLIW
617,592
[ "if", "(", "BARRIER_P", "(", "x", ")", ")", "barrier", "=", "x", ";" ]
[ "rtx_insn", "*", "x", ",", "*", "last", ",", "*", "barrier", ",", "*", "label", ";", "last", "=", "frv_packet", ".", "insns", "[", "frv_packet", ".", "num_insns", "-", "<NUM_LIT>", "]", ";", "label", "=", "barrier", "=", "<NUM_LIT>", ";", "alignment", ...
LLVM
Hexagon
TD
next_suggestion
DSP
617,593
[ "}" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "i...
LLVM
SystemZ
TD
stmt_completion
CPU
617,594
[ ">", "BD1", ";" ]
[ "class", "InstSIY", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
GCC
rs6000
MD
stmt_completion
CPU
617,595
[ "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_F", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "VEC_F", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
617,596
[ "VLD2DUPd8Pseudo", ":" ]
[ "case", "ARM", "::", "t2LDRs", ":", "case", "ARM", "::", "t2LDRBs", ":", "case", "ARM", "::", "t2LDRHs", ":", "case", "ARM", "::", "t2LDRSHs", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,597
[ ",", "EVT", "VT", ")", "const", "{" ]
[ "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
617,598
[ "const", "auto", "&", "T", "=", "getAllReachingDefsRecImpl", "(", "RefRR", ",", "U", ",", "Visited", ",", "TmpDefs", ",", "Nest", "+", "<NUM_LIT>", ",", "MaxNest", ")", ";" ]
[ "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "DA", ":", "RDs", ")", "{", "Result", ".", "insert", "(", "DA", ".", "Id", ")", ";", "if", "(", "!", "(", "DA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", ...
LLVM
VE
CPP
next_suggestion
CPU
617,599
[ "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";" ]
[ "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";" ]