Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Mips
CPP
stmt_completion
CPU
617,700
[ ")", "return", "false", ";" ]
[ "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";", "const", "GlobalVariable", "*", "GVA", "=", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,701
[ "ELF", "::", "EF_AMDGPU_MACH_AMDGCN_GFX810", ";" ]
[ "case", "GK_R600", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R600", ";", "case", "GK_R630", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_R630", ";", "case", "GK_RS880", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_R600_RS880", ";", "case", "GK_RV670", ":...
LLVM
X86
CPP
stmt_completion
CPU
617,702
[ "::", "i32", ")", ";" ]
[ "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "MVT", "::", "i32", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "MCSym", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<S...
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,703
[ "}" ]
[ "if", "(", "!", "UnusedCarry", ".", "isValid", "(", ")", ")", "return", "MachineInstrBuilder", "(", ")", ";", "return", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestReg", ")", ".", "addR...
GCC
s390
CPP
program_repair
MPU
617,704
[ "<FIXS>", "output_asm_insn", "(", "<STR_LIT>", "brasl\\t%0,%2%K2", "<STR_LIT>", ",", "op", ")", ";", "<FIXE>" ]
[ "output_asm_insn", "(", "<STR_LIT>", "st\\t%0,%1", "<STR_LIT>", ",", "op", ")", ";", "if", "(", "flag_dwarf2_cfi_asm", ")", "output_asm_insn", "(", "<STR_LIT>", ".cfi_rel_offset\\t%0,%3", "<STR_LIT>", ",", "op", ")", ";", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>...
LLVM
X86
CPP
next_suggestion
CPU
617,705
[ "}" ]
[ "SDValue", "Ptr", "=", "St", "->", "getBasePtr", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "ToSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "i", "!=", "e", ";", "++", "i"...
LLVM
ARM64
TD
next_suggestion
CPU
617,706
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
X86
CPP
next_suggestion
CPU
617,707
[ "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f80", ",", "MVT", "::", "Other", ")", ";" ]
[ "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ...
LLVM
ARM
CPP
stmt_completion
CPU
617,708
[ "CreateImm", "(", "Val", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::" ]
LLVM
ARM
CPP
next_suggestion
CPU
617,709
[ "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";" ]
[ "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";...
GCC
arm
MD
stmt_completion
CPU
617,710
[ "<STR_LIT>", ")", ")" ]
[ "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
617,711
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "InterpSlotMatchClass", ";" ]
GCC
tilegx
CPP
program_repair
VLIW
617,712
[ "<FIXS>", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<FIXE>" ]
[ "static", "rtx", "<BUGS>", "create_temp_reg_if_possible", "(", "enum", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "<BUGE>", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}" ]
LLVM
AArch64
TD
next_suggestion
CPU
617,713
[ "}" ]
[ "def", "movimm32_imm", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "AsmImmRange", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
617,714
[ "}" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
617,715
[ "<FIXS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", ":", "MCII", "(", "MCII", ")", ",", "Ctx", "{", "Ctx", "}", "{", "}", "<FIXE>", "<FIXS>", "MCCodeEmitter", "*", "llvm", "::", "createWebAssem...
[ "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", ";", "public", ":", "<BUGS>", "WebAssemblyMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ")", ":", "MCII", "(", "MCII", ")", "{", "}", "<BUGE>", "}", ";", "}", "<BUGS>", "MCCodeEm...
GCC
nds32
MD
next_suggestion
CPU
617,716
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
617,717
[ "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";" ]
[ "void", "MLxExpansion", "::", "ExpandFPMLxInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "unsigned", "MulOpc", ",", "unsigned", "AddSubOpc", ",", "bool", "NegAcc", ",", "bool", "HasLane", ")", "{", "unsigned", "DstReg", ...
LLVM
ARM
CPP
stmt_completion
CPU
617,718
[ "Success", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::" ]
GCC
nds32
MD
next_suggestion
CPU
617,719
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
TD
stmt_completion
CPU
617,720
[ ",", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "SELECT_CC_F16", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "vrrc", ":", "$", "dst", ")", ",", "(", "ins", "crrc", ":", "$", "cond", ",", "vrrc", ":", "$", "T", ",", "vrrc", ":", "$", "F" ]
GCC
aarch64
MD
next_suggestion
CPU
617,721
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "<", "VHALF", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "}" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
617,722
[ "npos", ")", "{" ]
[ "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "if", "(", "is64Bit", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "}", "if", "(", "use64BitRegs", "(", ")", "&&", "!", "has64BitSupport", "(", ")", ")", "Us...
LLVM
PowerPC
TD
next_suggestion
CPU
617,723
[ "let", "FRB", "=", "<NUM_LIT>", ";" ]
[ "class", "X_BF3", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "XForm_17", "<", "opcode", ",", "xo", ",...
LLVM
Tile64
CPP
next_suggestion
VLIW
617,724
[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheTile64Target", ",", "createTile64MCSubtargetInfo", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheTile64Target", ",", "createTile64MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheTile64Target", ",", "createTile64MCRegisterInfo", ")", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
617,725
[ "}" ]
[ "let", "ParserMatchClass", "=", "MemoryIndexed32SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ":", "$", "offset", ")", ";" ]
GCC
rs6000
CPP
program_repair
CPU
617,726
[ "<FIXS>", "return", "COMPARISON_P", "(", "op", ")", ";", "<FIXE>" ]
[ "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "return", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "==", "'", "'", ";", "<BUGE>", "}", "int" ]
LLVM
AArch64
TD
next_suggestion
CPU
617,727
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM
Hexagon
CPP
code_generation
DSP
617,728
[ "Value", "*", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Builder", ...
[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]
GCC
s390
MD
next_suggestion
MPU
617,729
[ "else" ]
[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")",...
LLVM
X86
TD
program_repair
CPU
617,730
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup256", "]", ",", "(", "instregex", "<STR_LI...
LLVM
R600
CPP
program_repair
GPU
617,731
[ "<FIXS>", "if", "(", "Offset", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ADD_I32", ")", ",", "AMDGPU", "::", "M0", ")", ".", "addReg", "(", "Idx", ")", ".", "addImm", "(", "Offs...
[ "unsigned", "Idx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "Idx", ")", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "D...
LLVM
Hexagon
TD
next_suggestion
DSP
617,732
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_addh_h16_sat_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc...
LLVM
CellSPU
TD
stmt_completion
MPU
617,733
[ ",", "R32FP", ">", ";" ]
[ "def", "f32_cond", ":", "SELBRegCondInst", "<", "R32C" ]
LLVM
X86
TD
stmt_completion
CPU
617,734
[ "(", "VMOVSHDUPYrm", "addr", ":", "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i32", "(", "X86Movshdup", "(", "bc_v8i32", "(", "loadv4i64", "addr", ":", "$", "src", ")", ")", ")", ")", "," ]
GCC
i386
CPP
program_repair
CPU
617,735
[ "<FIXS>", "x", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "x", ")", ";", "<FIXE>", "<FIXS>", "add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "gen_rtx_SET", "(", "ecx", ",", "pc_rtx", ")", ")", ";", "<FIXE>" ]
[ "m", "->", "fs", ".", "sp_offset", "-=", "UNITS_PER_WORD", ";", "rtx", "x", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "UNITS_PER_WORD", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "x",...
LLVM
ARM
CPP
next_suggestion
CPU
617,736
[ "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ...
[ "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", ...
LLVM
Mips
CPP
next_suggestion
CPU
617,737
[ "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "linux", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";" ]
[ "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false...
LLVM
X86
CPP
stmt_completion
CPU
617,738
[ "<STR_LIT>", ")", ";" ]
[ "void", "X86Relocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pLinker", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "if", "(", "LinkerConfig", "::", "O...
GCC
cris
CPP
next_suggestion
MPU
617,739
[ "}" ]
[ "case", "CONST_DOUBLE", ":", "if", "(", "x", "!=", "CONST0_RTX", "(", "mode", "==", "VOIDmode", "?", "DImode", ":", "mode", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MU...
LLVM
Sparc
CPP
stmt_completion
CPU
617,740
[ "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";" ]
[ "return", "op", ".", "isImm", "(", ")", "&&" ]
LLVM
Mips
CPP
next_suggestion
CPU
617,741
[ "}" ]
[ "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "return", "&", "CPE", ";" ]
LLVM
X86
CPP
program_repair
CPU
617,742
[ "<FIXS>", "<FIXE>", "<FIXS>", "OriginalDemandedElts", ",", "Known", ",", "TLO", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "g...
[ "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "BitWidth", ")", ")", "break", ";", "<BUGS>", "KnownBits", "KnownOp", ";", "<BUGE>", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedMask"...
GCC
sparc
CPP
stmt_completion
CPU
617,743
[ ")", ";" ]
[ "rtx_code_label", "*", "neglab", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "donelab", "=", "gen_label_rtx", "(", ")", ";", "i0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "i1", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "f0", "=", ...
GCC
mips
MD
stmt_completion
CPU
617,744
[ ")", "]", ")" ]
[ "(", "plus", ":", "ANYF", "(", "mult", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "ANYF", "<NUM_LI...
LLVM
ARM
CPP
stmt_completion
CPU
617,745
[ "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ",", "Value", ">>=", "<NUM_LIT>", ")", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,746
[ "}" ]
[ "bool", "AMDGPUOperand", "::", "isSDWAOperand", "(", "MVT", "type", ")", "const", "{", "if", "(", "AsmParser", "->", "isVI", "(", ")", ")", "return", "isVReg32", "(", ")", ";", "else", "if", "(", "AsmParser", "->", "isGFX9Plus", "(", ")", ")", "return"...
GCC
i386
CPP
stmt_completion
CPU
617,747
[ "v2di", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_srli_epi64", "(", "_", "_", "m128i", "_", "_", "A", ",", "int", "_", "_", "B", ")", "{", "return", "(", "_", "_"...
LLVM
ARM
CPP
stmt_completion
CPU
617,748
[ ")", "const", "override", "{" ]
[ "MCFragment", "*", "findAssociatedFragment", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
617,749
[ "V64", ":", "$", "RHS", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4i16", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "LHS", ")", ",", "(", "v4i16", "V64", ":", "$", "MHS", ")", ",", "(", "v4i16", "V64", ":", "$", "RHS", ")", ")", ")", ",", "(", "!", "cast", "<", "Instructi...
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,750
[ "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "NoCalls", ")", ";" ]
[ "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "StringRef", "FuncName", "(", "<STR_LIT>", "<unknown>", "<STR_LIT>", ")", ";...
LLVM
ARM64
TD
stmt_completion
CPU
617,751
[ ":", "enc", ";" ]
[ "}", "]", ">", ";", "def", "i32shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTarge...
LLVM
Lanai
CPP
stmt_completion
CPU
617,752
[ ")", ";" ]
[ "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "Op", "=", "parseRegister", "(", "false", ")", ";", "if", "(", "Op", "!=", "nullptr", ")", "RegNum", "=", "Op", "->", "getReg", "(", ")", ";", "return", "(", "Op", "==", "nullptr" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
617,753
[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "&&", "!", "PPCSubTarget", ".", "hasFPCVT", "(", ")", ")", "FP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "MVT", "::", "f32", ",", "FP", ...
[ "SDValue", "PPCTargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "MVT", "::", "f32", "&&", "Op", ...
LLVM
AArch64
CPP
stmt_completion
CPU
617,754
[ "<STR_LIT>", ";" ]
[ "for", "(", "SDNode", "*", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "*", "UI", ")", ")", "return", "false", ";", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(",...
LLVM
AArch64
CPP
stmt_completion
CPU
617,755
[ ",", "DL", ",", "CmpVT", ",", "Imm", ")", ";" ]
[ "break", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpeq_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpge_wide", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpgt_wide", ":", "case", "Intrinsic", "...
GCC
sh
CPP
stmt_completion
CPU
617,756
[ ".", "mode", ")", ")", "continue", ";" ]
[ "tree", "shared", "[", "SH_BLTIN_NUM_SHARED_SIGNATURES", "]", ";", "const", "struct", "builtin_description", "*", "d", ";", "memset", "(", "shared", ",", "<NUM_LIT>", ",", "sizeof", "shared", ")", ";", "for", "(", "d", "=", "bdesc", ";", "d", "-", "bdesc",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
617,757
[ "(", ")", ";" ]
[ "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "sub0", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "AMDGPU", "::", "...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
617,758
[ ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";" ]
[ "bool", "SPIRVInstructionSelector", "::", "selectRsqrt", "(", "Register", "ResVReg", ",", "const", "SPIRVType", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";"...
LLVM
Hexagon
CPP
next_suggestion
DSP
617,759
[ "return", "true", ";" ]
[ "case", "Hexagon", "::", "A4_subp_c", ":", "case", "Hexagon", "::", "A4_tlbmatch", ":", "case", "Hexagon", "::", "A5_ACS", ":", "case", "Hexagon", "::", "F2_sfinvsqrta", ":", "case", "Hexagon", "::", "F2_sfrecipa", ":", "case", "Hexagon", "::", "J2_endloop0", ...
LLVM
PowerPC
CPP
program_repair
CPU
617,760
[ "<FIXS>", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]
[ "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgVal", ")", ";", "if", "(", "!", "isLittleEndian", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",...
LLVM
SystemZ
CPP
next_suggestion
CPU
617,761
[ "BuildMI", "(", "StackExtMBB", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB", ")", ";" ]
[ "const", "DebugLoc", "DL", "=", "StackAllocMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "NextMBB", ";", "MachineBasicBlock", "*", "StackExtMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", "...
LLVM
Mips
CPP
stmt_completion
CPU
617,762
[ ":" ]
[ "O", "<<", "<STR_LIT>", "\\t.set\\tpush\\n", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "\\t.set\\tmips32r2\\n", "<STR_LIT>", ";", "break", ";", "case", "Mips", "::", "Save16", ":", "O", "<<", "<STR_LIT>", "\\tsave\\t", "<STR_LIT>", ";", "printSaveRestore", "(", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
617,763
[ "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";" ]
[ "unsigned", "SrcReg", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "Compare", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "Compare", ".", "getOperand", "(",...
GCC
mep
MD
stmt_completion
CPU
617,764
[ "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "QI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const", ":", "SI", "(", "unspec", ":", "SI", "[", "(", "match_operand", ...
LLVM
X86
TD
program_repair
CPU
617,765
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup30", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",",...
LLVM
Hexagon
TD
next_suggestion
DSP
617,766
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
Hexagon
TD
next_suggestion
DSP
617,767
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
Z80
CPP
next_suggestion
MPU
617,768
[ "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";" ]
[ "DAG", ".", "getTargetConstant", "(", "Z80", "::", "G16RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "Z80", "::", "sub_high", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Lo", ",", "DA...
LLVM
ARM
CPP
stmt_completion
CPU
617,769
[ "<NUM_LIT>", ")", "return", "false", ";" ]
[ "static", "bool", "isPredicatedOnVCTP", "(", "MachineInstr", "*", "MI", ",", "bool", "Exclusive", "=", "false", ")", "{", "SetVector", "<", "MachineInstr", "*", ">", "&", "Predicates", "=", "PredicatedInsts", "[", "MI", "]", "->", "Predicates", ";", "if", ...
LLVM
R600
TD
stmt_completion
GPU
617,770
[ ",", "<STR_LIT>", ",", "VReg_64", ">", ";" ]
[ "def", "DS_ADD_RTN_U64", ":", "DS_1A1D_RET", "<", "<NUM_LIT>" ]
LLVM
AArch64
CPP
program_repair
CPU
617,771
[ "<FIXS>", "<FIXE>", "<FIXS>", "Type", "*", "Ty", "=", "AI", "->", "getType", "(", ")", ";", "unsigned", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ ":", "AtomicExpansionKind", "::", "LLSC", ";", "}", "<BUGS>", "<BUGE>", "TargetLowering", "::", "AtomicExpansionKindAArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "<BUGS>", "unsigned", "Size", "=", "AI", ...
GCC
m32c
MD
stmt_completion
MPU
617,772
[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
X86
CPP
next_suggestion
CPU
617,773
[ "SDValue", "Shuffle", "=", "PerformTargetShuffleCombine", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";" ]
[ "bool", "CanFold", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "SUB", ":", "case", "ISD", "::", "FSUB", ":", "case", "...
GCC
mcore
MD
stmt_completion
MPU
617,774
[ ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<S...
LLVM
Alpha
CPP
next_suggestion
MPU
617,775
[ "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")",...
[ "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>",...
GCC
i386
CPP
stmt_completion
CPU
617,776
[ ")", ";" ]
[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_reduce_mul_ph", "(", "_", "_", "m128h", "_", "_", "A", ")",...
GCC
sh
CPP
stmt_completion
CPU
617,777
[ "(", "x", ")", ";" ]
[ "if", "(", "FP_REGISTER_P", "(", "rn", ")", "&&", "(", "rn", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "return", ";", "x", "=", "gen_pop_4", "(", "gen_rtx_REG", "(", "DFmode", ",", "rn", ")", ")", ";", "}", "else", "if", "(", "TARGET_SH2E", ...
LLVM
Hexagon
TD
stmt_completion
DSP
617,778
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
JVM
CPP
next_suggestion
Virtual ISA
617,779
[ "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";" ]
[ "void", "JVMPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "disablePass", "(", "&", "RegisterCoalescerID", ")", ";" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
617,780
[ "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{" ]
[ "unsigned", "SPIRVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&" ]
LLVM
Hexagon
CPP
code_generation
DSP
617,781
[ "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtar...
[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
GCC
mn10300
CPP
program_repair
MPU
617,782
[ "<FIXS>", "int", "j", ";", "<FIXE>" ]
[ "{", "if", "(", "fmt", "[", "i", "]", "==", "'", "E", "'", ")", "{", "<BUGS>", "register", "int", "j", ";", "<BUGE>", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", "...
LLVM
AArch64
CPP
stmt_completion
CPU
617,783
[ ",", "Modifier", ")", ")", "{" ]
[ "bool", "isMoveWideImm", "(", "unsigned", "RegWidth", ",", "AArch64MCExpr", "::", "VariantKind", "*", "PermittedModifiers", ",", "unsigned", "NumModifiers", ")", "const", "{", "if", "(", "!", "isImmWithLSL", "(", ")", ")", "return", "false", ";", "if", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
617,784
[ "}" ]
[ "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC", ")", "{", "*", "DLC", "=", "DAG", ".", "getTargetConstant", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::"...
LLVM
AArch64
TD
stmt_completion
CPU
617,785
[ "(", "v4f16", "V64", ":", "$", "Rn", ")", ",", "(", "v4f16", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4f16", ":", "BaseSIMDThreeSameVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$",...
LLVM
X86
CPP
next_suggestion
CPU
617,786
[ "}" ]
[ "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rn-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{rd-sae}", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", "{ru-sae}", "<STR_LI...
LLVM
Hexagon
CPP
stmt_completion
DSP
617,787
[ "SVT", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";" ]
[ "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "SVT", ",", "true", ")", ")", "return", "allowsHvxMemoryAccess", "(" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
617,788
[ "bits", "<", "<NUM_LIT>", ">", "src", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "i8imm", ":", "$", "dim", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ","...
LLVM
X86
CPP
next_suggestion
CPU
617,789
[ "}" ]
[ "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", ")", "return", "false", ";", "...
LLVM
AArch64
CPP
program_repair
CPU
617,790
[ "<FIXS>", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRA...
[ "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", "&&", "VT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "unexpected type for custom-lowering ISD::MUL", "<STR_LIT>", ")", ";", "<BUGS>", "SDNode", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
617,791
[ "}" ]
[ "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getReturnSaveOffset", "(", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "isPPC64", "?", "<NUM_L...
LLVM
R600
CPP
stmt_completion
GPU
617,792
[ "<NUM_LIT>", ")", ";" ]
[ "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&" ]
GCC
rs6000
CPP
stmt_completion
CPU
617,793
[ "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "vec_mergeh", "(", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "(", "_", "_", "v16qu", ")", "_" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
617,794
[ "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ | Critical resource: ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "CriticalResourceIdx", ")", "->", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ...
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "SchedModel", "...
LLVM
SystemZ
TD
next_suggestion
CPU
617,795
[ "}" ]
[ "class", "LoadMultipleSSe", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstSSe", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ",", "cls", ":", "$", "R3", ")", ",", "("...
LLVM
X86
CPP
stmt_completion
CPU
617,796
[ ")", ";" ]
[ "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU" ]
LLVM
ARM
TD
next_suggestion
CPU
617,797
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_VCMPqqi", "<", "string", "suffix", ",", "bits", "<", "<NUM_LIT>", ">", "size", ">", ":", "MVE_VCMPqq", "<", "suffix", ",", "<NUM_LIT>", ",", "size", ",", "pred_basic_i", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ...
LLVM
AArch64
CPP
stmt_completion
CPU
617,798
[ "<STR_LIT>", "over conditional branch expansion", "<STR_LIT>", ")", ";" ]
[ "assert", "(", "Bits", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "max branch displacement must be enough to jump", "<STR_LIT>" ]
GCC
sparc
CPP
program_repair
CPU
617,799
[ "<FIXS>", "static", "int", "<FIXE>" ]
[ "ultra_pipe", ".", "free_slot_mask", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "int", "<BUGE>", "ultrasparc_variable_issue", "(", "insn", ")", "rtx", "insn", ";", "{" ]