Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
618,300
[ ";" ]
[ "return", "makeArrayRef", "(", "VarInitAddresses", ")" ]
GCC
loongarch
MD
stmt_completion
CPU
618,301
[ "DI", "<STR_LIT>", ")", "(", "TF", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "HALFMODE", "[", "(", "DF", "<STR_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,302
[ "}" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
VE
TD
stmt_completion
CPU
618,303
[ "ParserMatchClass", "=", "SImm7AsmOperand", ";" ]
[ "def", "simm7fp", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "getFpImmVal", "(", "N", ")", ")", ";", "}", "]", ",", "LO7FP", ">", "{", "let" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,304
[ "let", "Uses", "=", "[", "P0", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
aarch64
MD
next_suggestion
CPU
618,305
[ "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "VP_2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>"...
LLVM
X86
CPP
next_suggestion
CPU
618,306
[ "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";" ]
[ "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "ISD", "::", "SIGN_EXTEND", "&&", "Opcode", "!=", "ISD", "::", "ZERO_EXTEND", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeL...
LLVM
ARM
TD
next_suggestion
CPU
618,307
[ "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";" ]
[ "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "Stor...
LLVM
Hexagon
TD
stmt_completion
DSP
618,308
[ "<NUM_LIT>", ";" ]
[ "def", "A2_sub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,309
[ "SdwaSel", "<STR_LIT>", ";", "break", ";" ]
[ "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", "Offset0", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", "Offset1", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", "GLC", "<STR_L...
LLVM
Lanai
CPP
code_generation
CPU
618,310
[ "bool", "LanaiInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "CmpMask", ",", "int64_t", "&", "CmpValue", ")", "const", "{", "switch", "(", "...
[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...
GCC
mips
MD
program_repair
CPU
618,311
[ "<FIXS>", "(", "define_mode_iterator", "MOVE128", "[", "TI", "TF", "]", ")", "<FIXE>" ]
[ "[", "DI", "DF", "(", "V2SF", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_iterator", "MOVE128", "[", "TF", "]", ")", "<BUGE>" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
618,312
[ "return", "Def", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Move for single use: ", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";", "MBB", ".", "splice", "(", "Insert", ",", "&", "MBB", ",", "Def", ")", ";", "MoveDebugValues", "(", "Reg", ",", ...
GCC
pa
CPP
stmt_completion
CPU
618,313
[ ",", "<NUM_LIT>", ")", ";" ]
[ "else", "if", "(", "flag_pic", ")", "return", "legitimize_pic_address", "(", "x", ",", "mode", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ...
GCC
alpha
MD
stmt_completion
MPU
618,314
[ ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
618,315
[ "V", ")", ")", "return", "true", ";" ]
[ "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceO...
LLVM
AMDGPU
CPP
code_generation
GPU
618,316
[ "inline", "static", "void", "drop_front", "(", "StringRef", "&", "str", ",", "size_t", "n", "=", "<NUM_LIT>", ")", "{", "str", "=", "str", ".", "drop_front", "(", "n", ")", ";", "}" ]
[ "Return", "a", "StringRef", "equal", "to", "'this", "'", "but", "with", "the", "first", "N", "elements", "dropped", "." ]
GCC
aarch64
CPP
next_suggestion
CPU
618,317
[ "case", "NE", ":", "return", "AARCH64_NE", ";" ]
[ "case", "E_CCFPEmode", ":", "switch", "(", "comp_code", ")", "{", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LS", ";", "case", "LT", ":", "return", "AARCH64_MI", "...
LLVM
X86
CPP
next_suggestion
CPU
618,318
[ "}" ]
[ "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR...
GCC
alpha
MD
stmt_completion
MPU
618,319
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,320
[ "(", ")", ")", "return", "<NUM_LIT>", ";" ]
[ "unsigned", "PPCTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasAltivec" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,321
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
618,322
[ "_", "a", ";" ]
[ "return", "(", "float16x4_t", ")", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,323
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
618,324
[ "}" ]
[ "bool", "hasP8Altivec", "(", ")", "const", "{", "return", "HasP8Altivec", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
618,325
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "BSET_B_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,326
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM...
GCC
ia64
MD
stmt_completion
CPU
618,327
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
618,328
[ "return", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "const", "TargetRegisterClass", "*", "AArch64RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
GCC
rl78
MD
stmt_completion
MPU
618,329
[ "<STR_LIT>", ")", ")" ]
[ "(", "match_test" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,330
[ "result", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "saddlp %0.2d,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]
LLVM
Hexagon
TD
stmt_completion
DSP
618,331
[ "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
X86
CPP
stmt_completion
CPU
618,332
[ ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createSgxMCPassFinal", "(", ")", "{", "return", "new", "SgxMCPassFinal", "(" ]
GCC
fr30
MD
stmt_completion
DSP
618,333
[ "<STR_LIT>", ")" ]
[ "(", "const", "(", "if_then_else", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string" ]
LLVM
AArch64
CPP
program_repair
CPU
618,334
[ "<FIXS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "F", ".", "arg_begin", "(", ")", ";", "<FIXE>" ]
[ "unsigned", "NumArgs", "=", "Ins", ".", "size", "(", ")", ";", "<BUGS>", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "MF", ".", "getFunction", "(", ")", ".", "arg_begin", "(", ")", ";", "<BUGE>", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";...
LLVM
AArch64
TD
next_suggestion
CPU
618,335
[ "}" ]
[ "def", "KryoWrite_4cyc_XY_XY_noRSV_172ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", ",", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
code_generation
CPU
618,336
[ "static", "void", "ATTRIBUTE_UNUSED", "x86_64_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only", "=", ...
[ "Build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requ...
GCC
i386
MD
stmt_completion
CPU
618,337
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(...
LLVM
Hexagon
TD
stmt_completion
DSP
618,338
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
X86
TD
program_repair
CPU
618,339
[ "<FIXS>", "EVEX_4V", ",", "EVEX_CD8", "_", ".", "EltSize", ",", "CD8VT1", ">", ",", "Sched", "[", "WriteVecInsertLd", ",", "ReadAfterLd", "]", ">", ";", "<FIXE>" ]
[ "OpcodeStr", "#", "<STR_LIT>", ",", "[", "(", "set", "_", ".", "RC", ":", "$", "dst", ",", "(", "_", ".", "VT", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "LdFrag", "addr", ":", "$", "src2", ")", ",", "imm", ":", "$", "src3"...
GCC
nds32
MD
next_suggestion
CPU
618,340
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
618,341
[ "<FIXS>", "SIMCCodeEmitter", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "SIMCCodeEmitter", "&", "operator", "=", "(", "const", "SIMCCodeEmitter", "&", ")", "=", "delete", ";", "<FIXE>" ]
[ "SIMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "AMDGPUMCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{", "}", "<BUGS>", "~", "SIMCCodeEmitter...
GCC
m68k
MD
stmt_completion
MPU
618,342
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
618,343
[ "_", "b", ")", "{" ]
[ "vpaddq_f64", "(", "float64x2_t", "_", "_", "a", ",", "float64x2_t", "_" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,344
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...
GCC
i386
MD
program_repair
CPU
618,345
[ "<FIXS>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,346
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
618,347
[ "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_fixupimmss_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_" ]
LLVM
AVR
CPP
next_suggestion
MPU
618,348
[ "}" ]
[ "const", "AVRMCExpr", "*", "AVRMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "bool", "Negated", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "AVRMCExpr", "(", "Kind", ",", "E...
GCC
rs6000
CPP
next_suggestion
CPU
618,349
[ "rtx", "logical", "=", "gen_rtx_IOR", "(", "mode", ",", "cond", "[", "<NUM_LIT>", "]", ",", "cond", "[", "<NUM_LIT>", "]", ")", ";" ]
[ "if", "(", "code", "==", "LTGT", "||", "code", "==", "GE", "||", "code", "==", "UNGT", ")", "cond", "[", "n", "++", "]", "=", "gen_rtx_fmt_ee", "(", "GT", ",", "mode", ",", "x", ",", "const0_rtx", ")", ";", "if", "(", "code", "==", "LE", "||", ...
LLVM
HSAIL
CPP
stmt_completion
Virtual ISA
618,350
[ "{" ]
[ "const", "HSAILConstPtr", "*", "curConst", "=", "getConstPtr", "(", "mKernel", ",", "name", ")", ";", "if", "(", "curConst", ")", "{", "return", "curConst", "->", "usesHardware", ";", "}", "else" ]
LLVM
X86
CPP
stmt_completion
CPU
618,351
[ ")", "{" ]
[ "}", "else", "if", "(", "ST", "->", "hasAVX2", "(", ")", "&&", "NumElts", ">=", "<NUM_LIT>", ")", "{", "IID", "=", "Intrinsic", "::", "x86_avx2_psad_bw", ";", "IntrinsicNumElts", "=", "<NUM_LIT>", ";", "}", "else", "{", "IID", "=", "Intrinsic", "::", "...
LLVM
AArch64
CPP
stmt_completion
CPU
618,352
[ ";" ]
[ "MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "Src", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ";", ...
LLVM
Hexagon
CPP
program_repair
DSP
618,353
[ "<FIXS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "dl", ",", "MVT", "::", "i64", ")", ";", "<FIXE>", "<FIXS>", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "Hexagon", "::", "subreg_loreg", ",", "dl"...
[ "MV", "|=", "Bit", ";", "Bit", "<<=", "ES", ";", "}", "<BUGS>", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "MVT", "::", "i64", ")", ";", "<BUGE>", "SDNode", "*", "OnesReg", "=", "CurDAG", "->", "getMachineNode", "(", ...
GCC
m32c
CPP
next_suggestion
MPU
618,354
[ "if", "(", "!", "rtx_equal_p", "(", "op0", ",", "SET_SRC", "(", "pp", ")", ")", "&&", "!", "rtx_equal_p", "(", "op0", ",", "SET_DEST", "(", "pp", ")", ")", ")", "{" ]
[ "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "rtx_referenced_p", "(", "SET_DEST", "(", "PATTERN", "(", "prev", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "fp...
GCC
arm
CPP
stmt_completion
CPU
618,355
[ "_", "i", ";" ]
[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x2v2di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_" ]
LLVM
ARM
TD
stmt_completion
CPU
618,356
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NU...
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,357
[ "}" ]
[ "}", "else", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10Default", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "a...
LLVM
X86
CPP
program_repair
CPU
618,358
[ "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ",", "<FIXE>", "<FIXS>", "CurDAG", "->", "getTargetConstant", "(", "X86", "::", "sub_32bit", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<...
[ "<STR_LIT>", "Expect to be extending 32-bit registers for use in LEA", "<STR_LIT>", ")", ";", "Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "MVT", "::", "i64", ",", "<BUGS>", "CurDAG", "->...
GCC
arm
CPP
stmt_completion
CPU
618,359
[ ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vrshlq_m_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC
frv
MD
next_suggestion
VLIW
618,360
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
CPP
code_generation
CPU
618,361
[ "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInter...
[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,362
[ "let", "accessSize", "=", "ByteAccess", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ...
GCC
sh
MD
stmt_completion
CPU
618,363
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
618,364
[ "_", "v16hi", ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_min_epi16", "(", "_", "_", "m256i", "_", "_", "A", ...
LLVM
AArch64
TD
stmt_completion
CPU
618,365
[ "-", "<NUM_LIT>", "}", ";" ]
[ "def", "s", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR32", ",", "FPR32", ",", "vecshiftL32", ",", "asm", ",", "[", "(", "set", "(",...
LLVM
Mips
CPP
next_suggestion
CPU
618,366
[ "}" ]
[ "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VR", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "I", "->", "getOperand", "(", "<NUM_LI...
LLVM
ARM
TD
stmt_completion
CPU
618,367
[ "]", ">", ";" ]
[ "def", "VST1q16LowTPseudo_UPD", ":", "VSTQQQQWBPseudo", "<", "IIC_VST1x3", ">", ",", "Sched", "<", "[", "WriteVST3" ]
LLVM
AArch64
TD
stmt_completion
CPU
618,368
[ "<NUM_LIT>", ">", ";" ]
[ "def", "VectorIndexSOperand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", "," ]
GCC
arm
CPP
stmt_completion
CPU
618,369
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
[ "uint8x16x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "...
LLVM
X86
CPP
next_suggestion
CPU
618,370
[ "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", "&&", "isAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNod...
[ "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasBMI", "(", ")", "&&", "<STR_LIT>", "Creating BLSMSK requires BMI instructions", "<STR_LIT>", ")"...
LLVM
Mips
CPP
next_suggestion
CPU
618,371
[ "}" ]
[ "bool", "hasMips64r6", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "Mips", "::", "FeatureMips64r6", "]", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,372
[ "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ";" ]
[ "Register", "LaneVGPR", ";", "if", "(", "!", "LaneIndex", ")", "{", "LaneVGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "SpillVGPRs", ".", "push_back", "(", "LaneVGPR", ")", ";", "}", "else", "{" ]
LLVM
Mips
CPP
next_suggestion
CPU
618,373
[ "const", "TargetRegisterClass", "*", "RC", "=", "FP64", "?", "&", "Mips", "::", "FGR64RegClass", ":", "&", "Mips", "::", "AFGR64RegClass", ";" ]
[ "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isABI_FPXX", "(", ...
GCC
tilepro
CPP
next_suggestion
VLIW
618,374
[ "high", "=", "(", "n", "+", "(", "n", "&", "<NUM_LIT>", ")", ")", "&", "~", "<NUM_LIT>", ";" ]
[ "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "temp", "=", "create_temp_reg_if_possible", "(", "SImode", ",", "op0", ")", ";", "n", "=", "INTVAL", "(", "op2", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,375
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
LLVM
Hexagon
TD
stmt_completion
DSP
618,376
[ ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ...
GCC
csky
MD
next_suggestion
CPU
618,377
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
arm
CPP
stmt_completion
CPU
618,378
[ ")", "_", "_", "m2", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wsubw", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ",", "(", "_", "_", "v2si" ]
LLVM
P2
CPP
next_suggestion
MPU
618,379
[ "return", "true", ";" ]
[ "printP2Operands", "(", "Operands", ")", ";", "MCInst", "Inst", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ...
GCC
mips
MD
stmt_completion
CPU
618,380
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,381
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<...
LLVM
Mips
TD
stmt_completion
CPU
618,382
[ ",", "(", "v8i16", "(", "MipsINSVE", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")", ")", ">", ";" ]
[ "def", "insve_v8i16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "v1", ",", "node", ":", "$", "i1", ",", "node", ":", "$", "v2", ",", "node", ":", "$", "i2", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,383
[ "}" ]
[ "MCOperand", "AMDGPUDisassembler", "::", "decodeOperand_SReg_128", "(", "unsigned", "Val", ")", "const", "{", "return", "createSRegOperand", "(", "AMDGPU", "::", "SReg_128RegClassID", ",", "Val", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
618,384
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opE...
LLVM
X86
CPP
next_suggestion
CPU
618,385
[ "if", "(", "isMask_64", "(", "Mask", ")", ")", "{" ]
[ "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")",...
LLVM
AArch64
CPP
stmt_completion
CPU
618,386
[ "RHS", "}", ")", ";" ]
[ "const", "bool", "FullFP16", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", "&&", "!", "FullFP16", ")", "{"...
GCC
alpha
MD
next_suggestion
MPU
618,387
[ "(", "sign_extend", ":", "DI" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
618,388
[ "if", "(", "MaskLO", ">=", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";" ]
[ "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Ze...
LLVM
ARM
CPP
next_suggestion
CPU
618,389
[ "}" ]
[ "return", "false", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<...
GCC
i386
CPP
next_suggestion
CPU
618,390
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_or_epi64", "(", "_", "_", "m512i", "_", "_", "A", "...
LLVM
AMDGPU
TD
next_suggestion
GPU
618,391
[ "let", "ParserMatchClass", "=", "SendMsgMatchClass", ";" ]
[ "def", "SendMsgImm", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
618,392
[ "}" ]
[ "for", "(", "MCGSCANodeMap", "::", "const_iterator", "i", "(", "nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "nodes", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "MCGNode", "*", "mcgNode", "=", "i", "->", ...
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
618,393
[ "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "EmitInstruction: ", "<STR_LIT>", "<<", "*", "MI", "<<", "'", "\\n", "'", ")", ";", "switch", "(...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
LLVM
TriCore
CPP
stmt_completion
MPU
618,394
[ ";" ]
[ "addPass", "(", "createTriCoreISelDag", "(", "getTriCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false" ]
LLVM
CSKY
CPP
stmt_completion
CPU
618,395
[ "<NUM_LIT>", ";" ]
[ "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MI", ",", "MaxOffs", ",", "IsCond", ",", "UOpc", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
618,396
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "B", ".", "buildUnmerge", "(", "{", "Dst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "}", "else", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "N...
GCC
arm
MD
stmt_completion
CPU
618,397
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
618,398
[ "mm_setzero_ph", "(", ")", ",", "_", "_", "A", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_mulph128_mask", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
618,399
[ "IsPPC6xx", ";" ]
[ "bool", "isPPC6xx", "(", ")", "const", "{", "return" ]