Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
code_generation
CPU
620,800
[ "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", ",", "unsigned", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", ...
[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]
LLVM
PowerPC
TD
program_repair
CPU
620,801
[ "<FIXS>", ":", "X_RD5_XO5_RS5", "opcode", ",", "xo2", ",", "xo", ",", "(", "outs", "vrrc", ":", "$", "RST", ")", ",", "(", "ins", "vrrc", ":", "$", "RB", ")", ",", "!", "strconcat", "(", "opc", ",", "<STR_LIT>", ")", ",", "IIC_VecFP", ",", "patte...
[ "let", "Predicates", "=", "[", "HasVSX", ",", "HasP9Vector", "]", "in", "{", "class", "X_VT5_XO5_VB5", "bits", "<NUM_LIT>", ">", "opcode", ",", "bits", "<NUM_LIT>", ">", "xo2", ",", "bits", "<NUM_LIT>", ">", "xo", ",", "string", "opc", ",", "list", "dag"...
GCC
c6x
MD
stmt_completion
VLIW
620,802
[ ")", ")" ]
[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", ")", ")" ]
GCC
i386
CPP
code_generation
CPU
620,803
[ "static", "void", "ix86_adjust_stack_and_probe", "(", "HOST_WIDE_INT", "size", ",", "const", "bool", "int_registers_saved", ",", "const", "bool", "protection_area", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "...
[ "Emit", "code", "to", "adjust", "the", "stack", "pointer", "by", "SIZE", "bytes", "while", "probing", "it", "." ]
GCC
tilepro
MD
stmt_completion
VLIW
620,804
[ ")", ")", "]" ]
[ "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
620,805
[ ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtsepi32_storeu_epi8", "(", "void", "*", "_", "_", "P", ",", ...
LLVM
AMDGPU
TD
next_suggestion
GPU
620,806
[ "}" ]
[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_rel", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2_chan", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src2_neg", ";", "let", "Word1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
620,807
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", ...
LLVM
ARM
TD
stmt_completion
CPU
620,808
[ ")", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
620,809
[ ",", "ValArr", ")", ";" ]
[ "Value", "*", "OnlyUser", "=", "*", "(", "V", "->", "user_begin", "(", ")", ")", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "OnlyUser", ")", "&&", "cast", "<", "CallInst", ">", "(", "OnlyUser", ")", "->", "getCalledFunction", "(", ")", ")", ...
LLVM
OR1K
CPP
stmt_completion
CPU
620,810
[ ",", "dl", ",", "MVT", "::", "i32", ",", "Sub", ")", ";" ]
[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "StackPointer", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "MVT", ...
GCC
aarch64
CPP
program_repair
CPU
620,811
[ "<FIXS>", "if", "(", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "&&", "TARGET_SIMD", ")", "<FIXE>" ]
[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "(", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", "<BUGE>", "||", "d", "->", "vec_flags", "==", "VEC_SVE_DATA", "||", "d", "->", "vec_flags", "==...
GCC
i386
CPP
stmt_completion
CPU
620,812
[ "op1", ")", ",", "XEXP", "(", "rem", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";" ]
[ "rtx", "quot", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_NORMAL", ",", "mode", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ",", "op1", ",", "GET_MODE", "(" ]
LLVM
ARM64
TD
next_suggestion
CPU
620,813
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
LLVM
SystemZ
TD
stmt_completion
CPU
620,814
[ "I2", ";" ]
[ "class", "InstIE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ...
GCC
i386
CPP
program_repair
CPU
620,815
[ "<FIXS>", "*", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", "<FIXE>", "<FIXS>", "*", "total", "=", "inner_mode", "==", "DFmode", "?", "cost", "->", "divsd", ":", "cost", "->", "divss", ";", ...
[ "case", "MOD", ":", "case", "UMOD", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "<BUGS>", "*", "total", "=", "cost", "->", "fdiv", ";", "<BUGE>", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", "*",...
LLVM
Hexagon
TD
next_suggestion
DSP
620,816
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
GCC
ia64
CPP
next_suggestion
CPU
620,817
[ "return", "<NUM_LIT>", ";" ]
[ "static", "inline", "int", "rws_insn_test", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "REG_AR_CFM", ")", "return", "rws_insn", "[", "<NUM_LIT>", "]", ";", "if", "(", "regno", "==", "REG_VOLATILE", ")", "return", "rws_insn", "[", "<NUM_LIT>",...
LLVM
X86
TD
program_repair
CPU
620,818
[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "BWWriteResGroup176", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";...
LLVM
PowerPC
CPP
next_suggestion
CPU
620,819
[ "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_BCTR", "(", "isCall", ")", ";" ]
[ "}", "else", "if", "(", "!", "is64Bit", ")", "{", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_LIS", "(", "<NUM_LIT>", ",", "To", ">>", "<NUM_LIT>", ")", ";", "AtI", "[", "<NUM_LIT>", "]", "=", "BUILD_ORI", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "To",...
GCC
aarch64
CPP
code_generation
CPU
620,820
[ "bool", "verify_type_context", "(", "location_t", "loc", ",", "type_context_kind", "context", ",", "const_tree", "type", ",", "bool", "silent_p", ")", "{", "if", "(", "!", "sizeless_type_p", "(", "type", ")", ")", "return", "true", ";", "switch", "(", "conte...
[ "Implement", "TARGET_VERIFY_TYPE_CONTEXT", "for", "RVV", "types", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
620,821
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_satub", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT...
GCC
s390
MD
next_suggestion
MPU
620,822
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "zero_extend", ":", "GPR", "(", "mem", ":", "HI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_oper...
LLVM
VE
TD
stmt_completion
CPU
620,823
[ "ptr_rc", ",", "i32imm", ")", ";" ]
[ "def", "MEMzri", ":", "Operand", "<", "iPTR", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", "," ]
LLVM
PowerPC
CPP
next_suggestion
CPU
620,824
[ "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";" ]
[ "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "...
LLVM
AMDGPU
TD
program_repair
GPU
620,825
[ "<FIXS>", "defm", "VOPC_I1_F16_I16", ":", "VOPC_Class_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "defm", "VOPC_F16_I16", ":", "VOPC_Class_NoSdst_Profile_t16", "[", "Write32Bit", "]", ">", ";", "<FIXE>", "<FIXS>", "multiclass", "VOPC_CLASS_F16"...
[ "}", "}", "<BUGS>", "def", "VOPC_I1_F16_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f16", ">", ";", "<BUGE>", "def", "VOPC_I1_F32_I32", ":", "VOPC_Class_Profile", "[", "Write32Bit", "]", ",", "f32", ">", ";", "def", "VOPC_I1_F64_I32", ":", ...
LLVM
ARM
TD
stmt_completion
CPU
620,826
[ "HasNEON", ",", "HasFullFP16", "]", ">", ";" ]
[ "def", "VCVTu2hd", ":", "N2VD", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4f16", ",", "v4i16", ",", "uint_to_fp", ">", ",", "Requires", "<", "[" ]
LLVM
ARM
TD
next_suggestion
CPU
620,827
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "shift", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", ...
LLVM
CSKY
CPP
stmt_completion
CPU
620,828
[ "StringRef", "String", ")", "{" ]
[ "void", "CSKYTargetELFStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", "," ]
LLVM
AMDGPU
TD
next_suggestion
GPU
620,829
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "slc", ";" ]
[ "let", "UseNamedOperandTable", "=", "ps", ".", "UseNamedOperandTable", ";", "bits", "<", "<NUM_LIT>", ">", "vaddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdata", ";", "bits", "<", "<NUM_LIT>", ">", "saddr", ";", "bits", "<", "<NUM_LIT>", ">", "vdst", ";", ...
LLVM
XNCM
CPP
next_suggestion
CPU
620,830
[ "return", "false", ";" ]
[ "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ...
GCC
rs6000
CPP
next_suggestion
CPU
620,831
[ "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "code", "==", "DIV", "||", "code", "==", "MOD", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "GET_MODE", "(", "X...
LLVM
Hexagon
TD
next_suggestion
DSP
620,832
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cmphgti", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_08d755",...
GCC
arm
MD
program_repair
CPU
620,833
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR...
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "...
LLVM
X86
CPP
stmt_completion
CPU
620,834
[ "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "if", "(", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "zextOrTrunc", "(", "SizeInBits", ")", ";", "Undefs", "=", "...
GCC
i386
MD
stmt_completion
CPU
620,835
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC
v850
CPP
stmt_completion
MPU
620,836
[ "<STR_LIT>", ";" ]
[ "const_double_split", "(", "src", ",", "&", "high", ",", "&", "low", ")", ";", "if", "(", "CONST_OK_FOR_J", "(", "high", ")", ")", "return", "<STR_LIT>", "mov %F1,%0", "<STR_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_K", "(", "high", ")", ")", "return"...
GCC
cris
MD
stmt_completion
MPU
620,837
[ "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
sh
MD
next_suggestion
CPU
620,838
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
620,839
[ ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",",...
LLVM
AArch64
CPP
code_generation
CPU
620,840
[ "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", ...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM
ARM
TD
stmt_completion
CPU
620,841
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
rs6000
MD
stmt_completion
CPU
620,842
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<N...
LLVM
Hexagon
TD
next_suggestion
DSP
620,843
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
tilegx
MD
stmt_completion
VLIW
620,844
[ "ne", "le", "leu", "]", ")" ]
[ "(", "define_code_iterator", "v2op", "[", "ss_minus", "ss_plus", "minus" ]
LLVM
X86
CPP
stmt_completion
CPU
620,845
[ "getContext", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "/", "Size", ")", ";" ]
[ "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "VT", ".", "isSimple", "(", ")", ")", "{", "MVT", "MTy", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")"...
LLVM
Hexagon
TD
next_suggestion
DSP
620,846
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
TPC
TD
stmt_completion
Virtual ISA
620,847
[ "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "reg", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", ...
LLVM
X86
CPP
next_suggestion
CPU
620,848
[ "case", "X86", "::", "XOR8rr", ":" ]
[ "case", "X86", "::", "SHR32r1", ":", "case", "X86", "::", "SHR64r1", ":", "case", "X86", "::", "SHR8rCL", ":", "case", "X86", "::", "SHR16rCL", ":", "case", "X86", "::", "SHR32rCL", ":", "case", "X86", "::", "SHR64rCL", ":", "case", "X86", "::", "SHR...
LLVM
ARM
CPP
stmt_completion
CPU
620,849
[ "VPR", ",", "RegState", "::", "Implicit", ")", ";" ]
[ "MIB", ".", "addReg", "(", "ARM", "::" ]
LLVM
Hexagon
TD
next_suggestion
DSP
620,850
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
GCC
rs6000
MD
stmt_completion
CPU
620,851
[ "]", ")" ]
[ "(", "plus", ":", "V2SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", ...
LLVM
ARM64
TD
stmt_completion
CPU
620,852
[ "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "...
LLVM
Mips
CPP
stmt_completion
CPU
620,853
[ "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "SDValue", "SetCC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SetCC", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT...
GCC
i386
CPP
next_suggestion
CPU
620,854
[ "return", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "regno2", ",", "<NUM_LIT>", ",", "false", ")", ";" ]
[ "bool", "ix86_lea_for_add_ok", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "regno1", "=", "true_regnum", "("...
LLVM
SystemZ
CPP
next_suggestion
CPU
620,855
[ "break", ";" ]
[ "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "...
GCC
m32r
MD
next_suggestion
MPU
620,856
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_LOAD_SDA_BASE", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "...
GCC
arm
MD
next_suggestion
CPU
620,857
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "\t", "<NUM_LIT>", "<STR_LIT>", ")", "(", "LOGICAL", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
code_generation
DSP
620,858
[ "bool", "HexagonMCInstrInfo", "::", "isPredicated", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ...
[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
620,859
[ ";" ]
[ "def", "L2_loadrb_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", "...
GCC
m32c
CPP
stmt_completion
MPU
620,860
[ "(", "<NUM_LIT>", ")", ";" ]
[ "case", "REG", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "i", "=", "INTVAL", "(", "XEXP", "(", "addr", ...
LLVM
ARM
CPP
program_repair
CPU
620,861
[ "<FIXS>", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", ...
[ "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "LHS", ".", "getVal...
LLVM
AArch64
CPP
stmt_completion
CPU
620,862
[ ".", "getInt64Ty", "(", ")", ",", "Size", ")", "}", ")", ";" ]
[ "if", "(", "Offset", ")", "Ptr", "=", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "Ptr", ",", "Offset", ")", ";", "IRB", ".", "CreateCall", "(", "SetTagFn", ",", "{", "Ptr", ",", "ConstantInt", "::", "get", "(", "...
LLVM
Mips
TD
stmt_completion
CPU
620,863
[ "InstrItinClass", ";" ]
[ "def", "II_DROTR32", ":" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
620,864
[ ")", ")", ")", ";" ]
[ "void", "addDispRIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "Inst...
LLVM
X86
CPP
stmt_completion
CPU
620,865
[ "e", ";", "++", "i", ")", "{" ]
[ "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", "==", "<NUM_LIT>", ")", "NumLanes", "=", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsign...
LLVM
Hexagon
TD
next_suggestion
DSP
620,866
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "isPredicatedNew", "=", ...
LLVM
ARM
CPP
next_suggestion
CPU
620,867
[ "case", "Intrinsic", "::", "arm_neon_vst2lane", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_...
LLVM
Hexagon
TD
stmt_completion
DSP
620,868
[ "<NUM_LIT>", ";" ]
[ "def", "F2_dfcmpeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
LLVM
Hexagon
TD
next_suggestion
DSP
620,869
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_tfrpt", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "P...
LLVM
Mips
TD
stmt_completion
CPU
620,870
[ ",", "fp_to_sint", ",", "MSA128DOpnd", ">", ";" ]
[ "class", "FTRUNC_S_D_DESC", ":", "MSA_2RF_DESC_BASE", "<", "<STR_LIT>" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
620,871
[ "return", "finishCreatingSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";" ]
[ "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")"...
GCC
i386
CPP
stmt_completion
CPU
620,872
[ ")", "{" ]
[ "static", "_", "_", "inline", "unsigned", "int", "_", "MM_GET_EXCEPTION_MASK", "(", "void" ]
GCC
i386
CPP
stmt_completion
CPU
620,873
[ "_", "m128", ")", "_", "_", "A", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castps128_ps512", "(", "_", "_", "m128", "_", "_", "A"...
GCC
m68k
CPP
stmt_completion
MPU
620,874
[ ";" ]
[ "case", "NOTB", ":", "case", "NOTW", ":", "case", "NEGW", ":", "case", "SWAP", ":", "return", "<NUM_LIT>", ";", "case", "MOVL", ":", "return", "<NUM_LIT>" ]
LLVM
X86
TD
stmt_completion
CPU
620,875
[ "addr", ":", "$", "src2", ",", "(", "i8", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f32", "(", "X86Movss", "(", "loadv4f32", "addr", ":", "$", "src2", ")", ",", "VR128", ":", "$", "src1", ")", ")", ",", "(", "VBLENDPSrmi", "VR128", ":", "$", "src1", "," ]
GCC
i386
CPP
stmt_completion
CPU
620,876
[ "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpcklqdq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ...
GCC
rs6000
CPP
next_suggestion
CPU
620,877
[ "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";" ]
[ "if", "(", "TARGET_32BIT", ")", "align", "=", "-", "(", "rs6000_parm_offset", "(", ")", "+", "cum", "->", "words", ")", "&", "<NUM_LIT>", ";", "else", "align", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "align", "+"...
GCC
aarch64
MD
next_suggestion
CPU
620,878
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
620,879
[ "return", "FrameSize", ";" ]
[ "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";" ]
GCC
ia64
MD
stmt_completion
CPU
620,880
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
bfin
MD
stmt_completion
DSP
620,881
[ ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", ...
LLVM
AArch64
TD
stmt_completion
CPU
620,882
[ "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", "{" ]
[ "class", "SIMDThreeSameVectorMatMul", "<", "bit", "B", ",", "bit", "U", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "B", "}", ","...
LLVM
AArch64
CPP
next_suggestion
CPU
620,883
[ "}" ]
[ "static", "bool", "canCombineWithMUL", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineOperand", "&", "MO", ",", "unsigned", "MulOpc", ",", "unsigned", "ZeroReg", ")", "{", "return", "canCombine", "(", "MBB", ",", "MO", ",", "MulOpc", ",", "ZeroReg", ",",...
LLVM
AArch64
CPP
next_suggestion
CPU
620,884
[ "if", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", "return", "DiagnosticPredicateTy", "::", "Match", ";" ]
[ "DiagnosticPredicate", "isComplexRotation", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm...
GCC
arm
CPP
next_suggestion
CPU
620,885
[ "}" ]
[ "_", "_", "arm_vidupq_x_n_u16", "(", "uint32_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vidupq_m_n_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",...
LLVM
X86
CPP
next_suggestion
CPU
620,886
[ "unsigned", "PtrStoreOpc", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "MOV64mr", ":", "X86", "::", "MOV32mr", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "SmallVector", "<", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "MMOs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", ...
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
620,887
[ "static", "bool", "isSafeToMove", "(", "const", "MachineOperand", "*", "Def", ",", "const", "MachineOperand", "*", "Use", ",", "const", "MachineInstr", "*", "Insert", ",", "const", "WebAssemblyFunctionInfo", "&", "MFI", ",", "const", "MachineRegisterInfo", "&", ...
[ "Return", "true", "if", "it", "is", "safe", "to", "move", "this", "instruction", "." ]
GCC
pru
CPP
code_generation
CPU
620,888
[ "static", "bool", "pru_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "true", ";", "case", "<NUM_LIT>", ":", "return...
[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]
LLVM
X86
CPP
stmt_completion
CPU
620,889
[ "false", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "ISD", "::", "ArgFlagsTy"...
GCC
ia64
MD
next_suggestion
CPU
620,890
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
CPP
program_repair
CPU
620,891
[ "<FIXS>", "AArch64FunctionInfo", "*", "AArch64FI", "=", "nullptr", ";", "<FIXE>" ]
[ "MCSymbol", "*", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "override", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "override", ";", "<BUGS>", "AArch64FunctionInfo", "*", "AArch64FI", ";", "<BUGE>", "void", "EmitLOHs", "(", ")", ...
LLVM
PIC16
CPP
stmt_completion
MPU
620,892
[ ";" ]
[ "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SRL", ":", "CallCode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "This shift is not implement...
GCC
pru
CPP
code_generation
CPU
620,893
[ "static", "void", "pru_reorg_loop", "(", "rtx_insn", "*", "insns", ")", "{", "rtx_insn", "*", "insn", ";", "struct", "pru_doloop", "*", "loops", ",", "*", "loop", ";", "struct", "pru_doloop_begin", "*", "begin", ";", "struct", "pru_doloop_end", "*", "end", ...
[ "The", "main", "repeat", "reorg", "function", ".", "See", "comment", "above", "for", "details", "." ]
GCC
c4x
MD
program_repair
DSP
620,894
[ "<FIXS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "pc", ")", "<BUGS>", "(", "if_then_else", "(", "ne", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(...
LLVM
X86
CPP
program_repair
CPU
620,895
[ "<FIXS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "RegsSaved", "=", "true", ";", "+", "MBBI", ";", "}", "if", "(", "RegsSaved", "&&", "needsFrameMoves", ")", "{", "unsigned", "LabelId", "=", "MMI", "->", "Nex...
[ "}", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "||", "<BUGS>", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "<BUGE>", "if...
LLVM
Lanai
CPP
code_generation
CPU
620,896
[ "bool", "LanaiAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", ",", "Na...
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
GCC
nds32
CPP
next_suggestion
CPU
620,897
[ "}" ]
[ "}", "if", "(", "mem_src", "!=", "NULL_RTX", ")", "{", "if", "(", "(", "GET_CODE", "(", "mem_src", ")", "==", "ZERO_EXTEND", ")", "||", "(", "GET_CODE", "(", "mem_src", ")", "==", "SIGN_EXTEND", ")", ")", "mem_src", "=", "XEXP", "(", "mem_src", ",", ...
GCC
i386
MD
program_repair
CPU
620,898
[ "<FIXS>", "(", "define_expand", "<STR_LIT>", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "<BUGE>", "[", "(", "use", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use"...
LLVM
Mips
CPP
stmt_completion
CPU
620,899
[ "::", "Fail", ";" ]
[ "static", "DecodeStatus", "DecodeFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler" ]