Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
sparc
CPP
program_repair
CPU
622,000
[ "<FIXS>", "if", "(", "gmask", "&", "HARD_FRAME_POINTER_MASK", ")", "<FIXE>" ]
[ "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tadd\\t%s, %d, %s\\n", "<STR_LIT>", ",", "sp_str", ",", "(", "int", ")", "-", "size1", ",", "sp_str", ")", ";", "<BUGS>", "if", "(", "gmask", "&", "FRAME_POINTER_MASK", ")", "<BUGE>", "{", "fprintf", "(", ...
GCC
rl78
MD
stmt_completion
MPU
622,001
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_code", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", ")", "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "match_test" ]
LLVM
Sparc
CPP
stmt_completion
CPU
622,002
[ ".", "Default", "(", "-", "<NUM_LIT>", "u", ")", ";" ]
[ "Optional", "<", "MCFixupKind", ">", "getFixupKind", "(", "StringRef", "Name", ")", "const", "override", "{", "unsigned", "Type", ";", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "BFD_RE...
LLVM
ARM64
TD
next_suggestion
CPU
622,003
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CPSR", "]", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>",...
GCC
tilepro
MD
stmt_completion
VLIW
622,004
[ "HI", "]", ")" ]
[ "(", "define_mode_iterator", "I48MODE", "[", "SI", "DI", "]", ")", "(", "define_mode_iterator", "I12MODE", "[", "QI" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,005
[ "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";" ]
[ "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "MustSaveCRs", "=", "FI", "->", "getMustSaveCRs", "(", ")", ";", "bool", "MustSaveCR", "=", "!", "MustSaveCRs", ".", "empty", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "boo...
LLVM
SystemZ
CPP
next_suggestion
CPU
622,006
[ "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";" ]
[ "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "ZII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "S...
LLVM
ARM
CPP
next_suggestion
CPU
622,007
[ "return", "ARM", "::", "tHINT", ";" ]
[ "return", "ARM", "::", "t2B", ";", "case", "ARM", "::", "tCBZ", ":", "return", "ARM", "::", "tHINT", ";", "case", "ARM", "::", "tCBNZ", ":" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,008
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
rx
MD
next_suggestion
CPU
622,009
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "unspec_volatile", ":", "BLK", "[", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "]", "UNSPEC_CPYMEM", ")",...
LLVM
PowerPC
CPP
next_suggestion
CPU
622,010
[ "SDValue", "FPSIdx", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";" ]
[ "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "NegSize", "=", "DAG", ".", "getNod...
LLVM
PowerPC
CPP
stmt_completion
CPU
622,011
[ "Reg", "}", ";" ]
[ "SDValue", "Reg", "=", "Is64Bit", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "VT", ")", ":", "Subtarget", ".", "isAIXABI", "(", ")", "?", "DAG", ".", "getRegister", "(", "PPC", "::", "R2", ",", "VT", ")", ":", "DAG", ".", "getNo...
LLVM
PowerPC
CPP
code_generation
CPU
622,012
[ "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "||", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "assert", "...
[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]
GCC
i386
CPP
next_suggestion
CPU
622,013
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mulhi_epi16", "(", "_", "_", "m256i", "_", "_", "A", ...
GCC
ia64
CPP
program_repair
CPU
622,014
[ "<FIXS>", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "<FIXE>" ]
[ "edge", "e", ";", "edge_iterator", "ei", ";", "<BUGS>", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR", "->", "preds", ")", "<BUGE>", "if", "(", "(", "e", "->", "flags", "&", "EDGE_FAKE", ")", "==", "<NUM_LIT>", "&&", "(", "e", "->", "fl...
LLVM
Hexagon
TD
next_suggestion
DSP
622,015
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
622,016
[ "_", "_", "builtin_neon_hi", ")", "_", "_", "c", ")", ";" ]
[ "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vmls_nv4hi", "(", "(", "int16x4_t", ")", "_", "_", "a", ",", "(", "int16x4_t", ")", "_", "_", "b", ",", "(" ]
GCC
nds32
MD
next_suggestion
CPU
622,017
[ "<STR_LIT>" ]
[ "(", "use", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VOLATILE_RELAX_GROUP", ")", ")", "(", "use", "(", "reg", ":", "SI", "GP_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "SI", ...
LLVM
ARM
TD
stmt_completion
CPU
622,018
[ "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
622,019
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "E...
GCC
i386
CPP
stmt_completion
CPU
622,020
[ "_", "v4df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_maxpd256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", ",", "(", "_", "_", "v4df", ")", "_", "_", "B", ",", "(", "_" ]
GCC
i386
MD
stmt_completion
CPU
622,021
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
mips
MD
program_repair
CPU
622,022
[ "<FIXS>", "emit_move_insn", "(", "reg3", ",", "GEN_INT", "(", "BITMASK_HIGH", ")", ")", "<FIXE>" ]
[ "emit_label", "(", "label1", ")", "emit_move_insn", "(", "reg2", ",", "gen_rtx_MINUS", "(", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ")", ")", "<BUGS>", "emit_move_insn", "(", "reg3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", "<BUGE...
LLVM
Hexagon
CPP
next_suggestion
DSP
622,023
[ "}" ]
[ "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
622,024
[ "=", "scale", ";" ]
[ "class", "BaseFPToInteger", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "Operand", "immType", ",...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
622,025
[ "(", "CurrentFnSym", ",", "ResultVTs", ")", ";" ]
[ "assert", "(", "Idx", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "getTargetStreamer", "(", ")", "->", "emitIndIdx", "(", "AsmPrinter", "::", "lowerConstant", "(", "cast", "<", "ConstantAsMetadata", ">", "(", "Idx", "->", "getOperand", "("...
LLVM
Hexagon
TD
stmt_completion
DSP
622,026
[ ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "...
LLVM
AArch64
CPP
stmt_completion
CPU
622,027
[ ")", ";" ]
[ "MI", ".", "setDesc", "(", "B", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_ZEXT", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
622,028
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM
Hexagon
CPP
program_repair
DSP
622,029
[ "<FIXS>", "Register", "LoR", "=", "P", ".", "first", ";", "Register", "HiR", "=", "P", ".", "second", ";", "<FIXE>" ]
[ "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "Op0", ".", "getReg", "(", ")", ")", ";", "assert", "(", "F", "!=", "PairMap", ".", "end", "(", ")", ")", ";", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";",...
GCC
mips
MD
program_repair
CPU
622,030
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ne", "(", ...
[ "(", "const_int", "<NUM_LIT>", ")", "]", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
622,031
[ "if", "(", "MI", ")", "{" ]
[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
622,032
[ "num", ";" ]
[ "void", "addToSpilledSGPRs", "(", "unsigned", "num", ")", "{", "NumSpilledSGPRs", "+=" ]
GCC
ia64
CPP
stmt_completion
CPU
622,033
[ "==", "DImode", ")", ";" ]
[ "static", "bool", "ia64_vms_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "(", "mode", "==", "SImode", "||", "mode" ]
LLVM
AArch64
CPP
stmt_completion
CPU
622,034
[ ".", "Head", ")", ";" ]
[ "void", "AArch64ConditionalCompares", "::", "invalidateTraces", "(", ")", "{", "Traces", "->", "invalidate", "(", "CmpConv" ]
GCC
ia64
MD
stmt_completion
CPU
622,035
[ "h", ",", "false", ")" ]
[ "emit_insn", "(", "gen_pmpyshr2_u", "(", "h", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "ia64_unpack_assemble", "(", "operands", "[", "<NUM_LIT>", "]", ",", "l", "," ]
LLVM
ARM
CPP
stmt_completion
CPU
622,036
[ "++", ";" ]
[ "return", "PICLabelUId" ]
LLVM
P2
CPP
stmt_completion
MPU
622,037
[ "(", "getRegForField", "(", "s_field", ")", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getRegForField", "(", "d_field", ")", ")", ")", ";", "if", "(", "is_imm", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "s_field", ")", ")", ";", "}"...
LLVM
Hexagon
TD
next_suggestion
DSP
622,038
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
622,039
[ "}" ]
[ "static", "bool", "DCEInstruction", "(", "Instruction", "*", "I", ",", "SmallSetVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "&", "WorkList", ",", "const", "TargetLibraryInfo", "*", "TLI", ")", "{", "if", "(", "isInstructionTriviallyDead", "(", "I"...
LLVM
Hexagon
TD
next_suggestion
DSP
622,040
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Hexagon
TD
next_suggestion
DSP
622,041
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
LLVM
AArch64
CPP
next_suggestion
CPU
622,042
[ "return", "false", ";" ]
[ "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg...
GCC
mips
CPP
stmt_completion
CPU
622,043
[ "{" ]
[ "pmovmskb_s", "(", "int8x8_t", "s", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,044
[ "}" ]
[ "bool", "isRegOrImmWithInt64InputMods", "(", ")", "const", "{", "return", "isRegOrImmWithInputMods", "(", "MVT", "::", "i64", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,045
[ "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "...
[ "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should not be reloaded into", "<STR_LIT>", ")", ";", "assert", "(", "DestReg", "!=", "AMDGPU", "::", "EXEC_LO", "&&", "DestReg", "!="...
LLVM
Lanai
CPP
next_suggestion
CPU
622,046
[ "}" ]
[ "if", "(", "CallOperandVal", "==", "nullptr", ")", "return", "CW_Default", ";", "switch", "(", "*", "Constraint", ")", "{", "case", "'", "I", "'", ":", "case", "'", "J", "'", ":", "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", ...
GCC
mips
MD
next_suggestion
CPU
622,047
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
622,048
[ "if", "(", "SrcSz", "==", "<NUM_LIT>", ")", "{" ]
[ "const", "unsigned", "SrcSz", "=", "SrcVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", "&&", "DstSz", "<=", "<NUM_LIT>", "&&", "SrcSz", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected type for...
LLVM
ARM
TD
stmt_completion
CPU
622,049
[ "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ad...
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,050
[ "}" ]
[ "static", "Register", "extendRegisterMin32", "(", "CallLowering", "::", "ValueHandler", "&", "Handler", ",", "Register", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ...
LLVM
AArch64
CPP
next_suggestion
CPU
622,051
[ "return", "Error", "(", "Loc", ",", "<STR_LIT>", "expected comma before next operand", "<STR_LIT>", ")", ";" ]
[ "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")",...
LLVM
ARM
CPP
code_generation
CPU
622,052
[ "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "...
[ "Custom", "Lower", "{", "." ]
LLVM
AArch64
TD
next_suggestion
CPU
622,053
[ "def", "SImm6s1Operand", ":", "SImmScaledMemoryIndexed", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS3XForm", ":", "SDNodeXForm", "<"...
GCC
sparc
MD
stmt_completion
CPU
622,054
[ ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,055
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
PowerPC
TD
stmt_completion
CPU
622,056
[ "XT", ",", "xoaddr", ":", "$", "dst", ")", "]", ">", ";" ]
[ "def", "STIWX", ":", "PseudoXFormMemOp", "<", "(", "outs", ")", ",", "(", "ins", "vsfrc", ":", "$", "XT", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "PPCstfiwx", "f64", ":", "$" ]
LLVM
Mips
CPP
stmt_completion
CPU
622,057
[ "RegBits", ";" ]
[ "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "OffBits", "&", "<NUM_LIT>", ")", "|" ]
GCC
frv
MD
next_suggestion
VLIW
622,058
[ "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
622,059
[ "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "return", "getFrameRegister", "(", "MF", ")", ";" ]
[ "unsigned", "PPCRegisterInfo", "::", "getBaseRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
622,060
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";" ]
[ "def", "vfp_f16imm", ":", "Operand", "<", "f16", ">", ",", "PatLeaf", "<", "(", "f16", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP16Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}"...
GCC
s390
CPP
next_suggestion
MPU
622,061
[ "else", "if", "(", "DECL_ALIGN", "(", "decl", ")", "%", "<NUM_LIT>", ")", "SYMBOL_FLAG_SET_NOTALIGN4", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "const_tree", "size", "=", "TYPE_SIZE", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "unsigned", "HOST_WIDE_INT", "size_num", "=", "(", "tree_fits_uhwi_p", "(", "size", ")", "?", "tree_to_uhwi", "(", "size", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "...
LLVM
ARM
CPP
stmt_completion
CPU
622,062
[ "E", ";" ]
[ "auto", "Op", "=", "std", "::", "make_unique", "<", "ARMOperand", ">", "(", "k_ShiftedRegister", ")", ";", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShif...
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
622,063
[ "(", "dstReg", ")", ";" ]
[ "void", "AssignmentState", "::", "addXccSplit", "(", "unsigned", "srcReg", ",", "unsigned", "dstReg", ",", "unsigned", "dstSide", ",", "MachineInstr", "*", "copyInst", ")", "{", "VXcc", "[", "dstSide", "]", ".", "grow" ]
LLVM
X86
CPP
program_repair
CPU
622,064
[ "<FIXS>", "Register", "Op0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Op1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "return", "false", ";", "}", "<BUGS>", "unsigned", "Op0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Op1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<B...
GCC
rs6000
MD
stmt_completion
CPU
622,065
[ ")", "]", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>"...
LLVM
Hexagon
CPP
next_suggestion
DSP
622,066
[ "MF", "->", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", "->", "setStackAlignBaseVReg", "(", "AR", ")", ";" ]
[ "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "*", "EntryBB", "=", "&", "MF", "->", "front", "(", ")", ";", "unsigned", "AR", "=", "FuncInfo", "->", "CreateReg", "(", "MVT", "::", "i32", ")", ";", ...
GCC
xtensa
MD
program_repair
MPU
622,067
[ "<FIXS>", "&", "&", "can_create_pseudo_p", "(", ")", "<FIXE>" ]
[ "if", "(", "(", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", "&", "&", "!", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SFmode", ")", ")", "|", "|", "(", "FP_REG_P", "(", "xt_true_regnum", "...
LLVM
Hexagon
TD
next_suggestion
DSP
622,068
[ "}" ]
[ "def", "C4_fastcorner9_not", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_28...
LLVM
PowerPC
CPP
next_suggestion
CPU
622,069
[ "}", ";" ]
[ "static", "bool", "areCallingConvEligibleForTCO_64SVR4", "(", "CallingConv", "::", "ID", "CallerCC", ",", "CallingConv", "::", "ID", "CalleeCC", ")", "{", "auto", "isTailCallableCC", "=", "[", "]", "(", "CallingConv", "::", "ID", "CC", ")", "{", "return", "CC"...
LLVM
Hexagon
CPP
stmt_completion
DSP
622,070
[ "HwLen", ")", ";" ]
[ "return", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", "," ]
GCC
aarch64
CPP
stmt_completion
CPU
622,071
[ "_", "a", ")", "{" ]
[ "vcvtmq_s64_f64", "(", "float64x2_t", "_" ]
LLVM
Mips
CPP
code_generation
CPU
622,072
[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
LLVM
X86
CPP
stmt_completion
CPU
622,073
[ "i", ")", "create", "(", ")", ";" ]
[ "X86_32GOTPLT", "::", "X86_32GOTPLT", "(", "LDSection", "&", "pSection", ")", ":", "X86_32GOT", "(", "pSection", ")", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86GOTPLT0Num", ";", "++" ]
LLVM
X86
CPP
stmt_completion
CPU
622,074
[ "getValueType", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", ...
GCC
i386
MD
stmt_completion
CPU
622,075
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,076
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtu_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
GCC
m68k
MD
stmt_completion
MPU
622,077
[ ")", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
622,078
[ "case", "X86", "::", "SUB32rr", ":" ]
[ "case", "X86", "::", "CMP32rr_REV", ":", "case", "X86", "::", "CMP64i32", ":", "case", "X86", "::", "CMP64mr", ":", "case", "X86", "::", "CMP64ri32", ":", "case", "X86", "::", "CMP64ri8", ":", "case", "X86", "::", "CMP64rm", ":", "case", "X86", "::", ...
LLVM
X86
CPP
stmt_completion
CPU
622,079
[ "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";" ]
[ "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "X86", "::", "FP0", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI"...
LLVM
ARM
TD
stmt_completion
CPU
622,080
[ "$", "pred", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "OutVTI", ".", "Vec", "!", "con", "(", "inparams", ",", "(", "int_arm_mve_vshrn_predicated", "(", "InVTI", ".", "Pred", "VCCR", ":", "$", "pred", ")", ")", ")", ")", ",", "(", "OutVTI", ".", "Vec", "!", "con", "(", "o...
LLVM
ARM64
TD
stmt_completion
CPU
622,081
[ ">", "imm", ";" ]
[ "def", "v2i32_shift", ":", "BaseSIMDVectorShiftTied", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "V64", ",", "V64", ",", "vecshiftR32", ",", "asm", ",...
LLVM
Hexagon
CPP
next_suggestion
DSP
622,082
[ "BitValue", "&", "V", "=", "DefC", "[", "i", "]", ";" ]
[ "int", "ThisN", "=", "MI", ".", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Visit MI(BB#", "<STR_LIT>", "<<", "ThisN", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "MI", ";", "}", "if", "(", "MI", "....
GCC
sparc
MD
stmt_completion
CPU
622,083
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
LLVM
ARM
TD
next_suggestion
CPU
622,084
[ "}" ]
[ "def", "v4i16", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v4i16", ",", "v4i32", ",", "shr_imm16", ",", ...
LLVM
AArch64
CPP
next_suggestion
CPU
622,085
[ "}" ]
[ "void", "AArch64InstPrinter", "::", "printSVCROp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOpera...
GCC
sparc
CPP
next_suggestion
CPU
622,086
[ "}" ]
[ "data", "->", "fp_regs", "=", "true", ";", "if", "(", "bitpos", "<", "BITS_PER_WORD", ")", "data", "->", "fp_regs_in_first_word", "=", "true", ";", "}" ]
LLVM
PowerPC
TD
stmt_completion
CPU
622,087
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "BDZp", ":", "BForm_1", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "condbrtarget", ":", "$", "dst", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
622,088
[ "::", "TCRETURNr", ";" ]
[ "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "Hexagon", "::", "TCRETURNi", "||", "RetOpc", "==", "Hexagon" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,089
[ "if", "(", "MachineInstr", "*", "SrcFAbs", "=", "getOpcodeDef", "(", "AMDGPU", "::", "G_FABS", ",", "ModSrc", ",", "MRI", ")", ")", "ModSrc", "=", "SrcFAbs", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
[ "if", "(", "MachineInstr", "*", "SrcFNeg", "=", "getOpcodeDef", "(", "AMDGPU", "::", "G_FNEG", ",", "ModSrc", ",", "MRI", ")", ")", "{", "ModSrc", "=", "SrcFNeg", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
622,090
[ "<NUM_LIT>", ">", ";" ]
[ "class", "BINSL_H_ENC", ":", "MSA_3R_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
PowerPC
CPP
stmt_completion
CPU
622,091
[ "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Bad type for intrinsic!", "<STR_LIT>", ")", ";" ]
[ "break", ";", "case", "Intrinsic", "::", "ppc_vsx_lxvw4x", ":", "case", "Intrinsic", "::", "ppc_vsx_lxvd2x", ":", "{", "Value", "*", "Ptr", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Point...
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,092
[ "MI1", "=", "&", "MI", ";" ]
[ "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "auto", "IsMFMAFn", "=", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "SIInstrInfo", "::", "isMAI", "(", "MI", "...
GCC
alpha
CPP
stmt_completion
MPU
622,093
[ ";" ]
[ "rtx", "unicosmk_add_call_info_word", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL_RTX" ]
LLVM
ARM64
TD
stmt_completion
CPU
622,094
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=" ]
GCC
i386
MD
next_suggestion
CPU
622,095
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
622,096
[ ")" ]
[ "(", "zero_extend", ":", "GPI", "(", "match_operand", ":", "ALLX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,097
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AArch64
TD
stmt_completion
CPU
622,098
[ ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "FalkorWr_1VXVY_3cyc", "]", ",", "(", "instregex", "<STR_LIT>" ]
GCC
sparc
MD
next_suggestion
CPU
622,099
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]