Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
TD
next_suggestion
CPU
621,800
[ "}" ]
[ "def", "AddrMode2AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "addrmode2", ":", "MemOperand", ",", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "EncoderMethod...
LLVM
X86
CPP
next_suggestion
CPU
621,801
[ "case", "'", "P", "'", ":" ]
[ "bool", "X86ATTAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_...
LLVM
AArch64
CPP
code_generation
CPU
621,802
[ "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "bool", "IsPairwiseForm", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",",...
[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]
LLVM
GBZ80
CPP
stmt_completion
MPU
621,803
[ ")", ";" ]
[ "return", "getRegisterName", "(", "RegNo" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
621,804
[ ")", "const", "{" ]
[ "const", "PatmosRegisterInfo", "&", "getPatmosRegisterInfo", "(" ]
LLVM
SystemZ
CPP
code_generation
CPU
621,805
[ "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcmp", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "SDValue", ...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memcmp/bcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]
GCC
aarch64
CPP
code_generation
CPU
621,806
[ "static", "void", "aarch64_init_builtins", "(", ")", "{", "aarch64_general_init_builtins", "(", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", ";", "}" ]
[ "Implement", "TARGET_INIT_BUILTINS", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,807
[ ",", "OpNo", ")", ")", "/", "<NUM_LIT>", ";" ]
[ "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
621,808
[ "BackChain", ",", "MachinePointerInfo", "(", ")", ")", ";" ]
[ "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ".", "hasBackChain", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Unsupported stack frame traversal count", "<STR_LIT>",...
LLVM
Sparc
CPP
next_suggestion
CPU
621,809
[ "CommentString", "=", "<STR_LIT>", "!", "<STR_LIT>", ";" ]
[ "SparcELFMCAsmInfo", "::", "SparcELFMCAsmInfo", "(", "const", "Triple", "&", "TheTriple", ")", "{", "bool", "isV9", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "sparcv9", ")", ";", "IsLittleEndian", "=", "(", "TheTriple", ".", "g...
LLVM
AArch64
CPP
stmt_completion
CPU
621,810
[ ".", "getFixed", "(", ")", ";" ]
[ "int", "AArch64FrameLowering", "::", "getSEHFrameIndexOffset", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "const", "auto", "*", "RegInfo", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "MF", ".", ...
LLVM
X86
CPP
next_suggestion
CPU
621,811
[ "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";" ]
[ "if", "(", "CallConv", "==", "CallingConv", "::", "X86_INTR", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "X86 interrupts may not return any value", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LI...
LLVM
PowerPC
CPP
next_suggestion
CPU
621,812
[ "}" ]
[ "static", "unsigned", "getFramePointerSaveOffset", "(", "bool", "isPPC64", ",", "bool", "isDarwinABI", ")", "{", "if", "(", "isDarwinABI", ")", "return", "isPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", "U", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
621,813
[ ")", ";", "return", "NULL", ";" ]
[ "Value", "*", "X86IREmitter", "::", "visitRDSEED", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitRDSEED Unimplemented X86 visit...", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,814
[ "return", "TRI", "->", "isAGPRClass", "(", "getDataRegClass", "(", "*", "CI", ".", "I", ")", ")", "?", "TRI", "->", "getAGPRClassForBitWidth", "(", "BitWidth", ")", ":", "TRI", "->", "getVGPRClassForBitWidth", "(", "BitWidth", ")", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "&", "AMDGPU", "::", "SGPR_256RegClass", ";", "case", "<NUM_LIT>", ":", "return", "&", "AMDGPU", "::", "SGPR_512RegClass", ";", "}", "}", "unsigned", "BitWidth", "=", "<NUM_LIT>", "*", "(", "CI", ".", "Width", "+", "Pair...
GCC
sparc
MD
stmt_completion
CPU
621,815
[ ")" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
MCS51
CPP
code_generation
MPU
621,816
[ "bool", "MCS51AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "assert", "(", "(", "Count", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "NOP instructions must be 2 bytes", "<STR_LIT>", ...
[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
GCC
rs6000
MD
next_suggestion
CPU
621,817
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VCFUGED", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,818
[ "<NUM_LIT>", ";" ]
[ "def", "A4_pzxtbt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_fb65...
GCC
cris
CPP
code_generation
MPU
621,819
[ "int", "cris_side_effect_mode_ok", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "ops", ",", "int", "lreg", ",", "int", "rreg", ",", "int", "rval", ",", "int", "multop", ",", "int", "other_op", ")", "{", "int", "mult", "=", "multop", "<", "<NUM_LIT...
[ "Check", "various", "objections", "to", "the", "side-effect", ".", "Used", "in", "the", "test-part", "of", "an", "anonymous", "insn", "describing", "an", "insn", "with", "a", "possible", "side-effect", ".", "Returns", "nonzero", "if", "the", "implied", "side-e...
LLVM
AMDGPU
CPP
code_generation
GPU
621,820
[ "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getScalarType", "(", ")", "....
[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]
GCC
arm
CPP
stmt_completion
CPU
621,821
[ ",", "_", "_", "c", ")", ";" ]
[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vbslv4si", "(", "(", "int32x4_t", ")", "_", "_", "a", ",", "_", "_", "b" ]
LLVM
ARM
CPP
next_suggestion
CPU
621,822
[ "llvm_unreachable", "(", "<STR_LIT>", "unhandled opcode for narrow intrinsic", "<STR_LIT>", ")", ";" ]
[ "Intrinsic", "::", "arm_uadd8", ";", "case", "Instruction", "::", "Sub", ":", "return", "ARMCodeGenPrepare", "::", "TypeSize", "==", "<NUM_LIT>", "?", "Intrinsic", "::", "arm_usub16", ":", "Intrinsic", "::", "arm_usub8", ";", "}" ]
LLVM
Sparc
CPP
stmt_completion
CPU
621,823
[ "Op", ";" ]
[ "static", "SDValue", "LowerATOMIC_LOAD_STORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getOrdering", "(", ")", ")", ")", "return", ...
LLVM
Z80
CPP
code_generation
MPU
621,824
[ "void", "Z80InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "TRC", ",", "const", "TargetRegiste...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
GCC
rl78
MD
next_suggestion
MPU
621,825
[ "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
SystemZ
CPP
stmt_completion
CPU
621,826
[ "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "N", ")", ";" ]
[ "SDValue", "SystemZTargetLowering", "::", "combineIntDIVREM", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_L...
LLVM
X86
CPP
stmt_completion
CPU
621,827
[ "(", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "MGATHER/MSCATTER are supported on AVX-512 arch only", "<STR_LIT>", ")", ";", "MaskedScatterSDNode", "*", "N", "=", "cast", "<", "MaskedScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ...
GCC
s390
MD
program_repair
MPU
621,828
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_...
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand",...
LLVM
X86
CPP
stmt_completion
CPU
621,829
[ "GA", "->", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "if", "(", "BasePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "if", "(", "const", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "BasePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "r...
LLVM
X86
TD
stmt_completion
CPU
621,830
[ ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "HWWrite2P01", "]", ",", "(", "instrs", "FCOMPP", ",", "UCOM_FPPr" ]
GCC
rs6000
CPP
code_generation
CPU
621,831
[ "static", "bool", "rs6000_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "bool", "ret", "=", "false", ";", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SP...
[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]
GCC
mips
CPP
code_generation
CPU
621,832
[ "static", "unsigned", "HOST_WIDE_INT", "mips_asan_shadow_offset", "(", "void", ")", "{", "if", "(", "mips_abi", "==", "ABI_N32", ")", "return", "(", "HOST_WIDE_INT_1", "<<", "<NUM_LIT>", ")", ";", "if", "(", "POINTER_SIZE", "==", "<NUM_LIT>", ")", "return", "(...
[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]
LLVM
TriCore
TD
stmt_completion
MPU
621,833
[ "DataRegs", ":", "$", "fsrc", ",", "DataRegs", ":", "$", "s1", ",", "immSExt9", ":", "$", "const9", ",", "(", "i32", "TriCore_LOGIC_AND_EQ", ")", ")", ")", "]", ">", ";" ]
[ "def", "AND_EQrc", ":", "RC", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DataRegs", ":", "$", "d", ")", ",", "(", "ins", "DataRegs", ":", "$", "fsrc", ",", "DataRegs", ":", "$", "s1", ",", "s9imm", ":", "$", "const9", ")", ",", "<STR_...
LLVM
ARM
TD
stmt_completion
CPU
621,834
[ "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vm", ")", ",", "IIC_VUNAQ", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "ResTy", "(", "OpNode", ...
[ "class", "N2VQ", "<", "bits", "<", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<", "<NUM_LIT>", ">", "op11_7", "...
GCC
s390
MD
stmt_completion
MPU
621,835
[ ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI_HW_QHS", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI_HW_QHS",...
LLVM
X86
CPP
next_suggestion
CPU
621,836
[ "unsigned", "FstHalfBegin", "=", "(", "Imm", "&", "<NUM_LIT>", ")", "*", "HalfSize", ";" ]
[ "void", "DecodeVPERM2X128Mask", "(", "EVT", "VT", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "unsigned", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";" ]
GCC
or1k
CPP
code_generation
CPU
621,837
[ "static", "bool", "or", "<NUM_LIT>", "k_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", ",", "int", "*", "total", ",", "bool", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONS...
[ "Worker", "for", "TARGET_RTX_COSTS", "." ]
LLVM
ARM
CPP
code_generation
CPU
621,838
[ "bool", "ARMCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "DisableCGP", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", ...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
621,839
[ "GIComplexPatternEquiv", "<", "am_unscaled128", ">", ";" ]
[ "def", "gi_am_unscaled128", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>", ">", "," ]
GCC
i386
CPP
code_generation
CPU
621,840
[ "static", "int", "ix86_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "class1_i", ",", "reg_class_t", "class2_i", ")", "{", "enum", "reg_class", "class1", "=", "(", "enum", "reg_class", ")", "class1_i", ";", "enum", "reg_class", "class2", ...
[ "Return", "the", "cost", "of", "moving", "data", "from", "a", "register", "in", "class", "CLASS1", "to", "one", "in", "class", "CLASS2", ".", "It", "is", "not", "required", "that", "the", "cost", "always", "equal", "2", "when", "FROM", "is", "the", "sa...
LLVM
ARM
TD
stmt_completion
CPU
621,841
[ ",", "shr_imm16", ">", "{" ]
[ "def", "MVE_VSHRNi32bh", ":", "MVE_VxSHRN", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
R600
CPP
next_suggestion
GPU
621,842
[ "if", "(", "!", "isVSrc", "(", "OtherRegClass", ")", "&&", "!", "isSSrc", "(", "OtherRegClass", ")", ")", "continue", ";" ]
[ "int32_t", "Imm", "=", "analyzeImmediate", "(", "Node", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "Imm", "!=", "-", "<NUM_LIT>", "&&", "Imm", "!=", "<NUM_LIT>", ")", "{", "Immediate", "=", "Imm", ";", "}", "}...
GCC
m68k
MD
next_suggestion
MPU
621,843
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
621,844
[ ",", "FalseWeight", "=", "<NUM_LIT>", ";" ]
[ "CodeMetrics", "::", "collectEphemeralValues", "(", "L", ",", "&", "AC", ",", "EphValues", ")", ";", "CodeMetrics", "Metrics", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "Metrics", ".", "analyzeBasicBlock", "(", "B...
LLVM
Hexagon
TD
stmt_completion
DSP
621,845
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
mips
MD
stmt_completion
CPU
621,846
[ ")", ")", ")" ]
[ "(", "ior", "(", "match_test", "(", "<STR_LIT>", ")", ")", "(", "match_test", "(", "<STR_LIT>", ")", ")" ]
GCC
rs6000
CPP
stmt_completion
CPU
621,847
[ "blsi_u64", "(", "unsigned", "long", "long", "_", "_", "X", ")", "{" ]
[ "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_" ]
LLVM
SPIRV
CPP
program_repair
Virtual ISA
621,848
[ "<FIXS>", "return", "finishCreatingSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";", "<FIXE>" ]
[ ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addImm", "(", "BitWidth", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "return", "restOfCreateSPIRVType", "(", "LLVMTy", ",", "MIB", ")", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
621,849
[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "OpReg", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0Reg", ")", ";" ]
[ "case", "Instruction", "::", "LShr", ":", "OpReg", "=", "X86", "::", "SHR32rCL", ";", "break", ";", "case", "Instruction", "::", "AShr", ":", "OpReg", "=", "X86", "::", "SAR32rCL", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "OpReg", "=...
LLVM
ARM
CPP
next_suggestion
CPU
621,850
[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";" ]
[ "bool", "ARMBaseRegisterInfo", "::", "cannotEliminateFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
621,851
[ ";" ]
[ "unsigned", "getRegisterBitWidth", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
621,852
[ "while", "(", "unsigned", "n", "=", "MI", ".", "getNumOperands", "(", ")", ")", "MI", ".", "RemoveOperand", "(", "n", "-", "<NUM_LIT>", ")", ";" ]
[ "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "break", ";", "T", ".", "add...
LLVM
PowerPC
TD
stmt_completion
CPU
621,853
[ "$", "XB", ")", ")", "]", ">", ";" ]
[ "def", "XSCVDPUXWSs", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vssrc", ":", "$", "XT", ")", ",", "(", "ins", "vssrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "f32", ":", "$", "X...
LLVM
ARM
CPP
stmt_completion
CPU
621,854
[ ":" ]
[ "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "flag setting instruction only valid outside IT block", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction...
LLVM
Sparc
CPP
stmt_completion
CPU
621,855
[ "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "...
[ "std", "::", "vector", "<", "unsigned", ">", "SparcTargetLowering", "::", "getRegClassForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "!=", ...
LLVM
LoongArch
TD
stmt_completion
CPU
621,856
[ "FPR64", ">", ";" ]
[ "def", "FNMSUB_D", ":", "FP_ALU_4R", "<", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
621,857
[ ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";" ]
[ "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSGPRInitBug", ")" ]
GCC
i386
MD
next_suggestion
CPU
621,858
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "compare", ":", "CCC", "(", "neg", ":", "QI", "(", "ltu", ":", "QI", "(", "reg", ":", "CCC", "FLAGS_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")",...
LLVM
X86
CPP
stmt_completion
CPU
621,859
[ "OpMaskName", ";" ]
[ "CASE_MASK_MOVDUP", "(", "MOVDDUP", ",", "m", ")", "CASE_MASK_MOVDUP", "(", "MOVDDUP", ",", "r", ")", "CASE_MASK_MOVDUP", "(", "MOVSHDUP", ",", "m", ")", "CASE_MASK_MOVDUP", "(", "MOVSHDUP", ",", "r", ")", "CASE_MASK_MOVDUP", "(", "MOVSLDUP", ",", "m", ")", ...
LLVM
AArch64
TD
next_suggestion
CPU
621,860
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "AArch64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", ...
LLVM
AArch64
CPP
next_suggestion
CPU
621,861
[ "}" ]
[ "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "AArch64Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "ScheduleDAG...
LLVM
SystemZ
TD
stmt_completion
CPU
621,862
[ "Requires", "<", "[", "FeatureHighWord", "]", ">", ";" ]
[ "def", "STMux", ":", "StoreRXYPseudo", "<", "store", ",", "GRX32", ",", "<NUM_LIT>", ">", "," ]
GCC
sparc
MD
stmt_completion
CPU
621,863
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", ":", "DI", "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
GCC
nds32
MD
stmt_completion
CPU
621,864
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
621,865
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";" ]
[ "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_L...
GCC
aarch64
CPP
next_suggestion
CPU
621,866
[ "tree", "ftype_jcvt", "=", "build_function_type_list", "(", "intSI_type_node", ",", "double_type_node", ",", "NULL", ")", ";" ]
[ "aarch64_simd_switcher", "simd", ";", "aarch64_init_simd_builtins", "(", ")", ";", "}", "aarch64_init_crc32_builtins", "(", ")", ";", "aarch64_init_builtin_rsqrt", "(", ")", ";", "aarch64_init_rng_builtins", "(", ")", ";", "aarch64_init_data_intrinsics", "(", ")", ";" ]
GCC
loongarch
CPP
next_suggestion
CPU
621,867
[ "}" ]
[ "if", "(", "!", "isa", ")", "isa", "=", "&", "tmp", ";", "if", "(", "abi", ".", "ext", "==", "ABI_EXT_BASE", ")", "switch", "(", "abi", ".", "base", ")", "{", "case", "ABI_BASE_LP64D", ":", "case", "ABI_BASE_LP64F", ":", "case", "ABI_BASE_LP64S", ":"...
LLVM
AArch64
TD
stmt_completion
CPU
621,868
[ ";" ]
[ "class", "MRSI", ":", "RtSystemI", "<", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", "mrs_sysreg_op", ":", "$", "systemreg", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "systemreg",...
GCC
i386
MD
next_suggestion
CPU
621,869
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V4SI", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<S...
LLVM
SystemZ
CPP
stmt_completion
CPU
621,870
[ ")", ";" ]
[ "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", ...
LLVM
ARM
CPP
next_suggestion
CPU
621,871
[ "}" ]
[ "void", "setExceptionsType", "(", "ExceptionHandling", "::", "ExceptionsType", "ExType", ")", "{", "ExceptionsType", "=", "ExType", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
621,872
[ ")", "{" ]
[ "bool", "SelectAddrModeIndexedS9S128", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm" ]
LLVM
TGSI
CPP
next_suggestion
Virtual ISA
621,873
[ "for", "(", "MBBVector", "::", "const_iterator", "iterBlk", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "OrderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{" ]
[ "void", "printOrderedBlocks", "(", ")", "const", "{", "size_t", "i", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
621,874
[ "FS", ")", ";" ]
[ "HexagonSubtarget", "::", "HexagonSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "HexagonGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "Op...
GCC
mn10300
CPP
next_suggestion
MPU
621,875
[ "}" ]
[ "if", "(", "TARGET_ALLOW_SETLB", ")", "mn10300_scan_for_setlb_lcc", "(", ")", ";", "if", "(", "TARGET_ALLOW_LIW", ")", "mn10300_bundle_liw", "(", ")", ";", "}" ]
GCC
i386
CPP
stmt_completion
CPU
621,876
[ "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_slli_epi16", "(", "_", "_", "m512i", "_", "_", "...
LLVM
Hexagon
TD
next_suggestion
DSP
621,877
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
621,878
[ "Register", "Op2Reg", "=", "MI", ".", "getOperand", "(", "CommutableOpIdx2", ")", ".", "getReg", "(", ")", ";" ]
[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", ")", "{", "KMaskOp", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "TSFlags", ")", "||", "IsIntrinsic", ")", "FirstCommutableVecOp", "=", "<NUM_LIT>", ";", "LastCommutab...
LLVM
Hexagon
TD
next_suggestion
DSP
621,879
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<N...
GCC
s390
MD
stmt_completion
MPU
621,880
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DD_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
LLVM
R600
TD
program_repair
GPU
621,881
[ "<FIXS>", "op", ",", "outs", ",", "ins", ",", "opName", "#", "<STR_LIT>", "#", "asm", ",", "pat", ",", "opName", ",", "NumSrcArgs", ",", "HasMods", "<FIXE>" ]
[ "multiclass", "VOP3_Helper", "vop3", "op", ",", "string", "opName", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "dag", ">", "pat", ",", "int", "NumSrcArgs", ",", "bit", "HasMods", ">", ":", "VOP3_m", "<BUGS>", "op", ",", ...
GCC
sh
MD
stmt_completion
CPU
621,882
[ ")", "]", ")" ]
[ "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "match_operan...
LLVM
Hexagon
TD
next_suggestion
DSP
621,883
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
CPP
next_suggestion
CPU
621,884
[ "}" ]
[ "bool", "*", "yes", "=", "(", "bool", "*", ")", "xyes", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "ALTIVEC_ARG_RETURN", ")", "*", "yes", "=", "true", ";" ]
GCC
i386
MD
stmt_completion
CPU
621,885
[ "V16SI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "GATHER_SCATTER_SF_MEM_MODE", "[", "(", "V8DI", "<STR_LIT>", ")", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
621,886
[ ";" ]
[ "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "unsigned", "OffField", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "=...
LLVM
TPC
TD
next_suggestion
Virtual ISA
621,887
[ "}" ]
[ "let", "ParserMatchClass", "=", "X2AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "x2", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
621,888
[ "<NUM_LIT>", ";" ]
[ "def", "L2_loadbzw4_zomap", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ...
GCC
arm
CPP
stmt_completion
CPU
621,889
[ ")", "{" ]
[ "_", "_", "arm_vrev64q_f32", "(", "float32x4_t", "_", "_", "a" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
621,890
[ "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";" ]
[ "const", "MCFixupKindInfo", "&", "AMDGPUAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AMDGPU", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_si_sopp_b...
GCC
s390
MD
next_suggestion
MPU
621,891
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "unspec", ":", "VEC_HW", "[", "(", "match_operand", ":", "<", "non_vec", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_INSERT_AND_ZERO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
OR1K
CPP
stmt_completion
CPU
621,892
[ ",", "unsigned", "N", ")", "const", "{" ]
[ "void", "addRegOperands", "(", "MCInst", "&", "Inst" ]
LLVM
AVR
CPP
stmt_completion
MPU
621,893
[ "getImm", "(", ")", "<<", "<STR_LIT>", "\\\"", "<STR_LIT>", ";" ]
[ "O", "<<", "<STR_LIT>", "Immediate: \\\"", "<STR_LIT>", "<<", "*", "getImm", "(", ")", "<<", "<STR_LIT>", "\\\"", "<STR_LIT>", ";", "break", ";", "case", "k_Memri", ":", "{", "O", "<<", "<STR_LIT>", "Memri: \\\"", "<STR_LIT>", "<<", "getReg", "(", ")", "<<...
LLVM
AArch64
CPP
next_suggestion
CPU
621,894
[ "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "AddMI", ")", ";" ]
[ "bool", "Is32Bit", "=", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "auto", "ImmFns", "=", "selectArithImmed", "(", "RHS", ")", ";", "unsigned", "Opc", "=", "OpcTable", "[", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
621,895
[ "}" ]
[ "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "StoreOpcode", ")", ")", ".", "a...
LLVM
AArch64
TD
stmt_completion
CPU
621,896
[ ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "CMGTv4i32", "V128", ":", "$", "dst", ",", "V128", ":", "$", "src2", ",", "V128", ":", "$", "src1" ]
LLVM
X86
CPP
next_suggestion
CPU
621,897
[ "return", "true", ";" ]
[ "ISD", "::", "LoadExtType", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "!=", "ISD", "::", "NON_EXTLOAD", "&&", "ExtType", "!=", "ISD", "::", "EXTLOAD", ")", "return", "false", ";", "if", "(", "N", ".", "hasOneU...
LLVM
PTX
CPP
program_repair
GPU
621,898
[ "<FIXS>", "const", "std", "::", "string", "&", "ParamName", "=", "PM", ".", "getParamName", "(", "Param", ")", ";", "<FIXE>" ]
[ "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ParamSize", "=", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Param", "=", "PM", ".", "addReturnPa...
LLVM
Hexagon
TD
next_suggestion
DSP
621,899
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vaddb_map", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeMAPPING", ">", "{"...