Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
visium
MD
stmt_completion
Virtual ISA
622,100
[ "CC", "R_FLAGS", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<S...
GCC
rs6000
CPP
next_suggestion
CPU
622,101
[ "return", "true", ";" ]
[ "case", "LT", ":", "case", "GT", ":", "case", "LTU", ":", "case", "GTU", ":", "case", "EQ", ":", "break", ";", "default", ":", "{", "std", "::", "swap", "(", "false_cond", ",", "true_cond", ")", ";", "PUT_CODE", "(", "condition_rtx", ",", "reverse_co...
LLVM
SystemZ
CPP
next_suggestion
CPU
622,102
[ "case", "CmpMode", "::", "SignalingFP", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "}", "llvm_unreachable", "(", "<STR_LIT>", "Bad mode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETGE", ":", "switch", "(", "Mode", ")", "{", "case", "CmpMode", "::", "Int", ":", "return", "<NUM_LIT>", ";", "case",...
LLVM
CellSPU
TD
stmt_completion
MPU
622,103
[ "set", "R16C", ":", "$", "rT", ",", "(", "add", "R16C", ":", "$", "rA", ",", "i16ImmSExt10", ":", "$", "val", ")", ")", "]", ">", ";" ]
[ "def", "AHIr16", ":", "RI10Form", "<", "<NUM_LIT>", ",", "(", "outs", "R16C", ":", "$", "rT", ")", ",", "(", "ins", "R16C", ":", "$", "rA", ",", "s10imm", ":", "$", "val", ")", ",", "<STR_LIT>", ",", "IntegerOp", ",", "[", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
622,104
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Mips
TD
stmt_completion
CPU
622,105
[ "MSA128WOpnd", ">", ",", "IsCommutable", ";" ]
[ "class", "AVER_U_W_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_aver_u_w", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,106
[ "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgti_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
622,107
[ "true", ";" ]
[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,108
[ "if", "(", "!", "allowsMemoryAccessForAlignment", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ",", "*", "Store", "->", "getMemOperand", "(", ")", ")", ")", "{" ]
[ "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(...
LLVM
Hexagon
TD
next_suggestion
DSP
622,109
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ...
LLVM
Hexagon
CPP
code_generation
DSP
622,110
[ "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "Hexagon_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";", "stat...
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
LLVM
Mips
CPP
stmt_completion
CPU
622,111
[ "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr2", ")", ";" ]
[ "unsigned", "PtrLSB2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "MaskUpper", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ...
GCC
powerpcspe
CPP
next_suggestion
CPU
622,112
[ "if", "(", "REG_P", "(", "target", ")", "&&", "REGNO", "(", "target", ")", "==", "STACK_POINTER_REGNUM", ")", "return", "false", ";" ]
[ "if", "(", "!", "fusion_gpr_addis", "(", "addis_value", ",", "GET_MODE", "(", "addis_value", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", "||", "(", "GET_CODE", "(", "mem", ")", "==", "SIGN_EXTEND", ...
LLVM
AArch64
TD
next_suggestion
CPU
622,113
[ "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";" ]
[ "}", "]", ">", ";", "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", ...
LLVM
Mips
CPP
next_suggestion
CPU
622,114
[ "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]
[ "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAs...
LLVM
ARM
TD
next_suggestion
CPU
622,115
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
622,116
[ "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "v2i32", ":", "BaseSIMDFPCvtTwoVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "opc", ",", "V64", ",", "V128", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
622,117
[ "sym", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MOVZXi", "GPR64", ":", "$", "Rd", ",", "movz_symbol_g0", ":", "$" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
622,118
[ "i", ")", ";" ]
[ "if", "(", "CSz", "!=", "<NUM_LIT>", "&&", "CSz", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Cond", "[", "CSz", "-", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "P", "=", "Cond", "[", "...
LLVM
X86
TD
program_repair
CPU
622,119
[ "<FIXS>", "[", "(", "X86rep_stos", "i16", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize16", ",", "<FIXE>", "<FIXS>", "[", "(", "X86rep_stos", "i32", ")", "]", ",", "IIC_REP_STOS", ">", ",", "REP", ",", "OpSize32", ",", "<FIXE>" ]
[ "Requires", "[", "In64BitMode", "]", ">", ";", "let", "Uses", "=", "[", "AX", ",", "RCX", ",", "RDI", "]", "indef", "REP_STOSW_64", ":", "I", "<NUM_LIT>", ",", "RawFrm", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "<BUGS>", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
622,120
[ "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "Offset", ")", ";" ]
[ "SDValue", "SystemZTargetLowering", "::", "lowerBlockAddress", "(", "BlockAddressSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Node", ")", ";", "const", "BlockAddress", "*", "BA", "=", "Node", "->", "getBlockAdd...
GCC
or1k
MD
stmt_completion
CPU
622,121
[ "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "FETCHOP", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<N...
LLVM
AArch64
TD
stmt_completion
CPU
622,122
[ "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", ...
GCC
sparc
MD
next_suggestion
CPU
622,123
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
622,124
[ "<STR_LIT>", "]", ">", ",", "DwarfRegAlias", "<", "B2", ">", ";" ]
[ "def", "Q2", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "D2", "]", ",", "[", "<STR_LIT>", "," ]
LLVM
AArch64
CPP
program_repair
CPU
622,125
[ "<FIXS>", "SDValue", "LowerToPredicatedOp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "NewOp", ",", "bool", "OverrideNEON", "=", "false", ")", "const", ";", "<FIXE>" ]
[ "SDValue", "LowerVECTOR_SHUFFLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerSPLAT_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", ";", "SDValue", "LowerDUPQLane", "(", "SDValue", "O...
GCC
frv
CPP
stmt_completion
VLIW
622,126
[ ")", "op1", "=", "force_reg", "(", "GET_MODE", "(", "op0", ")", ",", "op1", ")", ";" ]
[ "machine_mode", "cc_mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE", "(", "op0", ")", "==", "CC_FPmode", "&&", "GET_CODE", "(", "op1", ")", "!=", "REG" ]
LLVM
Teak
CPP
stmt_completion
DSP
622,127
[ "<STR_LIT>", ")", ";" ]
[ "return", "D", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "a", ",", "<STR_LIT>", "ext3" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,128
[ ";" ]
[ "def", "A4_cmpbgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_02553a"...
GCC
ia64
MD
stmt_completion
CPU
622,129
[ "<STR_LIT>", ")" ]
[ "(", "define_reservation", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
622,130
[ "}" ]
[ "if", "(", "VT", "==", "MVT", "::", "f64", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";", "return", "false", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
622,131
[ "(", ")", ")", ";" ]
[ "return", "new", "WebAssemblyAsmBackend", "(", "TT", ".", "isArch64Bit" ]
LLVM
Z80
CPP
next_suggestion
MPU
622,132
[ "}" ]
[ "static", "MCInstPrinter", "*", "createZ80MCInstPrinter", "(", "const", "Triple", "&", "TT", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{",...
LLVM
AArch64
TD
next_suggestion
CPU
622,133
[ "}" ]
[ "def", "KryoWrite_4cyc_X_37ln", ":", "SchedWriteRes", "<", "[", "KryoUnitX", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
stmt_completion
CPU
622,134
[ "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
622,135
[ ", expected ", "<STR_LIT>", "+", "WebAssembly", "::", "typeToString", "(", "EVT", ".", "getValue", "(", ")", ")", ")", ";" ]
[ "if", "(", "EVT", ".", "hasValue", "(", ")", "&&", "EVT", ".", "getValue", "(", ")", "!=", "PVT", ")", "{", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", "popped ", "<STR_LIT>", ")", "+", "WebAssembly", "::", "typeToString",...
LLVM
Hexagon
TD
stmt_completion
DSP
622,136
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqi_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
LLVM
OR1K
CPP
stmt_completion
CPU
622,137
[ ";" ]
[ "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(",...
GCC
xtensa
MD
next_suggestion
MPU
622,138
[ "}", ")" ]
[ "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "{", "xtensa_expand_conditional_branch", "(", "operands", ",", "LTU", ")", "DONE" ]
LLVM
Hexagon
TD
stmt_completion
DSP
622,139
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ...
LLVM
X86
TD
stmt_completion
CPU
622,140
[ "(", "NAME", "#", "m_Int", ")", "(", "vt", "(", "IMPLICIT_DEF", ")", ")", ",", "addr", ":", "$", "src2", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "Intr", "int_cpat", ":", "$", "src2", ")", ",", "(", "!", "cast", "<", "Instruction", ">" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
622,141
[ "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(" ]
GCC
avr
MD
next_suggestion
MPU
622,142
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
622,143
[ ")", "const", "{" ]
[ "bool", "isReg", "(" ]
LLVM
ARM
TD
stmt_completion
CPU
622,144
[ "#", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift" ]
GCC
microblaze
MD
stmt_completion
MPU
622,145
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LI...
LLVM
Hexagon
TD
next_suggestion
DSP
622,146
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]
[ "class", "T_pstore_io", "<", "string", "mnemonic", ",", "RegisterClass", "RC", ",", "Operand", "ImmOp", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "PredNot", ",", "bit", "isPredNew", ",", "bit", "isH", "=", "<NUM_LIT>", ">", ":", "STInst", ...
GCC
ia64
CPP
program_repair
CPU
622,147
[ "<FIXS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "+", "ar_sizecurrent_function_outgoing_args_size", "+", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "pretend_pad_size", "=", "current_function_pretend_args_size", "%", "<NUM_LIT>", ";", "<BUGS>", "tmp", "=", "(", "size", "+", "gr_size", "+", "fr_pad_size", "+", "fr_size", "+", "pr_size", "+", "br_size", "<BUGE>", "tmp", "+=", "(", "current_function_pretend_args_si...
LLVM
ARM64
TD
next_suggestion
CPU
622,148
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
622,149
[ "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";" ]
[ "static", "uint64_t", "extractBitsForFixup", "(", "MCFixupKind", "Kind", ",", "uint64_t", "Value", ")", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "Value", ";", "switch", "(", "unsigned", "(", "Kind", ")", ")", "{", "case", "<STR_LIT...
LLVM
ARM
TD
stmt_completion
CPU
622,150
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_16", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
622,151
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Hexagon
TD
next_suggestion
DSP
622,152
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
GBZ80
CPP
stmt_completion
MPU
622,153
[ ",", "dl", ")", ";" ]
[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getTargetConsta...
GCC
i386
CPP
program_repair
CPU
622,154
[ "<FIXS>", "gcc_assert", "(", "GET_MODE", "(", "dest", ")", "==", "QImode", ")", ";", "<FIXE>" ]
[ "&&", "!", "TARGET_64BIT", ")", "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "GET_MODE", "(", "dest", ")", "!=", "QImode", ")", "abort", "(", ")", ";", "<BUGE>", "ret", "=", "ix86_expand_compare", "(", "code", ",", "&", "second_test", ",", "&", "by...
LLVM
X86
CPP
next_suggestion
CPU
622,155
[ "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{" ]
[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", ...
LLVM
PowerPC
TD
next_suggestion
CPU
622,156
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCImmZeroAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
622,157
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup5", ...
GCC
i386
CPP
next_suggestion
CPU
622,158
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtt_roundph_epi16", "(", "_", "_", "m512i", "_", ...
GCC
pa
MD
stmt_completion
CPU
622,159
[ ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "]" ]
[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "and", "(", "const_int", "<NUM_LIT>", ")", "(", "eq", "(", "const_int", "<NUM_LIT>", ")", "(", "pc" ]
GCC
powerpcspe
CPP
code_generation
CPU
622,160
[ "bool", "toc_hasher", "::", "equal", "(", "toc_hash_struct", "*", "h1", ",", "toc_hash_struct", "*", "h2", ")", "{", "rtx", "r1", "=", "h1", "->", "key", ";", "rtx", "r2", "=", "h2", "->", "key", ";", "if", "(", "h1", "->", "key_mode", "!=", "h2", ...
[ "Compare", "H1", "and", "H2", "for", "equivalence", "." ]
GCC
sparc
CPP
next_suggestion
CPU
622,161
[ "return", "word_mode", ";" ]
[ "return", "V4HImode", ";", "case", "E_QImode", ":", "return", "V8QImode", ";", "default", ":", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,162
[ "}" ]
[ "def", "J2_jumprnzpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<...
LLVM
ARM
TD
stmt_completion
CPU
622,163
[ "Dt", ",", "<STR_LIT>", ")", ",", "v2i64", ",", "ShOp", ">", ";" ]
[ "def", "v2i64", ":", "N2VQShAdd", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm64", ",", "OpcodeStr", ",", "!", "strconcat", "(" ]
GCC
pdp11
MD
next_suggestion
MPU
622,164
[ "<STR_LIT>", ")" ]
[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SETI", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,165
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC"...
LLVM
PowerPC
CPP
program_repair
CPU
622,166
[ "<FIXS>", "case", "PPC", "::", "ANDIo", ":", "NewOpcode", "=", "PPC", "::", "ANDI8o", ";", "break", ";", "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDIS8o", ";", "break", ";", "<FIXE>" ]
[ "case", "PPC", "::", "ORI", ":", "NewOpcode", "=", "PPC", "::", "ORI8", ";", "break", ";", "case", "PPC", "::", "ORIS", ":", "NewOpcode", "=", "PPC", "::", "ORIS8", ";", "break", ";", "case", "PPC", "::", "AND", ":", "NewOpcode", "=", "PPC", "::", ...
LLVM
Mips
CPP
stmt_completion
CPU
622,167
[ "Slot", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "ReverseIter", "(", "Slot", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Fil...
LLVM
Hexagon
TD
next_suggestion
DSP
622,168
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";" ]
GCC
sh
MD
program_repair
CPU
622,169
[ "<FIXS>", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult...
LLVM
MMIX
TD
stmt_completion
CPU
622,170
[ "mh_imm", ":", "$", "yz", ")", ">", ";" ]
[ "def", "ANDMH", ":", "Wyde2op", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "(", "ins" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
622,171
[ ";" ]
[ "void", "WebAssemblyPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "<STR_LIT>", "WebAssembly uses no regalloc!", "<STR_LIT>", ")", ";", "addRegAllocPasses", "(", "true", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,172
[ "}" ]
[ "if", "(", "Use", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", ")", "return", "SDValue", "(", ")", ";", "++", "NumUsers", ";", "if", "(", "NumUsers", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "}", "SDValue", "MulLHS...
GCC
loongarch
CPP
stmt_completion
CPU
622,173
[ "<NUM_LIT>", ",", "(", "v4u32", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmax_wu", "(", "(", "v4u32", ")", "_" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
622,174
[ "}" ]
[ "let", "ParserMatchClass", "=", "X2AsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "x2", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
622,175
[ "_", "_", "u", ".", "_", "_", "a", "[", "<NUM_LIT>", "]", "=", "_", "_", "A", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castph128_ph512", "(", "_", "_", "m128h", "_", "_", "...
LLVM
Hexagon
TD
next_suggestion
DSP
622,176
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
X86
CPP
stmt_completion
CPU
622,177
[ "&&", "IsSext", "(", "RHS", ")", ";" ]
[ "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i16", ")", "return", "SDValue", ...
GCC
aarch64
CPP
next_suggestion
CPU
622,178
[ "else", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ")", ";" ]
[ "machine_mode", "mode", "=", "aarch64_reg_save_mode", "(", "regno", ")", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ...
LLVM
X86
CPP
code_generation
CPU
622,179
[ "bool", "X86TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "assert", "(", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "isSimple", "("...
[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,180
[ "if", "(", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_C_V2FP16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_INLINE_AC_V2FP16", "||", "OperandType", "==", "AMDGPU", "::", "OPERAND_REG_IMM_V2FP16", ")", "return", "AMDGPU", "::", "isInlinableLite...
[ "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "isInlinableLiteral32", "(", "Val", ",", "hasInv2PiInlineImm", "(", ")", ")", ";", "case", "<NUM_LIT>", ":", "{", "const", "unsigned", "OperandType", "=", "Desc", ".", "OpInfo", "[", "OpIdx", "]", ".", "O...
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,181
[ "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "(", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ...
LLVM
ARM
TD
next_suggestion
CPU
622,182
[ "}", "]", ",", "hi16", ">", ";" ]
[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "~", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm16_31", ":", "ImmLeaf", "<...
LLVM
AMDGPU
CPP
next_suggestion
GPU
622,183
[ "SDValue", "CvtSrc1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "SL", ",", "MVT", "::", "f32", ",", "Src1", ")", ";" ]
[ "if", "(", "SDValue", "FastLowered", "=", "lowerFastUnsafeFDIV", "(", "Op", ",", "DAG", ")", ")", "return", "FastLowered", ";", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", ...
GCC
v850
MD
next_suggestion
MPU
622,184
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT...
GCC
aarch64
MD
stmt_completion
CPU
622,185
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_code" ]
LLVM
AArch64
CPP
next_suggestion
CPU
622,186
[ "SDValue", "Hi", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "const", "unsigned", "char", "MO_NC", "=", ...
GCC
stormy16
MD
stmt_completion
CPU
622,187
[ "]", ")" ]
[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
M680x0
CPP
stmt_completion
MPU
622,188
[ "::", "SUB32rr", ";" ]
[ "static", "unsigned", "getSUBrrOpcode", "(", ")", "{", "return", "M680x0" ]
GCC
c6x
MD
next_suggestion
VLIW
622,189
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "trunc_int_for_mode", "(", "val", ",", "HImode", ")", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ...
LLVM
Hexagon
TD
stmt_completion
DSP
622,190
[ "<NUM_LIT>", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",",...
GCC
m68k
CPP
code_generation
MPU
622,191
[ "static", "poly_int64", "m68k_return_pops_args", "(", "tree", "fundecl", ",", "tree", "funtype", ",", "poly_int64", "size", ")", "{", "return", "(", "(", "TARGET_RTD", "&&", "(", "!", "fundecl", "||", "TREE_CODE", "(", "fundecl", ")", "!=", "IDENTIFIER_NODE", ...
[ "On", "the", "68000", ",", "the", "RTS", "insn", "can", "not", "pop", "anything", ".", "On", "the", "68010", ",", "the", "RTD", "insn", "may", "be", "used", "to", "pop", "them", "if", "the", "number", "of", "args", "is", "fixed", ",", "but", "if", ...
GCC
arm
MD
stmt_completion
CPU
622,192
[ "<STR_LIT>", ")" ]
[ "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ...
GCC
aarch64
CPP
stmt_completion
CPU
622,193
[ "_", "_", "b", ")", ";" ]
[ "return", "_", "_", "aarch64_vdupq_laneq_s16", "(", "_", "_", "a", "," ]
LLVM
ARM64
TD
stmt_completion
CPU
622,194
[ "AssemblerPredicate", "<", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", "HasFPARMv8", ":", "Predicate", "<", "<STR_LIT>", ">", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
622,195
[ "}" ]
[ "def", "A2_vmaxh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "E...
GCC
arm
MD
stmt_completion
CPU
622,196
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
LLVM
X86
CPP
stmt_completion
CPU
622,197
[ "i", ")", "{" ]
[ "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "bool", "hasExp", "=", "false", ";", "bool", "hasRIP", "=", "false", ";", "for", "(", "unsigned", ...
LLVM
ARM64
TD
next_suggestion
CPU
622,198
[ "}" ]
[ "def", "Xrx", ":", "BaseAddSubEReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64sp", ",", "GPR64sp", ",", "arith_extended_reg32to64", "<", "i64", ">", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
622,199
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]
[ "class", "BaseFPCondSelect", "<", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ...