Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
stmt_completion
CPU
623,100
[ "Size1", ")", ";" ]
[ "int64_t", "LdStDelta", "=", "StDispImm", "-", "LdDispImm", ";", "for", "(", "auto", "inst", ":", "BlockingStoresDisp", ")", "{", "LdDisp2", "=", "inst", ".", "first", ";", "StDisp2", "=", "inst", ".", "first", "+", "LdStDelta", ";", "Size1", "=", "std",...
GCC
i386
MD
stmt_completion
CPU
623,101
[ "<NUM_LIT>", ")", "," ]
[ "{", "int", "mask", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_mmx_pshufw_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "(", "mask", ">", ">", "<NUM_LIT>",...
GCC
i386
CPP
program_repair
CPU
623,102
[ "<FIXS>", "tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "<FIXE>" ]
[ "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "end_2_label", ")", ",", "pc_rtx", ")", ";", "<BUGS>", "tmp", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "tm...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
623,103
[ ",", "RegScavenger", "*", "RS", ")", "const", "{" ]
[ "void", "WebAssemblyFrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF" ]
LLVM
X86
CPP
program_repair
CPU
623,104
[ "<FIXS>", "<FIXE>", "<FIXS>", "MO", ".", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "}", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "<BUGS>", "bool", "MayNeedFarStub", "=", "(", "Is64BitMode", "&&", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "||", "TM", ".", "getSubtarget", "X86Subtarget", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
623,105
[ "}" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "isFrameIndexOp", "(", "Node", "->", ...
LLVM
Hexagon
TD
next_suggestion
DSP
623,106
[ "bits", "<", "<NUM_LIT>", ">", "Vx32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vy32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>"...
LLVM
Mips
CPP
code_generation
CPU
623,107
[ "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAn...
[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]
LLVM
R600
TD
stmt_completion
GPU
623,108
[ "Inst", ";" ]
[ "class", "Enc32", "<", "dag", "outs", ",", "dag", "ins", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSI", "<", "outs", ",", "ins", ",", "asm", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">" ]
GCC
rs6000
MD
stmt_completion
CPU
623,109
[ "V8HI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "VSX_SPLAT_COUNT", "[", "(", "V16QI", "<STR_LIT>", ")", "(" ]
GCC
i386
CPP
stmt_completion
CPU
623,110
[ "_", "a", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_castsi512_ph", "(", "_", "_", "m512i", "_", "_", "a",...
GCC
aarch64
CPP
stmt_completion
CPU
623,111
[ "_", "_", "a", ";" ]
[ "return", "(", "uint8x8_t", ")" ]
GCC
i386
CPP
code_generation
CPU
623,112
[ "void", "x86_output_aligned_bss", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ")", "{", "if", "(", "(", "ix86_cmodel", "==", "CM_MEDIUM", "||", "ix86_...
[ "Utility", "function", "for", "targets", "to", "use", "in", "implementing", "ASM_OUTPUT_ALIGNED_BSS", "." ]
GCC
i386
MD
next_suggestion
CPU
623,113
[ "<STR_LIT>" ]
[ "(", "vec_duplicate", ":", "V8HF", "(", "float_truncate", ":", "HF", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V8HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NU...
GCC
mmix
CPP
program_repair
CPU
623,114
[ "<FIXS>", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "<STR_LIT>", "L", "<STR_LIT>", ",", "<STR_LIT>", "ML", "<STR_LIT>", ",", "<STR_LIT>", "MH", "<STR_LIT>", ",", "<STR_LIT>", "H", "<STR_LIT>", "}", ";", "<FIXE>" ]
[ "const", "char", "*", "mainop", ";", "HOST_WIDEST_INT", "value", ";", "{", "<BUGS>", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "<STR_LIT>", "L", "<STR_LIT>", ",", "<STR_LIT>", "ML", "<STR_LIT>", ",", "<STR_LIT>", "MH", "<STR_LIT>", ",",...
GCC
mips
MD
program_repair
CPU
623,115
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[...
LLVM
AMDGPU
TD
stmt_completion
GPU
623,116
[ ">", "(", "NAME", "#", "<STR_LIT>", ")", ">", ";" ]
[ "def", "_BOTHEN_gfx10", ":", "MTBUF_Real_gfx10", "<", "op", ",", "!", "cast", "<", "MTBUF_Pseudo" ]
GCC
i386
MD
program_repair
CPU
623,117
[ "<FIXS>", "(", "fix", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "fix", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>",...
LLVM
AArch64
CPP
stmt_completion
CPU
623,118
[ "return", "<STR_LIT>", "AArch64ISD::WrapperLarge", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::Call", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::FPMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return"...
LLVM
Hexagon
CPP
next_suggestion
DSP
623,119
[ "}", ")", ";" ]
[ "HII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "...
LLVM
ARM
TD
stmt_completion
CPU
623,120
[ ",", "Sched", "<", "[", "WriteVLD3", "]", ">", ";" ]
[ "def", "VLD1q8HighTPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD1x3", ">" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
623,121
[ "(", "*", "TUL", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_NONE", ",", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "!", "TUL", ")", ";", "TUL", "=", "new", "(", "TypeUnitsAndLanes", ")", ";", "(", "*", "TUL", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", "=", "UnitsAndLanes", "(", "CVI_XLANE", "|", "CVI_SHIFT", "|", "CVI_MPY0", "|", "CVI_MPY1", ",",...
LLVM
Hexagon
TD
program_repair
DSP
623,122
[ "<FIXS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", "in", "<FIXE>" ]
[ "Requires", "[", "HasV4T", "]", ">", ";", "<BUGS>", "let", "mayStore", "=", "<NUM_LIT>", ",", "neverHasSideEffects", "=", "<NUM_LIT>", ",", "isPredicated", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "STriw_indexed_cdnPt_nv_V4", ":", "NVInst_V4", "(", "outs", ")", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
623,123
[ "else", "if", "(", "!", "ANDISVal", ")", "TotalVal", "=", "ANDIVal", ";" ]
[ "}", "else", "{", "return", "false", ";", "}", "}", "else", "if", "(", "VRI", ".", "Repl32", "!=", "BG", ".", "Repl32", ")", "{", "return", "false", ";", "}", "return", "VRI", ".", "RLAmt", "==", "EffRLAmt", ";", "}", ";", "for", "(", "auto", "...
LLVM
AArch64
TD
program_repair
CPU
623,124
[ "<FIXS>", "Sched", "[", "!", "if", "(", "Q", ",", "WriteVq", ",", "WriteVd", ")", "]", ">", "{", "<FIXE>" ]
[ "(", "ins", "regtype", ":", "$", "Rd", ",", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "rottype", ":", "$", "rot", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", ...
LLVM
TPC
TD
stmt_completion
Virtual ISA
623,125
[ ">", "src", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "TPCImm", "<", "Isrc", ">", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$"...
LLVM
X86
TD
program_repair
CPU
623,126
[ "<FIXS>", "VEX", ",", "VVVV", ",", "Sched", "[", "SchedWriteVarVecShift", ".", "XMM", "]", ">", ";", "<FIXE>", "<FIXS>", "VEX", ",", "VVVV", ",", "Sched", "[", "SchedWriteVarVecShift", ".", "XMM", ".", "Folded", ",", "<FIXE>", "<FIXS>", "VEX", ",", "VVVV...
[ "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "vt128", "(", "OpNode", "VR128", ":", "$", "src1", ",", "(", "vt128", "VR128", ":", "$", "src2", ")", ")", ")", ")", "]", ">", ...
LLVM
Mips
CPP
code_generation
CPU
623,127
[ "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "DEB...
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
LLVM
Hexagon
TD
program_repair
DSP
623,128
[ "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "mulhs", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ")", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "mulhu"...
[ "def", "MPY", ":", "MInst", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "d...
GCC
rs6000
MD
program_repair
CPU
623,129
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "...
LLVM
X86
TD
program_repair
CPU
623,130
[ "<FIXS>", "EVEX_4V", ",", "Sched", "[", "sched", ",", "ReadDefault", ",", "ReadInt2Fpu", "]", ">", ";", "<FIXE>" ]
[ "(", "OpNode", "(", "DstVT", ".", "VT", "DstVT", ".", "RC", ":", "$", "src1", ")", ",", "SrcRC", ":", "$", "src2", ",", "(", "i32", "FROUND_CURRENT", ")", ")", ")", "]", ">", ",", "<BUGS>", "EVEX_4V", ",", "Sched", "[", "sched", "]", ">", ";", ...
LLVM
AMDGPU
CPP
code_generation
GPU
623,131
[ "void", "SIScheduleDAGMI", "::", "schedule", "(", ")", "{", "SmallVector", "<", "SUnit", "*", ",", "<NUM_LIT>", ">", "TopRoots", ",", "BotRoots", ";", "SIScheduleBlockResult", "Best", ",", "Temp", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Pr...
[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
623,132
[ "arm_neon_vst3lane", ":" ]
[ "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ",",...
LLVM
X86
CPP
next_suggestion
CPU
623,133
[ "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "BC", ")", ";" ]
[ "case", "ISD", "::", "BITCAST", ":", "{", "SDValue", "VSrc", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "VSrc", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
623,134
[ "return", "llvm", "::", "join", "(", "Slots", ",", "StringRef", "(", "<STR_LIT>", ", ", "<STR_LIT>", ")", ")", ";" ]
[ "static", "std", "::", "string", "SlotMaskToText", "(", "unsigned", "SlotMask", ")", "{", "SmallVector", "<", "std", "::", "string", ",", "HEXAGON_PRESHUFFLE_PACKET_SIZE", ">", "Slots", ";", "for", "(", "unsigned", "SlotNum", "=", "<NUM_LIT>", ";", "SlotNum", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
623,135
[ "Imm", ")", ";" ]
[ "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", "," ]
LLVM
ARM
TD
next_suggestion
CPU
623,136
[ "}" ]
[ "def", "v8i8", ":", "N2VDShIns", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm8", ",", "N2RegVShRFrm", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "v8i8", ",", "NEONvsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "...
LLVM
AArch64
TD
stmt_completion
CPU
623,137
[ ",", "ZPR16", ">", ";" ]
[ "def", "_H", ":", "sve_int_perm_rev", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "asm" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
623,138
[ "const", "{" ]
[ "bool", "bundled", "(", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
623,139
[ ":", "X86", "::", "LEA32r", ";" ]
[ "return", "IsLP64", "?", "X86", "::", "LEA64r" ]
LLVM
MBlaze
CPP
program_repair
MPU
623,140
[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "MBlaze.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "define", "DEBUG_TYPE", "<STR_LIT>", "asm-printer", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "MBlaze.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "MBlazeInstPrinter.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/MC/MCInst.h", "<...
GCC
i386
CPP
next_suggestion
CPU
623,141
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_sll_epi64", "(", "_", "_", "m512i", "_", "_", "W...
GCC
microblaze
CPP
next_suggestion
MPU
623,142
[ "}" ]
[ "rtx", "mem_rtx", ";", "if", "(", "microblaze_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "GP_REG_FIRST", "+", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", ")", ")", ";", "return", ";", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
623,143
[ ">>", "<NUM_LIT>", ";" ]
[ "auto", "&", "QII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "&", ">", "(", "*", "getInstrInfo", "(", ")", ")", ";", "if", "(", "QII", ".", "isHVXVec", "(", "SrcInst", ")", "||", "useBSBScheduling", "(", ")", ")", "Latency", "=", "(", "L...
LLVM
ARM
CPP
code_generation
CPU
623,144
[ "bool", "ARMTargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "&", "TLO", ...
[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]
LLVM
X86
CPP
next_suggestion
CPU
623,145
[ "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";" ]
[ "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v8i16", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
623,146
[ "}" ]
[ "void", "PPCInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ...
LLVM
ARM
TD
next_suggestion
CPU
623,147
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_...
LLVM
ARM
CPP
next_suggestion
CPU
623,148
[ "}" ]
[ "const", "ARMSubtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";" ]
GCC
mips
MD
stmt_completion
CPU
623,149
[ "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ...
GCC
rs6000
MD
next_suggestion
CPU
623,150
[ "UNSPEC_DSCRI", "]", ")" ]
[ "UNSPEC_DENBCD", "UNSPEC_DXEX", "UNSPEC_DIEX", "UNSPEC_DSCLI" ]
LLVM
Hexagon
TD
stmt_completion
DSP
623,151
[ "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT...
LLVM
Hexagon
TD
next_suggestion
DSP
623,152
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "def", "L4_ploadrhf_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pv4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",",...
GCC
mips
MD
program_repair
CPU
623,153
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LOONGSON_PMADD", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>" ]
GCC
pa
MD
stmt_completion
CPU
623,154
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LI...
LLVM
PowerPC
CPP
stmt_completion
CPU
623,155
[ "PtrVT", ",", "StackSlot", ",", "Four", ")", ";" ]
[ "EVT", "NodeTys", "[", "]", "=", "{", "MVT", "::", "f64", ",", "MVT", "::", "Glue", "}", ";", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")",...
GCC
m68k
MD
program_repair
MPU
623,156
[ "<FIXS>", "{", "<FIXE>" ]
[ "&", "&", "(", "logval", "=", "exact_log2", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ">", "=", "<NUM_LIT>", "&", "&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "offsettable_memref_p", "(", ...
GCC
i386
CPP
stmt_completion
CPU
623,157
[ "_", "mmask16", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_broadcast_i32x2", "(", "_", "_", "m512i", "_", "_"...
LLVM
Hexagon
CPP
stmt_completion
DSP
623,158
[ "&", "MI", ")", "const", "{" ]
[ "bool", "HexagonInstrInfo", "::", "isV60VectorInstruction", "(", "const", "MachineInstr" ]
LLVM
Mips
TD
stmt_completion
CPU
623,159
[ ",", "FCUNE_D_DESC", ";" ]
[ "def", "FCUNE_D", ":", "FCUNE_D_ENC" ]
GCC
c6x
MD
next_suggestion
VLIW
623,160
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")...
LLVM
ARM
TD
stmt_completion
CPU
623,161
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "read", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-...
LLVM
Mips
CPP
stmt_completion
CPU
623,162
[ "DAG", ",", "Subtarget", ".", "isLittle", "(", ")", ")", ";" ]
[ "StoreSDNode", "*", "SD", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "EVT", "MemVT", "=", "SD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "(", "SD", "->", "g...
GCC
i386
CPP
stmt_completion
CPU
623,163
[ ")", "_", "mm_cvtpd_ps", "(", "_", "_", "m128d", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
623,164
[ ",", "imm", ":", "$", "lane", ")", ",", "addrmode6", ":", "$", "addr", ",", "am6offset", ":", "$", "offset", ")", ")", "]", ";" ]
[ "let", "Pattern", "=", "[", "(", "set", "GPR", ":", "$", "wb", ",", "(", "StoreOp", "(", "ExtractOp", "(", "Ty", "QPR", ":", "$", "src", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
623,165
[ "<FIXS>", "return", "PARSED_DST_IDX", "[", "Kind", "]", "+", "ParsedOpXSrcNum", ";", "<FIXE>", "<FIXS>", "unsigned", "getParsedSrcIndex", "(", "unsigned", "SrcIdx", ",", "bool", "ComponentHasSrc2Acc", ")", "const", "{", "<FIXE>", "<FIXS>", "if", "(", "ComponentHas...
[ "}", "unsigned", "getParsedDstIndex", "(", ")", "const", "{", "<BUGS>", "return", "PARSED_DST_IDX", "[", "Kind", "]", "+", "OpXSrcNum", ";", "<BUGE>", "}", "<BUGS>", "unsigned", "getParsedSrcIndex", "(", "unsigned", "SrcIdx", ")", "const", "{", "<BUGE>", "asse...
GCC
i386
CPP
stmt_completion
CPU
623,166
[ "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ",", "_", "_", "m256", "_", "_", "C", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_fmsubadd_ps", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
623,167
[ "Name", ";" ]
[ "int", "NumOps", "=", "<NUM_LIT>", ";", "int", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "OpName", ":", "{", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ",", "AMDGPU", "::", "OpName...
LLVM
AArch64
CPP
next_suggestion
CPU
623,168
[ "I", ".", "eraseFromParent", "(", ")", ";" ]
[ "unsigned", "ListReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ArgsAddrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "BuildMI",...
LLVM
Mips
CPP
stmt_completion
CPU
623,169
[ "BB", ")", ";" ]
[ "SLTu", "=", "Mips", "::", "SLTu_MM", ";", "OR", "=", "STI", "->", "hasMips32r6", "(", ")", "?", "Mips", "::", "OR_MMR6", ":", "Mips", "::", "OR_MM", ";", "MOVN", "=", "Mips", "::", "MOVN_I_MM", ";", "MOVZ", "=", "Mips", "::", "MOVZ_I_MM", ";", "SE...
GCC
pdp11
CPP
code_generation
MPU
623,170
[ "bool", "pdp11_expand_operands", "(", "rtx", "*", "operands", ",", "rtx", "exops", "[", "]", "[", "<NUM_LIT>", "]", ",", "int", "opcount", ",", "pdp11_action", "*", "action", ",", "pdp11_partorder", "or", "der", ")", "{", "int", "words", ",", "op", ",", ...
[ "Expand", "multi-word", "operands", "(", "SImode", "or", "DImode", ")", "into", "the", "2", "or", "4", "corresponding", "HImode", "operands", ".", "The", "number", "of", "operands", "is", "given", "as", "the", "third", "argument", ",", "and", "the", "requi...
GCC
arm
MD
stmt_completion
CPU
623,171
[ ")" ]
[ "(", "unspec", ":", "VQ2BF", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_VST4B", ")", ")", "]", "<STR_LIT>", "{", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "ops", "[", "...
GCC
arm
CPP
stmt_completion
CPU
623,172
[ "_", "_", "a", ")", "{" ]
[ "vld1q_u8", "(", "const", "uint8_t", "*" ]
GCC
aarch64
CPP
stmt_completion
CPU
623,173
[ "_", "o", ")", ";" ]
[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv8hi", "(", "_", "_", "o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "builtin_aarch64_st2v8hi", "(", "(", "_", "_", "builtin_aarc...
LLVM
AMDGPU
CPP
next_suggestion
GPU
623,174
[ "llvm_unreachable", "(", "<STR_LIT>", "unknown register size", "<STR_LIT>", ")", ";" ]
[ "return", "AMDGPU", "::", "SI_SPILL_V96_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V160_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", ...
GCC
h8300
MD
next_suggestion
MPU
623,175
[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "cc0", ")", "(", "const_int", ...
GCC
rs6000
MD
stmt_completion
CPU
623,176
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
623,177
[ "if", "(", "IP", "==", "B", ")", "break", ";" ]
[ "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList",...
LLVM
Mips
CPP
next_suggestion
CPU
623,178
[ "}" ]
[ "unsigned", "getACC64DSPReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "Mips", "::", "AC...
LLVM
Hexagon
TD
next_suggestion
DSP
623,179
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "def", "L2_loadruh_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", "...
LLVM
Hexagon
TD
next_suggestion
DSP
623,180
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Mu", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
623,181
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
AArch64
CPP
next_suggestion
CPU
623,182
[ "}" ]
[ "if", "(", "!", "MI", "||", "MI", "->", "getParent", "(", ")", "!=", "&", "MBB", "||", "(", "unsigned", ")", "MI", "->", "getOpcode", "(", ")", "!=", "CombineOpc", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneNonDBGUse", "(", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
623,183
[ "}" ]
[ "if", "(", "CallConv", "==", "CallingConv", "::", "AMDGPU_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "!", "Arg", "->", "Flags", ".", "isByVal", "(", ")", "&&", "PSInputNum", "<=", "<NUM_LIT>", ")", "{", "bool", "SkipArg", "...
GCC
rs6000
CPP
next_suggestion
CPU
623,184
[ "shmask", "=", "vec_cmplt", "(", "rshift", ",", "shmax", ")", ";" ]
[ "_", "_", "vector", "_", "_", "bool", "int", "shmask", ";", "const", "_", "_", "v4su", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4su", "result", ";", "rshift", "=", "vec_splat", "(", ...
GCC
i386
CPP
stmt_completion
CPU
623,185
[ "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vgf2p8mulb_v16qi", "(", "(", "_", "_", "v16qi", ")", "_", "_" ]
LLVM
Mips
CPP
next_suggestion
CPU
623,186
[ "return", "ResNode", ";" ]
[ "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "getGlobalBaseReg", "(", ")", ";", "case", "ISD", "::", "LOAD", ":", "case", "ISD", "::", "STORE", ":", "assert", "(", "cast", "...
LLVM
X86
TD
stmt_completion
CPU
623,187
[ ">", ",", "OpSize16", ";" ]
[ "def", "XCHG16ar", ":", "I", "<", "<NUM_LIT>", ",", "AddRegFrm", ",", "(", "outs", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_XCHG_REG" ]
LLVM
Mips
TD
stmt_completion
CPU
623,188
[ ";" ]
[ "dag", "OutOperandList", "=", "(", "outs", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128CROpnd", ":", "$", "cd", ",", "GPR32Opnd", ":", "$", "rs", ")", ";", "string", "AsmString", "=", "<STR_LIT>", ";", "InstrItinClass", "Itinerary", "=", "N...
GCC
mips
CPP
next_suggestion
CPU
623,189
[ "}" ]
[ "else", "if", "(", "GENERATE_DIVIDE_TRAPS", ")", "{", "output_asm_insn", "(", "s", ",", "operands", ")", ";", "s", "=", "<STR_LIT>", "teq\\t%2,%.,7", "<STR_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", "%(bne\\t%2,%.,1f", "<STR_LIT>", ",", ...
LLVM
Mips
CPP
next_suggestion
CPU
623,190
[ "if", "(", "MO", ".", "getType", "(", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";" ]
[ "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "<<", "StringRef", "(", "utohexstr", "(", "MO", ".", "getImm", "(", ")", ")...
LLVM
AMDGPU
CPP
next_suggestion
GPU
623,191
[ "initializeSIPreEmitPeepholePass", "(", "*", "PR", ")", ";" ]
[ "initializeR600ExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initializeR600VectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initializeAMDGPUDAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombi...
GCC
i386
MD
next_suggestion
CPU
623,192
[ "<NUM_LIT>", "<NUM_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
623,193
[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQ_BHSI", "[", "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC
rs6000
CPP
stmt_completion
CPU
623,194
[ ";", "}", ";" ]
[ "unsigned", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "aa", ";", "aa", ".", "v", "=", "(", "vector", "unsigned", "int", ")", "(", "a", ")", ";", "if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "b", ")", "{", "SPU_HALT_ACTION" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
623,195
[ "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";" ]
[ "return", "LowerVACOPY", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "STACKRESTORE", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "PPCSubTarget", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "r...
LLVM
Tile64
TD
stmt_completion
VLIW
623,196
[ "SrcA", ")", "]", ">", ";" ]
[ "def", "JALR", ":", "InstCtrT64", "<", "(", "outs", ")", ",", "(", "ins", "T64GPRF", ":", "$", "SrcA", ",", "variable_ops", ")", ",", "<STR_LIT>", ",", "[", "(", "T64_jalr", "T64GPRF", ":", "$" ]
GCC
rs6000
CPP
next_suggestion
CPU
623,197
[ "tree", "attr_list", "=", "TYPE_ATTRIBUTES", "(", "fntype", ")", ";" ]
[ "if", "(", "decl", ")", "fntype", "=", "TREE_TYPE", "(", "decl", ")", ";", "else", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "if", "(", "TARGET_ALTIVEC_ABI", "&&", "TARGET_ALTIVEC_VRSAVE", "&&", "!...
LLVM
Hexagon
TD
next_suggestion
DSP
623,198
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
GCC
i386
CPP
next_suggestion
CPU
623,199
[ "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";" ]
[ "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "!", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")"...