Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
stmt_completion
CPU
626,100
[ "VT", ")", ";" ]
[ "return", "VT", ".", "isScalableVector", "(", ")", "&&", "isTypeLegal", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,101
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
ARM
TD
stmt_completion
CPU
626,102
[ "<STR_LIT>", ";" ]
[ "class", "VLD2", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "RegisterOperand", "VdTy", ",", "InstrItinClass", "itin", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>",...
LLVM
AMDGPU
CPP
code_generation
GPU
626,103
[ "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+fp64...
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
GCC
xtensa
MD
next_suggestion
MPU
626,104
[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
[ "(", "fix", ":", "SI", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM
ARM
TD
program_repair
CPU
626,105
[ "<FIXS>", ":", "XI", "oops", ",", "iops", ",", "AddrModeNone", ",", "SizeSpecial", ",", "IndexModeNone", ",", "BranchMisc", ",", "<FIXE>" ]
[ "class", "JTI", "bits", "<NUM_LIT>", ">", "opcod", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "dag", ">", "pattern", ">", "<BUGS>", ":", "XI", "opcod", ",", "oops", ",", "iops", ",", "AddrModeNone", ",", "SizeSpecial", ...
GCC
pa
MD
stmt_completion
CPU
626,106
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,107
[ "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "CondPhysReg", ")", ".", "addReg", "(", "CondReg", ")", ";" ]
[ "if", "(", "!", "isVCC", "(", "CondReg", ",", "*", "MRI", ")", ")", "{", "if", "(", "MRI", "->", "getType", "(", "CondReg", ")", "!=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "CondPhysReg", "=", "AMDGPU", "::", ...
GCC
rx
CPP
stmt_completion
CPU
626,108
[ ";" ]
[ "if", "(", "!", "RX_REG_P", "(", "base", ")", "||", "!", "CONST_INT_P", "(", "index", ")", ")", "return", "false", ";", "return", "IN_RANGE", "(", "INTVAL", "(", "index", ")", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ...
GCC
sh
CPP
next_suggestion
CPU
626,109
[ "i", "=", "PREV_INSN", "(", "i", ")", ";" ]
[ "if", "(", "i", "==", "NULL", "||", "i", "==", "PREV_INSN", "(", "BB_HEAD", "(", "bb", ")", ")", ")", "continue", ";", "if", "(", "any_condjump_p", "(", "i", ")", "&&", "onlyjump_p", "(", "i", ")", ")", "{", "try_optimize_cbranch", "(", "i", ")", ...
GCC
i386
CPP
stmt_completion
CPU
626,110
[ ")", "_", "_", "Z", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmadd52huq256", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(", "_", "_", "v4di", ")", "_", "_", "Y", ",", "(", "_", "_", "v4di" ]
GCC
i386
CPP
stmt_completion
CPU
626,111
[ "_", "mm_mask_cmpge_epu32_mask", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,112
[ ",", "(", "INST8B", "VPR64", ":", "$", "src", ",", "VPR64", ":", "$", "Rn", ",", "VPR64", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8i8", "(", "int_arm_neon_vbsl", "(", "v8i8", "VPR64", ":", "$", "src", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rn", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rm", ")", ")", ")" ]
GCC
i386
CPP
next_suggestion
CPU
626,113
[ "else", "*", "update", "=", "build2", "(", "MODIFY_EXPR", ",", "integer_type_node", ",", "exceptions_var", ",", "exceptions_sse", ")", ";" ]
[ "hold_mod_val", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "hold_mod_val", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ")", ";", "tree", "hold_assign_mod", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_no...
GCC
rs6000
CPP
next_suggestion
CPU
626,114
[ "}" ]
[ "rtx", "tmp", "=", "gen_reg_rtx", "(", "shift_mode", ")", ";", "idx", "=", "convert_modes", "(", "shift_mode", ",", "idx_mode", ",", "idx", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_ashl", "(", "tmp", ",", "idx", ",", "GEN_INT", "(", "shift", ...
GCC
mips
MD
stmt_completion
CPU
626,115
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit" ]
GCC
nios2
CPP
stmt_completion
MPU
626,116
[ "PROP_rtl_split_insns", ")", "&&", "!", "reload_completed", ";" ]
[ "static", "bool", "nios2_large_constant_allowed", "(", "void", ")", "{", "return", "!", "(", "cfun", "->", "curr_properties", "&" ]
GCC
spu
MD
stmt_completion
MPU
626,117
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "TI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_operand", ":", "SI", "...
LLVM
ARM
CPP
next_suggestion
CPU
626,118
[ "Writer", "->", "addRelocation", "(", "nullptr", ",", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";" ]
[ "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedV...
GCC
sparc
CPP
program_repair
CPU
626,119
[ "<FIXS>", "with", "operands", "OPERANDS", ".", "This", "is", "very", "similar", "to", "the", "preceding", "<FIXE>" ]
[ "}", "char", "*" ]
GCC
mips
MD
stmt_completion
CPU
626,120
[ ")", ")" ]
[ "(", "not", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
626,121
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createWebAssemblyFixIrreducibleControlFlow", "(", ")", "{", "return", "new", "WebAssemblyFixIrreducibleControlFlow", "(", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,122
[ "while", "(", "++", "Start", "<=", "End", ")", "VSCCLRM", ".", "addReg", "(", "ARM", "::", "S0", "+", "Start", ",", "RegState", "::", "Define", ")", ";" ]
[ "int", "Start", "=", "-", "<NUM_LIT>", ",", "End", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "S", "=", "<NUM_LIT>", ",", "E", "=", "ClearRegs", ".", "size", "(", ")", ";", "S", "!=", "E", ";", "++", "S", ")", "{", "if", "(", "ClearRegs", ...
GCC
v850
MD
stmt_completion
MPU
626,123
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,124
[ "<NUM_LIT>", ">", ";" ]
[ "let", "ParserMatchClass", "=", "SVELogicalImmNotOperand", "<" ]
LLVM
R600
CPP
next_suggestion
GPU
626,125
[ "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SELECT", ",", "SL", ",", "MVT", "::", "f64", ",", "And", ",", "One", ",", "Zero", ")", ";" ]
[ "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FTRUNC", ",", "SL", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "MVT", "::", "f64"...
LLVM
AArch64
TD
next_suggestion
CPU
626,126
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
626,127
[ ".", "addReg", "(", "NewExec", ")", ";" ]
[ "for", "(", "unsigned", "PieceIdx", "=", "<NUM_LIT>", ";", "PieceIdx", "!=", "NumPieces", ";", "++", "PieceIdx", ")", "{", "Register", "UnmergePiece", "=", "Unmerge", ".", "getReg", "(", "PieceIdx", ")", ";", "Register", "CurrentLaneOpReg", ";", "if", "(", ...
GCC
i386
MD
program_repair
CPU
626,128
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
626,129
[ "MIB", ")", ";" ]
[ "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Expected G_FCONSTANT", "<STR_LIT>", ")", ";", "const", "ConstantFP", "*", "FPImm", "=", "I", ".", "getOperan...
GCC
arm
CPP
stmt_completion
CPU
626,130
[ ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "arm_vrev64q_m_f32", "(", "_", "_", "inactive", ",", "_", "_", "a" ]
LLVM
AArch64
CPP
next_suggestion
CPU
626,131
[ "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createAArch64MCInstPrinter", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "createAArch64InstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createAArch64MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "("...
GCC
m32c
CPP
stmt_completion
MPU
626,132
[ ")", "{" ]
[ "else", "if", "(", "bank_switch_p", "(", "cfun", "->", "decl", ")", ")", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%<bank_switch%> has no effect on non-interrupt functions", "<STR_LIT>", ")", ";", "reg_save_size", "=", "m32c_pushm_popm", "(", "PP_justcount",...
LLVM
Hexagon
TD
next_suggestion
DSP
626,133
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,134
[ "}" ]
[ "def", "A2_orp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc...
LLVM
Mips
CPP
next_suggestion
CPU
626,135
[ "}" ]
[ "MCELFStreamer", "*", "createMipsELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ",", "b...
LLVM
Hexagon
TD
next_suggestion
DSP
626,136
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isPredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", ...
LLVM
AMDGPU
TD
next_suggestion
GPU
626,137
[ "bits", "<", "<NUM_LIT>", ">", "offset", ";" ]
[ "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "SubtargetPredicate", "=", "ds", ".", "SubtargetPredicate", ";", "let", "AsmMatchConverter", "=", "ds", ".", "AsmMatchConverter", ";", "bits", "<", "<NUM_LIT>", ">", ...
LLVM
ARM
CPP
next_suggestion
CPU
626,138
[ "switch", "(", "Reg", ")", "{" ]
[ "static", "inline", "bool", "isARMArea3Register", "(", "unsigned", "Reg", ",", "bool", "isIOS", ")", "{", "using", "namespace", "ARM", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
626,139
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Sources", ".", "size", "(", ")", ";", "++", "i", ")", "ShuffleOps", "[", "i", "]", "=", "Sources", "[", "i", "]", ".", "ShuffleVec", ";" ]
[ "if", "(", "SrcEltTy", "==", "SmallestEltTy", ")", "continue", ";", "assert", "(", "ShuffleVT", ".", "getVectorElementType", "(", ")", "==", "SmallestEltTy", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", ...
GCC
arm
MD
next_suggestion
CPU
626,140
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
CSKY
CPP
stmt_completion
CPU
626,141
[ "const", "{" ]
[ "bool", "hasPushPop", "(", ")" ]
GCC
arm
CPP
stmt_completion
CPU
626,142
[ "call_used_regs", "[", "regno", "+", "<NUM_LIT>", "]", ")", ")", "{" ]
[ "for", "(", "regno", "=", "FIRST_VFP_REGNUM", ";", "regno", "<", "LAST_VFP_REGNUM", ";", "regno", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "||", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "!", ...
GCC
bfin
MD
stmt_completion
DSP
626,143
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,144
[ "=", "<STR_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_...
LLVM
ARM
CPP
program_repair
CPU
626,145
[ "<FIXS>", "case", "ISD", "::", "XOR", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "<FIXE>" ]
[ "case", "ISD", "::", "SUB", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return"...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
626,146
[ "}" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Candidate MOV_32_64 instruction:", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "isMovFrom32Def", "(", "&", "MI", ")", ")", "continue", ";", "LLV...
LLVM
Mips
TD
stmt_completion
CPU
626,147
[ "$", "rd", ",", "GPR32Opnd", ":", "$", "rt", ")", ",", "<NUM_LIT>", ">", ",", "ISA_MIPS3", ";" ]
[ "def", ":", "MipsInstAlias", "<", "<STR_LIT>", ",", "(", "DSRLV", "GPR64Opnd", ":", "$", "rd", ",", "GPR64Opnd", ":" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
626,148
[ "}" ]
[ "if", "(", "LS2", ".", "isBottom", "(", ")", "||", "LS2", ".", "isProperty", "(", ")", ")", "return", "false", ";", "APInt", "A", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS2", ".", "size", "(", ")", ";", "++", "i", ...
LLVM
AArch64
TD
stmt_completion
CPU
626,149
[ "<NUM_LIT>", ">", ";" ]
[ "def", "FalseLanesUndef", ":", "FalseLanesEnum", "<" ]
LLVM
BPF
CPP
program_repair
Virtual ISA
626,150
[ "<FIXS>", "void", "BTFDebug", "::", "visitBasicType", "(", "const", "DIBasicType", "*", "BTy", ",", "uint32_t", "&", "TypeId", ")", "{", "<FIXE>" ]
[ "return", "Id", ";", "}", "<BUGS>", "void", "BTFDebug", "::", "visitBasicType", "(", "const", "DIBasicType", "*", "BTy", ")", "{", "<BUGE>", "uint32_t", "Encoding", "=", "BTy", "->", "getEncoding", "(", ")", ";", "if", "(", "Encoding", "!=", "dwarf", "::...
LLVM
TPC
TD
next_suggestion
Virtual ISA
626,151
[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
[ "let", "Switches", "=", "sw", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "SrcExtra", "=", "{", "<NUM_LIT>", ",", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "PredAddress", "=", "pred", "{"...
GCC
sparc
CPP
program_repair
CPU
626,152
[ "<FIXS>", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "fp", ")", ";", "<FIXE>" ]
[ "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_clobber", "(", "hard_frame_pointer_rtx", ")", ";", "emit_clobber", "(", "frame_pointer_rtx", ")", ";", "<BUGS>", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "...
LLVM
Hexagon
CPP
program_repair
DSP
626,153
[ "<FIXS>", "case", "Hexagon", "::", "S4_pstoreritnew_abs", ":", "<FIXE>", "<FIXS>", "DecodePredRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "<FIXE>", "<FIXS>", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", ...
[ "case", "Hexagon", "::", "S4_pstorerif_abs", ":", "case", "Hexagon", "::", "S4_pstorerit_abs", ":", "case", "Hexagon", "::", "S4_pstorerifnew_abs", ":", "<BUGS>", "case", "Hexagon", "::", "S4_pstoreritnew_abs", ":", "{", "<BUGE>", "Value", "=", "insn", "&", "UIN...
LLVM
ARM64
TD
next_suggestion
CPU
626,154
[ "}" ]
[ "class", "EncodedI", "<", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "ARM64Inst", "<", "NormalFrm", ",", "cstr", ">", "{", "let", "Pattern", "=", "pattern", ";", "let", "Size", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
626,155
[ "sign_extend", "zero_extend", "]", ")" ]
[ "(", "define_code_iterator", "ANY_EXTEND", "[", "sign_extend", "zero_extend", "]", ")", "(", "define_code_iterator", "ANY_EXTEND2", "[" ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,156
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
ARM
CPP
stmt_completion
CPU
626,157
[ "S", ",", "<STR_LIT>", "unexpected token in operand", "<STR_LIT>", ")", ";" ]
[ "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,158
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
626,159
[ "unsigned", "ResultReg", "=", "createResultReg", "(", "DestVT", "==", "MVT", "::", "i32", "?", "&", "<STR_LIT>", "::", "<STR_LIT>", ":", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOpe...
LLVM
Hexagon
TD
stmt_completion
DSP
626,160
[ "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_a56825", "{" ]
[ "def", "A2_orp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,161
[ "}" ]
[ "++", "OpOffset", ";", "}", "castBufferRsrcArgToV4I32", "(", "MI", ",", "B", ",", "<NUM_LIT>", "+", "OpOffset", ")", ";", "Register", "RSrc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "const", "...
LLVM
Hexagon
TD
next_suggestion
DSP
626,162
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
microblaze
MD
next_suggestion
MPU
626,163
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", ")", ")" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", ")" ]
GCC
s390
MD
stmt_completion
MPU
626,164
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set...
GCC
aarch64
MD
next_suggestion
CPU
626,165
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
626,166
[ "Result", "[", "Dst", "]", "=", "PVReg", ";" ]
[ "int", "LastDstChan", "=", "-", "<NUM_LIT>", ";", "do", "{", "bool", "isTrans", "=", "false", ";", "int", "BISlot", "=", "getSlot", "(", "*", "BI", ")", ";", "if", "(", "LastDstChan", ">=", "BISlot", ")", "isTrans", "=", "true", ";", "LastDstChan", "...
GCC
i386
CPP
program_repair
CPU
626,167
[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "c-family/c-common.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "tm_p.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "config.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "system.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "coretypes.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "tm.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "alias.h", "...
GCC
i386
CPP
stmt_completion
CPU
626,168
[ "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "_", "C", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpdpbusd_v4si", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
626,169
[ ";" ]
[ "for", "(", "const", "NodeSet", "&", "S", ":", "Rel", ")", "if", "(", "S", ".", "count", "(", "N", ")", ")", "return", "&", "S", ";", "return", "nullptr" ]
GCC
s390
CPP
code_generation
MPU
626,170
[ "static", "void", "annotate_constant_pool_refs", "(", "rtx", "*", "x", ")", "{", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "gcc_assert", "(", "GET_CODE", "(", "*", "x", ")", "!=", "SYMBOL_REF", "||", "!", "CONSTANT_POOL_ADDRESS_P", "("...
[ "Annotate", "every", "literal", "pool", "reference", "in", "X", "by", "an", "UNSPEC_LTREF", "expression", ".", "Fix", "up", "MEMs", "as", "required", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
626,171
[ "let", "isNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_tstbit0_f_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", ...
GCC
xtensa
CPP
next_suggestion
MPU
626,172
[ "else", "{" ]
[ "static", "void", "xtensa_asm_trampoline_template", "(", "FILE", "*", "stream", ")", "{", "bool", "use_call0", "=", "(", "TARGET_CONST16", "||", "TARGET_ABSOLUTE_LITERALS", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\t.begin no-transform\\n", "<STR_LIT>",...
GCC
arm
MD
stmt_completion
CPU
626,173
[ "<STR_LIT>", ")", ")", ")", ")", ")" ]
[ "[", "(", "set", "(", "reg", ":", "<", "CC_EXTEND", ">", "CC_REGNUM", ")", "(", "compare", ":", "<", "CC_EXTEND", ">", "(", "SE", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "plus", ":", "DI", "...
LLVM
Hexagon
TD
next_suggestion
DSP
626,174
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
VE
CPP
stmt_completion
CPU
626,175
[ "||", "BRKIND", "(", "BRCFD", ")", "||", "BRKIND", "(", "BRCFS", ")", ";" ]
[ "using", "namespace", "llvm", "::", "VE", ";", "(", "Opc", "==", "NAME", "#", "#", "rr", "||", "Opc", "==", "NAME", "#", "#", "rr_nt", "||", "Opc", "==", "NAME", "#", "#", "rr_t", "||", "\\", "Opc", "==", "NAME", "#", "#", "ir", "||", "Opc", ...
GCC
rs6000
MD
next_suggestion
CPU
626,176
[ "}", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "CR6_REGNO", ")", "(", "unspec", ":", "CC", "[", "(", "eq", ":", "CC", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operan...
LLVM
ARM64
TD
next_suggestion
CPU
626,177
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
626,178
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", "...
LLVM
MCS51
CPP
next_suggestion
MPU
626,179
[ "return", "MCDisassembler", "::", "Success", ";" ]
[ "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DecodeGPR8RegisterClass", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,180
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
BPF
CPP
stmt_completion
Virtual ISA
626,181
[ "&", "PM", ")", "{" ]
[ "TargetPassConfig", "*", "BPFTargetMachine", "::", "createPassConfig", "(", "PassManagerBase" ]
LLVM
AArch64
TD
program_repair
CPU
626,182
[ "<FIXS>", "}", "<FIXE>" ]
[ "def", ":", "Pat", "(", "i64", "(", "int_aarch64_sme_get_tpidr2", ")", ")", ",", "(", "MRS", "<NUM_LIT>", ")", ">", ";", "<BUGS>", "}", "<BUGE>", "multiclass", "CoalescerBarrierPseudo", "RegisterClass", "rc", ",", "list", "ValueType", ">", "vts", ">", "{", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
626,183
[ "return", "true", ";" ]
[ "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")",...
GCC
bfin
MD
next_suggestion
DSP
626,184
[ "(", "ior", "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "optab", "[", "(", "and", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "op", "[", "(", "and", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
626,185
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
arm
MD
program_repair
CPU
626,186
[ "<FIXS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "\t", "\t", "(", "match_operand", ":", "QHSD", "<NUM_LIT>", "<STR_LIT>", ")", "\t", "\t", "(", "match_operand", ":", "QHSD", "<NUM_LIT>", "<STR_LIT>", ")", "\t", "\t", "(", "mat...
[ "}", ")", "(", "define_expand", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "\t", "\t", "(", "match_operand", ":", "QHSD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "\t", "(", "match_operand", ":",...
GCC
mips
MD
next_suggestion
CPU
626,187
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
626,188
[ "=", "<STR_LIT>", ";" ]
[ "def", "CondCode", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM
Mips
CPP
next_suggestion
CPU
626,189
[ "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";" ]
[ "static", "void", "combineAwayG_UNMERGE_VALUES", "(", "LegalizationArtifactCombiner", "&", "ArtCombiner", ",", "MachineInstr", "&", "MI", ",", "GISelChangeObserver", "&", "Observer", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "UpdatedDefs", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
626,190
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeq_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
626,191
[ "}" ]
[ "bool", "HexagonInstrInfo", "::", "isNewValueStore", "(", "unsigned", "Opcode", ")", "const", "{", "const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<S...
GCC
i386
CPP
stmt_completion
CPU
626,192
[ ")", "{" ]
[ "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "{", "return", "(", "VALID_SSE_REG_MODE", "(", "mode", ")", "||", "VALID_SSE2_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE", "(", "mode", ")", "||", "VALID_MMX_REG_MODE_3DNOW", "(", "mode", ")", ")"...
GCC
rs6000
CPP
code_generation
CPU
626,193
[ "static", "void", "rs6000_darwin64_record_arg_advance_recurse", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ")", "{", "tree", "f", ";", "for", "(", "f", "=", "TYPE_FIELDS", "(", "type", ")", ";", "f", ";", "f...
[ "The", "darwin64", "ABI", "calls", "for", "us", "to", "recurse", "down", "through", "structs", ",", "looking", "for", "elements", "passed", "in", "registers", ".", "Unfortunately", ",", "we", "have", "to", "track", "int", "register", "count", "here", "also",...
GCC
sparc
CPP
stmt_completion
CPU
626,194
[ "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "i64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpsub64", "(", "_", "_", "i64", "_", "_", "A", "...
LLVM
ARM
CPP
next_suggestion
CPU
626,195
[ "}" ]
[ "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClas...
LLVM
Patmos
CPP
stmt_completion
VLIW
626,196
[ ")", ")", "{" ]
[ "bool", "Changed", "=", "false", ";", "SmallSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "FillerInstrs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Filling slots in BB#", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "...
GCC
i386
MD
stmt_completion
CPU
626,197
[ "V8SF", "V4DF", "]", ")" ]
[ "(", "define_mode_iterator", "V_256", "[", "V32QI", "V16HI", "V8SI", "V4DI" ]
GCC
rs6000
CPP
next_suggestion
CPU
626,198
[ "rs6000_add_stmt_cost", "(", "loop_vinfo", ",", "(", "void", "*", ")", "data", ",", "shift_cnt", ",", "scalar_stmt", ",", "NULL", ",", "NULL_TREE", ",", "<NUM_LIT>", ",", "vect_body", ")", ";" ]
[ "unsigned", "int", "shift_cnt", "=", "<NUM_LIT>", ";", "FOR_EACH_VEC_ELT", "(", "LOOP_VINFO_LENS", "(", "loop_vinfo", ")", ",", "num_vectors_m1", ",", "rgc", ")", "if", "(", "rgc", "->", "type", ")", "shift_cnt", "+=", "num_vectors_m1", "+", "<NUM_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
626,199
[ "w12_15", ")", ";" ]
[ "return", "_", "_", "builtin_arm_crypto_sha256su1", "(", "_", "_", "tw0_3", ",", "_", "_", "w8_11", ",", "_", "_" ]