Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
TPC
CPP
stmt_completion
Virtual ISA
627,200
[ "const", "{" ]
[ "bool", "isMemRI", "(", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
627,201
[ ")", ";" ]
[ "void", "assignValueToAddress", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "unsigned", "RegIndex", ",", "Register", "Addr", ",", "uint64_t", "MemSize", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", ...
GCC
pa
MD
stmt_completion
CPU
627,202
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "DF", "(", "neg", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF",...
GCC
arm
CPP
program_repair
CPU
627,203
[ "<FIXS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "PLUS", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]
[ "*", "cost", "=", "COSTS_N_INSNS", "(", "insns", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "insns", "*", "extra_cost", "->", "alu", ".", "arith", ";", "<BUGS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", "...
GCC
frv
CPP
next_suggestion
VLIW
627,204
[ "}" ]
[ "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "inner", ")", ";", "i", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "emit_move_insn", "(", "simplify_gen_subre...
GCC
i386
MD
next_suggestion
CPU
627,205
[ "<STR_LIT>" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[...
LLVM
AArch64
TD
stmt_completion
CPU
627,206
[ ",", "DwarfRegAlias", "<", "B2", ">", ";" ]
[ "def", "H2", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "B2", "]", ">" ]
GCC
arm
CPP
stmt_completion
CPU
627,207
[ "outval", ")", ")", ";" ]
[ "rtx", "ref", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "outval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "base", ",", "scratch", ";", "HOST_WIDE_INT", "offset", "=", "<NUM_LIT>", ";", "if", "(", "SUBREG_P", "(", "ref", ")", ")", ...
LLVM
M68k
CPP
stmt_completion
MPU
627,208
[ "DL", ",", "VTs", ",", "Ops", ")", ";" ]
[ "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "OR", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_...
LLVM
X86
CPP
stmt_completion
CPU
627,209
[ ")", ";" ]
[ "return", "new", "X86PreTileConfig", "(" ]
GCC
stormy16
MD
next_suggestion
CPU
627,210
[ "<STR_LIT>" ]
[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ...
LLVM
SystemZ
TD
next_suggestion
CPU
627,211
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
[ "class", "InstRSLb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM
ARM64
TD
stmt_completion
CPU
627,212
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM
PowerPC
CPP
program_repair
CPU
627,213
[ "<FIXS>", "while", "(", "(", "ArgOffset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "ArgOffset", "+=", "PtrByteSize", ";", "if", "(", "GPR_idx", "!=", "Num_GPR_Regs", ")", "GPR_idx", "++", ";", "}", "<FIXE>", "<FIXS>", "+", "VR_idx", ";", "<FIX...
[ "case", "MVT", "::", "v16i8", ":", "case", "MVT", "::", "v2f64", ":", "case", "MVT", "::", "v2i64", ":", "<BUGS>", "<BUGE>", "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "unsigned", "VReg", "=", "(", "ObjectVT", "==", "MVT", "::", "v2f64", "||...
GCC
i386
CPP
program_repair
CPU
627,214
[ "<FIXS>", "#", "include", "<STR_LIT>", "c-family/c-common.h", "<STR_LIT>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "c-family/c-pragma.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "tree.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "tm_p.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "flags.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "c-common.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "ggc...
LLVM
X86
CPP
stmt_completion
CPU
627,215
[ ")", "{", "return", "IsSubReg", "(", "RegA", ",", "Reg", ")", ";", "}", ")", ")", "return", "true", ";" ]
[ "return", "TRI", ".", "isSuperOrSubRegisterEq", "(", "RegA", ",", "RegB", ")", ";", "}", ";", "if", "(", "!", "ST", ".", "is64Bit", "(", ")", ")", "return", "llvm", "::", "any_of", "(", "SmallVector", "<", "MCRegister", ">", "{", "X86", "::", "EAX", ...
GCC
i386
CPP
stmt_completion
CPU
627,216
[ "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmovzxdq512_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8di", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
627,217
[ "}" ]
[ "}", "return", "StringSwitch", "<", "MipsABIInfo", ">", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", "mips1", "<STR_LIT>", ",", "MipsABIInfo", "::", "O32", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "mips2", "<STR_LIT>", ",", "MipsABIInfo", "::", "...
LLVM
Mips
CPP
program_repair
CPU
627,218
[ "<FIXS>", "!", "IsShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos", ",", "SMSize", ")", ")", "<FIXE>" ]
[ "uint64_t", "SMPos", ",", "SMSize", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Mask", ")", ")", "||", "<BUGS>", "!", "IsShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ",", "SMPos", ",", "...
GCC
nds32
MD
next_suggestion
CPU
627,219
[ "|", "|", "satisfies_constraint_Iu15", "(", "op", ")" ]
[ "|", "|", "satisfies_constraint_Izeh", "(", "op", ")", "|", "|", "satisfies_constraint_Ixls", "(", "op", ")", "|", "|", "satisfies_constraint_Ix11", "(", "op", ")", "|", "|", "satisfies_constraint_Ibms", "(", "op", ")", "|", "|", "satisfies_constraint_Ifex", "("...
GCC
i386
MD
program_repair
CPU
627,220
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "d...
LLVM
X86
CPP
next_suggestion
CPU
627,221
[ "return", "<NUM_LIT>", ";" ]
[ "return", "<NUM_LIT>", ";", "case", "X86", "::", "GR32RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "VR128RegClassID", ":", "return", "...
GCC
avr
MD
stmt_completion
MPU
627,222
[ "]", ")" ]
[ "(", "define_mode_iterator", "ALL8", "[", "DI", "DQ", "UDQ", "DA", "UDA", "TA", "UTA" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
627,223
[ "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";" ]
[ "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L" ]
LLVM
XCore
CPP
stmt_completion
MPU
627,224
[ ",", "CompareSSIOffset", ")", ";" ]
[ "SpillList", ".", "push_back", "(", "StackSlotInfo", "(", "EHSlot", "[", "<NUM_LIT>", "]", ",", "MFI", "->", "getObjectOffset", "(", "EHSlot", "[", "<NUM_LIT>", "]", ")", ",", "TL", "->", "getExceptionSelectorRegister", "(", "PersonalityFn", ")", ")", ")", "...
LLVM
Mips
TD
stmt_completion
CPU
627,225
[ "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "class", "EI_MMR6_ENC", ":", "EIDI_MMR6_ENC", "<" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
627,226
[ "<<", "<STR_LIT>", " w/feature ", "<STR_LIT>", "<<", "Other", ".", "Features", "<<", "'", "\\n", "'", ")", ";" ]
[ "static", "void", "collectDependencies", "(", "const", "SwitchInfo", "&", "E", ",", "std", "::", "vector", "<", "DependencyRecord", ">", "&", "V", ")", "{", "for", "(", "auto", "&", "Other", ":", "AllSwitches", ")", "for", "(", "auto", "&", "D", ":", ...
LLVM
AArch64
CPP
next_suggestion
CPU
627,227
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " with instructions:\\n ", "<STR_LIT>", ")", ";" ]
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Remove load instruction:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "LoadI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>"...
LLVM
AArch64
TD
stmt_completion
CPU
627,228
[ ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL64", ":", "$", "imm", ")", ")", ")", "]", ">", "{" ]
[ "def", "d", ":", "BaseSIMDScalarShift", "<", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "FPR64", ",", "FPR64", ",", "vecshiftL64", ",", "asm", ",", "[", "(", "set", "(", "i64"...
LLVM
ARM
TD
stmt_completion
CPU
627,229
[ ";" ]
[ "class", "AI_exta_rrot_np", "<", "bits", "<", "<NUM_LIT>", ">", "opcod", ",", "string", "opc", ">", ":", "AExtI", "<", "opcod", ",", "(", "outs", "GPRnopc", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPRnopc", ":", "$", "R...
LLVM
JVM
CPP
stmt_completion
Virtual ISA
627,230
[ "Index", ")", ";" ]
[ "if", "(", "isa", "<", "StructType", ">", "(", "CompType", ")", ")", "{", "assert", "(", "isa", "<", "ConstantInt", ">", "(", "*", "Offset", ")", "&&", "<STR_LIT>", "Variable offset used for field access", "<STR_LIT>", ")", ";", "unsigned", "PadOffset", "=",...
LLVM
MBlaze
CPP
code_generation
MPU
627,231
[ "MBlazeTargetLowering", "::", "ConstraintType", "MBlazeTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", ...
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
627,232
[ "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{" ]
[ "def", "A2_vsubub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$" ]
LLVM
Hexagon
TD
next_suggestion
DSP
627,233
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
LLVM
AMDGPU
TD
next_suggestion
GPU
627,234
[ "let", "ALUInst", "=", "<NUM_LIT>", ";" ]
[ "let", "src1_neg", "=", "<NUM_LIT>", ";", "let", "src1_abs", "=", "<NUM_LIT>", ";", "let", "write", "=", "<NUM_LIT>", ";", "let", "omod", "=", "<NUM_LIT>", ";", "let", "clamp", "=", "<NUM_LIT>", ";", "let", "last", "=", "<NUM_LIT>", ";", "let", "bank_swi...
LLVM
AArch64
TD
next_suggestion
CPU
627,235
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", "#", "width", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "width", "#", "<STR_LIT>", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
627,236
[ "op", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "let", "Inst", "=" ]
GCC
rs6000
MD
program_repair
CPU
627,237
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VIshort", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "...
LLVM
Hexagon
TD
next_suggestion
DSP
627,238
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
627,239
[ "}" ]
[ "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "Lo", "=", "DAG", ".", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
627,240
[ "unsigned", "Sub", "=", "(", "Opc", "==", "Hexagon", "::", "A4_combineir", ")", "?", "Hexagon", "::", "subreg_loreg", ":", "Hexagon", "::", "subreg_hireg", ";" ]
[ "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "case", "Hexagon", "::", "A2_tfr", ":", "case", "Hexagon"...
LLVM
Hexagon
TD
next_suggestion
DSP
627,241
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
Hexagon
TD
next_suggestion
DSP
627,242
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Nt8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Nt8", ";" ]
LLVM
X86
TD
stmt_completion
CPU
627,243
[ "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "]", ">", ";" ]
[ "def", "XMM27", ":", "X86Reg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", ",", "DwarfRegNum", "<", "[", "<NUM_LIT>", "," ]
GCC
sparc
MD
stmt_completion
CPU
627,244
[ ")", "]", ")" ]
[ "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
MD
next_suggestion
CPU
627,245
[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "V2SI", "(", "and", ":", "V2SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
program_repair
CPU
627,246
[ "<FIXS>", "emit_insn", "(", "gen_truncxfsf2_i387_noop_unspec", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op1", ")", ")", "<FIXE>" ]
[ "emit_insn", "(", "gen_fpremxf4", "(", "op1", ",", "op2", ",", "op1", ",", "op2", ")", ")", "ix86_emit_fp_unordered_jump", "(", "label", ")", "<BUGS>", "emit_insn", "(", "gen_truncxfsf2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op1", ")", ")", "<BUGE...
GCC
frv
MD
program_repair
VLIW
627,247
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "if_then_else", ":", "QI", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_t...
LLVM
Hexagon
TD
stmt_completion
DSP
627,248
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
Hexagon
CPP
next_suggestion
DSP
627,249
[ "Range", ".", "intersect", "(", "getOffsetRange", "(", "Rd", ",", "*", "Op", ".", "getParent", "(", ")", ")", ")", ";" ]
[ "OffsetRange", "Range", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MRI", "->", "use_operands", "(", "Rd", ".", "Reg", ")", ")", "{", "if", "(", "Rd", "!=", "Register", "(", "Op", ")", ")", "return", "OffsetRange", "::", "zero", "(",...
LLVM
Hexagon
TD
next_suggestion
DSP
627,250
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
OR1K
CPP
code_generation
CPU
627,251
[ "MachineBasicBlock", "*", "OR1KTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreacha...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
LLVM
ARM64
CPP
next_suggestion
CPU
627,252
[ "}" ]
[ "computeInsertionPoints", "(", "Val", ",", "InsertPtsPerFunc", ")", ";", "return", "insertDefinitions", "(", "Val", ",", "InsertPtsPerFunc", ")", ";" ]
GCC
arm
CPP
next_suggestion
CPU
627,253
[ "return", "_", "_", "builtin_neon_vfmsl_lane_lowv4sf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "index", ")", ";" ]
[ "vfmlslq_laneq_low_f16", "(", "float32x4_t", "_", "_", "r", ",", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ",", "const", "int", "_", "_", "index", ")", "{", "_", "_", "builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "_", "_", "in...
LLVM
AArch64
TD
stmt_completion
CPU
627,254
[ "<", "am_indexed8", ">", ";" ]
[ "def", "gi_am_indexed8", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>", ">", ",", "GIComplexPatternEquiv" ]
LLVM
X86
CPP
stmt_completion
CPU
627,255
[ ")", ")", ";" ]
[ "unsigned", "FP", "=", "(", "PVT", "==", "MVT", "::", "i64", ")", "?", "X86", "::", "RBP", ":", "X86", "::", "EBP", ";", "unsigned", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", ...
LLVM
ARM
TD
stmt_completion
CPU
627,256
[ "OtherVT", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";" ]
[ "def", "SDT_ARMBrcond", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVT", "<", "<NUM_LIT>", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
627,257
[ "AddrList", ".", "emplace_back", "(", "CI", ")", ";" ]
[ "for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "AddrList", ":", "MergeableInsts", ")", "{", "if", "(", "AddrList", ".", "front", "(", ")", ".", "InstClass", "==", "CI", ".", "InstClass", "&&", "AddrList", ".", "front", "(", ")", ".", ...
LLVM
ARM
CPP
program_repair
CPU
627,258
[ "<FIXS>", "static", "Value", "*", "isSSATMinMaxPattern", "(", "Instruction", "*", "Inst", ",", "const", "APInt", "&", "Imm", ")", "{", "<FIXE>" ]
[ "}", "<BUGS>", "static", "bool", "isSSATMinMaxPattern", "(", "Instruction", "*", "Inst", ",", "const", "APInt", "&", "Imm", ")", "{", "<BUGE>", "Value", "*", "LHS", ",", "*", "RHS", ";", "ConstantInt", "*", "C", ";", "SelectPatternFlavor", "InstSPF", "=", ...
LLVM
AArch64
TD
stmt_completion
CPU
627,259
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
LLVM
ARM
CPP
next_suggestion
CPU
627,260
[ "}" ]
[ "auto", "T", "=", "const_cast", "<", "Type", "*", ">", "(", "CP", "->", "getType", "(", ")", ")", ";", "auto", "C", "=", "const_cast", "<", "Constant", "*", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ";", "auto", "M", "=", "const_cast", ...
LLVM
X86
CPP
stmt_completion
CPU
627,261
[ ",", "Cst", ",", "Cst", ",", "Cst", "}", ";" ]
[ "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected a vector type", "<STR_LIT>", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", "U", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Vec", "...
GCC
i386
CPP
code_generation
CPU
627,262
[ "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "caller", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "NULL", ";", "struct", "cgraph_node", "*", ...
[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...
LLVM
AArch64
TD
stmt_completion
CPU
627,263
[ "=", "Zn", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm5", ";", "let", "Inst", "{", "<NUM_LIT>", "-",...
GCC
arm
MD
stmt_completion
CPU
627,264
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
627,265
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{" ]
LLVM
X86
TD
program_repair
CPU
627,266
[ "<FIXS>", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<FIXE>" ]
[ "let", "Defs", "=", "[", "RAX", ",", "EFLAGS", "]", ",", "Uses", "=", "[", "RAX", "]", "in", "{", "def", "LCMPXCHG64", ":", "RI", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "ptr", ",", "GR64", ":...
GCC
rs6000
CPP
code_generation
CPU
627,267
[ "static", "bool", "rs6000_debug_secondary_memory_needed", "(", "enum", "reg_class", "from_class", ",", "enum", "reg_class", "to_class", ",", "machine_mode", "mode", ")", "{", "bool", "ret", "=", "rs6000_secondary_memory_needed", "(", "from_class", ",", "to_class", ","...
[ "Debug", "version", "of", "rs6000_secondary_memory_needed", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
627,268
[ "(", ")", "{" ]
[ "MRT", "*", "getExitTree" ]
GCC
bpf
CPP
next_suggestion
Virtual ISA
627,269
[ "fp_offset", "-=", "<NUM_LIT>", ";" ]
[ "if", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "||", "(", "cfun", "->", "calls_alloca", "&&", "regno", "==", "STACK_POINTER_REGNUM", ")", ")", "{", "rtx", "mem", ";", "if", "(", "!...
GCC
microblaze
MD
next_suggestion
MPU
627,270
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "MB_PIPE_5", ")", ")", ")" ]
LLVM
AMDGPU
CPP
code_generation
GPU
627,271
[ "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "SISubtarget", "&", "STM", "=", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
M680x0
CPP
stmt_completion
MPU
627,272
[ ")", ";" ]
[ "return", "true", ";", "default", ":", "return", "canGuaranteeTCO", "(", "CC" ]
LLVM
ARM
TD
stmt_completion
CPU
627,273
[ "value", ")", ">", ",", "Requires", "<", "[", "IsBE", "]", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "non_word_alignedstore", "(", "f64", "DPR", ":", "$", "value", ")", ",", "addrmode6", ":", "$", "addr", ")", ",", "(", "VST1d64", "addrmode6", ":", "$", "addr", ",", "DPR", ":", "$" ]
LLVM
X86
CPP
stmt_completion
CPU
627,274
[ "[", "i", "]", ",", "NumElts", "/", "<NUM_LIT>", ")", ")", "return", "false", ";" ]
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", "/", "<NUM_LIT>", ";", "++", "...
LLVM
AAP
TD
next_suggestion
MPU
627,275
[ "}" ]
[ "def", "off3", ":", "Operand", "<", "i16", ">", ",", "ImmLeaf", "<", "i16", ",", "[", "{", "return", "AAP", ":", ":", "isOff3", "(", "Imm", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", ...
GCC
i386
CPP
stmt_completion
CPU
627,276
[ "_", "_", "v4df", ")", "_", "_", "B", ",", "(", "_", "_", "v4df", ")", "_", "_", "C", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_fmadd_pd", "(", "_", "_", "m256d", "_", "_", "A", "...
LLVM
PowerPC
TD
next_suggestion
CPU
627,277
[ "let", "OperandType", "=", "<STR_LIT>", ";" ]
[ "let", "ParserMatchClass", "=", "PPCU5ImmAsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
627,278
[ ">", ",", "GIComplexPatternEquiv", "<", "neg_addsub_shifted_imm32", ">", ";" ]
[ "def", "gi_neg_addsub_shifted_imm32", ":", "GIComplexOperandMatcher", "<", "s32", ",", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
627,279
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
627,280
[ "if", "(", "!", "isImm", ")", "Imm8", "=", "getARMRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";" ]
[ "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Imm", "=", "MO1", ".", "getImm", "(", ")", ...
GCC
arm
MD
next_suggestion
CPU
627,281
[ "<STR_LIT>" ]
[ "(", "rotatert", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
arm
MD
next_suggestion
CPU
627,282
[ "(", "plus", ":", "DI", "(", "zero_extend", ":", "DI" ]
[ "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "ltu", ":", "DI", ...
LLVM
X86
CPP
next_suggestion
CPU
627,283
[ "return", "ScaledMask", ";" ]
[ "uint64_t", "ScaledMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "if", "(", "BlendMask", "&", "(", "<NUM_LIT>", "ull", "<<", "i", ")", ")", "ScaledMask", "|=", "(", "(", "<NUM_L...
LLVM
PowerPC
CPP
next_suggestion
CPU
627,284
[ "return", "<NUM_LIT>", ";" ]
[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "UseEstimate", "?", "MFI", "->", "estimateStackSize", "(", "MF", ")", ":", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "...
LLVM
AArch64
CPP
code_generation
CPU
627,285
[ "bool", "AArch64TargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CallLoweringInfo", "&", "CLI", ")", "const", "{", "CallingConv", "::", "ID", "CalleeCC", "=", "CLI", ".", "CallConv", ";", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeC...
[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
627,286
[ "}" ]
[ "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Res", "->", "StartLoc", "=", "Loc", ";", "Res", "->", "EndLoc", "=", "Loc", ";", "return", "R...
LLVM
ARM64
TD
next_suggestion
CPU
627,287
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "bit_off", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>"...
LLVM
CellSPU
TD
next_suggestion
MPU
627,288
[ "}" ]
[ "def", "uimm7", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "N", "-", ">", "getZExtValue", "(", ")", "<", "=", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "immSExt8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[...
GCC
i386
CPP
stmt_completion
CPU
627,289
[ ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_vcvttph2qq256_mask", "(", "_", "_", "A", ",", "_", "mm256_setzero_si256", "(" ]
GCC
sh
MD
next_suggestion
CPU
627,290
[ "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "PIC_REG", ")", ")" ]
GCC
rs6000
CPP
program_repair
CPU
627,291
[ "<FIXS>", "static", "char", "savres_routine_name", "[", "<NUM_LIT>", "]", ";", "static", "char", "*", "rs6000_savres_routine_name", "(", "rs6000_stack_t", "*", "info", ",", "int", "regno", ",", "bool", "savep", ",", "bool", "gpr", ",", "bool", "lr", ")", "{"...
[ "static", "GTY", "(", "(", ")", ")", "rtx", "savres_routine_syms", "[", "N_SAVRES_REGISTERS", "]", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "static", "rtx", "<BUGS>", "rs6000_savres_routine_sym", "(", "rs6000_stack_t", "*", "info", ",", "bool", "savep", ",", "boo...
LLVM
Mips
CPP
program_repair
CPU
627,292
[ "<FIXS>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "*", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "*", "<NUM_LIT>", ")", ")", ";", ...
[ "break", ";", "case", "Mips", "::", "LD_H", ":", "case", "Mips", "::", "ST_H", ":", "<BUGS>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", "<<", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "break", ";", "case", "Mips", "::",...
LLVM
AArch64
CPP
next_suggestion
CPU
627,293
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ">>", "<NUM_LIT>", ")", ")", ";" ]
[ "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "return", ";", "}", "assert", "(", "MCE", "&&", "<STR_LIT>", "Invalid constant immediate operand!", "<STR_LIT>", ")", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
627,294
[ "false", ";" ]
[ "if", "(", "check", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "AbiVersion", ")", ",", "L", ",", "<STR_LIT>", "expected constant expression", "<STR_LIT>", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return",...
LLVM
AArch64
TD
stmt_completion
CPU
627,295
[ "STRDpre", "FPR64", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "pre_store", "(", "v2f32", "FPR64", ":", "$", "Rt", ")", ",", "GPR64sp", ":", "$", "addr", ",", "simm9", ":", "$", "off", ")", ",", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
627,296
[ "false", ";" ]
[ "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ";", "if", "(", "isTargetMachO", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", "&&", "(", "GV", "...
LLVM
CellSPU
CPP
code_generation
MPU
627,297
[ "void", "SPUTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "Opc", "=", "(", "unsigned", ")", "N", "->", "getOpcode", ...
[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
627,298
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LI...
LLVM
TPC
TD
stmt_completion
Virtual ISA
627,299
[ "=", "VectorPred", ";" ]
[ "class", "TPCInstLoad", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "...