Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AMDGPU
CPP
next_suggestion
GPU
629,000
[ "}" ]
[ "bool", "AMDGPUMachineCFGStructurizer", "::", "containsDef", "(", "MachineBasicBlock", "*", "MBB", ",", "LinearizedRegion", "*", "InnerRegion", ",", "unsigned", "Register", ")", "{", "return", "getDefInstr", "(", "Register", ")", "->", "getParent", "(", ")", "==",...
GCC
rs6000
MD
next_suggestion
CPU
629,001
[ "(", "unspec_volatile", ":", "CC", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_HTM_TTEST", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
629,002
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
AArch64
TD
stmt_completion
CPU
629,003
[ "LDLARB", ",", "LDLARH", ",", "LDLARW", ",", "LDLARX", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI5", ",", "WriteAtomic", "]", ",", "(", "instrs" ]
LLVM
JVM
CPP
stmt_completion
Virtual ISA
629,004
[ ";" ]
[ "ConstantFoldInstructions", "(", "Func", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** IR Dump After Constant folding instructions ***\\n", "<STR_LIT>", ")", ";", "Func", "->", "dump", "(", ")", ";", "HandleGlobalConstants", "(", "Func", ")"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
629,005
[ "LastPosHighLatencyParentScheduled", "[", "Block", ".", "first", "->", "getID", "(", ")", "]", "=", "NumBlockScheduled", ";" ]
[ "if", "(", "Parent", "->", "isHighLatencyBlock", "(", ")", "&&", "Block", ".", "second", "==", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
LLVM
CSKY
CPP
stmt_completion
CPU
629,006
[ "false", ";" ]
[ "bool", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "override", "{", "std", "::", "reverse", "(", "CSI", ...
GCC
i386
MD
stmt_completion
CPU
629,007
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM
MSP430
CPP
stmt_completion
MPU
629,008
[ "Index", ";" ]
[ "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{", "VarArgsFrameIndex", "=" ]
LLVM
AMDGPU
CPP
program_repair
GPU
629,009
[ "<FIXS>", "if", "(", "!", "ST", ".", "isTrapHandlerEnabled", "(", ")", "||", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbi", "::", "AMDHSA", ")", "return", "legalizeTrapEndpgm", "(", "MI", ",", "MRI", ",", "B", ")", ...
[ "bool", "AMDGPULegalizerInfo", "::", "legalizeTrapIntrinsic", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "<BUGS>", "if", "(", "ST", ".", "getTrapHandlerAbi", "(", ")", "!=", "GC...
LLVM
AArch64
TD
stmt_completion
CPU
629,010
[ ",", "ZPR64", ">", ";" ]
[ "def", "_S", ":", "sve_int_cmp", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "asm", ",", "PPR32", ",", "ZPR32" ]
GCC
sh
MD
stmt_completion
CPU
629,011
[ "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "UNSPECV_CMPXCHG_1", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "QIHI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_2", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "unspec...
GCC
arm
CPP
program_repair
CPU
629,012
[ "<FIXS>", "memcpy", "(", "&", "u", ",", "&", "CONST_DOUBLE_LOW", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "sizeof", "(", "u", ")", ")", ";", "<FIXE>" ]
[ "long", "l", "[", "<NUM_LIT>", "]", ";", "union", "real_extract", "u", ";", "<BUGS>", "bcopy", "(", "(", "char", "*", ")", "&", "CONST_DOUBLE_LOW", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "(", "char", "*", ")", "&", "u", ",", "sizeof", "(...
LLVM
X86
CPP
stmt_completion
CPU
629,013
[ ",", "false", ")", ";" ]
[ "return", "LowerGlobalOrExternal", "(", "Op", ",", "DAG" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
629,014
[ "ResourcesModel", "->", "clearResources", "(", ")", ";" ]
[ "Packet", ".", "clear", "(", ")", ";", "OldPacket", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "OldPacket", ".", "clear", "(", ")", ";" ]
LLVM
XCore
CPP
next_suggestion
MPU
629,015
[ "}" ]
[ "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "SpillList", ".", "push_back", "(", "StackSlotInfo", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ",", "Offset", ",", "<STR_LIT>", "::", "<STR_LIT...
GCC
s390
MD
next_suggestion
MPU
629,016
[ "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smin", ":", "VI", "(", "match_operand", ":", "VI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
629,017
[ "}" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", ...
GCC
rs6000
MD
next_suggestion
CPU
629,018
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "S...
GCC
sparc
MD
stmt_completion
CPU
629,019
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
629,020
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cmpneq_epu8_mask", "(", "_", "_", "mmask8", "_", ...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
629,021
[ "}", "else", "{" ]
[ "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ";", "if", "(", "Sym", ".", "isDefined", "(", ")", ")", "{", "MCSection", "&", "Section", "=", "Sym", ".", "getSection", "(", ")", ";", "const", "MCSectionELF", "*", "SectionELF"...
GCC
rl78
CPP
next_suggestion
MPU
629,022
[ "}" ]
[ "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "A", ",", "src", ")", ":", "gen_movhi", "(", "AX", ",", "src", ")", ";", "EM", "(", "move", ")", ";", "emit_insn_before", "(", "move", ",", "before", ")", ";", "record_content", "(", "AX",...
GCC
clipper
MD
next_suggestion
CPU
629,023
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
629,024
[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";...
LLVM
SystemZ
CPP
next_suggestion
CPU
629,025
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "SystemZISD::PCRelativeWrapper", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "SystemZISD::UCMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "SystemZISD::SELECT", "<STR_LIT>", ";" ]
LLVM
TriCore
CPP
next_suggestion
MPU
629,026
[ "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
[ "unsigned", "off18_3", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "off18", "=", "(", "off18_0", "<<", "<NUM_LIT>", ")", "|", "(", "off18_1", "<<", "<NUM_LIT>", ")", "|", "(", "off18_2", "<<", "<NUM_L...
LLVM
PowerPC
CPP
next_suggestion
CPU
629,027
[ "}", "else", "Opc", "=", "Subtarget", "->", "hasVSX", "(", ")", "?", "PPC", "::", "XSCMPUDP", ":", "PPC", "::", "FCMPUD", ";" ]
[ "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Imm", ";", "if", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", ")", "{", "if", "(", "isInt64Immediate"...
LLVM
ARM
CPP
stmt_completion
CPU
629,028
[ ";" ]
[ "int", "RegSize", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "VSTMDDB_UPD", ":", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "STMDB_UPD", ":", "case", "ARM", "::", "t2STMDB_UPD", ":", ...
LLVM
SNES
CPP
next_suggestion
DSP
629,029
[ "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";" ]
[ "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "BigNum", ":", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "Real", ":", "if", "(", "!", "tryParseExpression", "(", "Operands", ")", ")", "return", "false", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
629,030
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,031
[ ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_L...
LLVM
ARM
CPP
next_suggestion
CPU
629,032
[ "return", "ResultReg", ";" ]
[ "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
629,033
[ ")", "TIDIGCompCnt", "=", "<NUM_LIT>", ";" ]
[ "ProgInfo", ".", "NumSGPR", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "ProgInfo", ".", "NumSGPRsForWavesPerEU", "=", "AMDGPU", "::", "IsaInfo", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "}", "if", "(", "MFI", "->", "getNumUserSGPRs"...
LLVM
X86
CPP
stmt_completion
CPU
629,034
[ ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ...
GCC
msp430
CPP
next_suggestion
MPU
629,035
[ "case", "CONST_FIXED", ":" ]
[ "const", "struct", "double_op_cost", "*", "double_op_cost_p", ";", "cost_p", "=", "(", "speed", "?", "&", "cycle_cost_single_op", ":", "&", "size_cost_single_op", ")", ";", "double_op_cost_p", "=", "(", "speed", "?", "&", "cycle_cost_double_op", ":", "&", "size_...
GCC
i386
MD
next_suggestion
CPU
629,036
[ "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")" ]
[ "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V16SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")" ]
GCC
arm
MD
stmt_completion
CPU
629,037
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "and", "(" ]
LLVM
ARM
CPP
code_generation
CPU
629,038
[ "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "a...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
LLVM
X86
TD
stmt_completion
CPU
629,039
[ ",", "SDTVFPToIntRound", ">", ";" ]
[ "def", "X86VFpToUintRnd", ":", "SDNode", "<", "<STR_LIT>" ]
GCC
spu
CPP
program_repair
MPU
629,040
[ "<FIXS>", "addr1", "=", "plus_constant", "(", "SImode", ",", "copy_rtx", "(", "addr", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "if", "(", "dst1", ")", "{", "<BUGS>", "addr1", "=", "plus_constant", "(", "copy_rtx", "(", "addr", ")", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "addr1", "=", "gen_rtx_AND", "(", "SImode", ",", "addr1", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ...
LLVM
Hexagon
TD
next_suggestion
DSP
629,041
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "s8", ";" ]
[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", ...
GCC
arm
CPP
stmt_completion
CPU
629,042
[ ",", "type", ")", ";" ]
[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "last_arg", ";", "i", "++", ")", "if", "(", "!", "require_matching_vector_type", "(", "i", ",", "type", ")", ")", "return", "error_mark_node", ";", "return", "finish_opt_n_resolution", "(", "last_arg", ",",...
GCC
powerpcspe
MD
next_suggestion
CPU
629,043
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VIlong", "[", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_o...
LLVM
PowerPC
TD
program_repair
CPU
629,044
[ "<FIXS>", "def", ":", "Pat", "(", "int_ppc_vsx_stxvd2x_be", "v2f64", ":", "$", "rS", ",", "ForceXForm", ":", "$", "dst", ")", ",", "(", "STXVD2X", "$", "rS", ",", "ForceXForm", ":", "$", "dst", ")", ">", ";", "def", ":", "Pat", "(", "int_ppc_vsx_stxv...
[ "def", ":", "Pat", "(", "f64", "(", "fmaxnum_ieee", "(", "fcanonicalize", "f64", ":", "$", "A", ")", ",", "(", "fcanonicalize", "f64", ":", "$", "B", ")", ")", ")", ",", "(", "f64", "(", "XSMAXDP", "$", "A", ",", "$", "B", ")", ")", ">", ";",...
LLVM
X86
TD
program_repair
CPU
629,045
[ "<FIXS>", "(", "SrcVT", ".", "ScalarIntMemFrags", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]
[ "def", "rm_Int", ":", "SI", "opc", ",", "MRMSrcMem", ",", "(", "outs", "DstVT", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "SrcVT", ".", "IntScalarMemOp", ":", "$", "src", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",",...
LLVM
AArch64
CPP
next_suggestion
CPU
629,046
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{" ]
[ "Value", "=", "adjustFixupValue", "(", "Fixup", ".", "getKind", "(", ")", ",", "Value", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumByte...
LLVM
Hexagon
TD
next_suggestion
DSP
629,047
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,048
[ "InstrItinClass", ";" ]
[ "def", "tc_b8bffe55", ":" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,049
[ "USR", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[" ]
LLVM
Hexagon
TD
next_suggestion
DSP
629,050
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "def", "L2_loadrub_pcr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ...
LLVM
ARM
TD
stmt_completion
CPU
629,051
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=" ]
GCC
arm
CPP
stmt_completion
CPU
629,052
[ "b", ",", "_", "_", "p", ")", ";" ]
[ "return", "_", "_", "arm_vhaddq_x_u32", "(", "_", "_", "a", ",", "_", "_" ]
GCC
arm
MD
next_suggestion
CPU
629,053
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_oper...
LLVM
AArch64
TD
next_suggestion
CPU
629,054
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "v8i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...
GCC
arm
MD
next_suggestion
CPU
629,055
[ "}" ]
[ "if", "(", "ARM_Q_BIT_READ", ")", "emit_insn", "(", "gen_arm_smlabb_setq", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mult1", ",", "mult2", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_maddhisi4", "(", "operands", "[", ...
LLVM
ARM
TD
stmt_completion
CPU
629,056
[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisVT", "<", "<NUM_LIT>", ",", "i32", ">", "]", ">", ";" ]
[ "def", "SDTARMVSHINS", ":", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisInt", "<", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisSameAs", "<" ]
LLVM
AArch64
TD
next_suggestion
CPU
629,057
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_15Operand", ";" ]
[ "def", "sme_elm_idx0_15", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "=", "<NUM_LIT>", ";" ]
LLVM
MBlaze
CPP
program_repair
MPU
629,058
[ "<FIXS>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "size too big in emit constant", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "void", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "<BUGS>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "size too big in emit constant", ...
LLVM
AArch64
TD
next_suggestion
CPU
629,059
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...
GCC
sh
CPP
code_generation
CPU
629,060
[ "static", "bool", "sh_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "<NUM_LIT>", "&&", "(", "!", "TARGET_SHCOMPACT", "||", "crtl", "->", "args", ".", "info", ".", "stack_regs", "==", "<NUM_LIT>"...
[ "If", "PIC", ",", "we", "can", "not", "make", "sibling", "calls", "to", "global", "functions", "because", "the", "PLT", "requires", "r12", "to", "be", "live", "." ]
LLVM
M680x0
CPP
stmt_completion
MPU
629,061
[ "::", "DR32RegClass", ";" ]
[ "return", "&", "M680x0" ]
LLVM
X86
CPP
next_suggestion
CPU
629,062
[ "SDValue", "Ext2", "=", "extractSubVector", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ";" ]
[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "MemIntr", ",", "<NUM_LIT>", ")", ",", "BcastLd", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "BcastLd", ";", "}", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "InVec", "...
LLVM
Hexagon
CPP
code_generation
DSP
629,063
[ "auto", "AlignVectors", "::", "move", "(", "const", "MoveGroup", "&", "Move", ")", "const", "->", "bool", "{", "assert", "(", "!", "Move", ".", "Main", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Move group should have non-empty Main", "<STR_LIT>", ")", ";",...
[ "Move", "in", "the", "provide", "values", "in", "ValuesToLink", "from", "Src", "." ]
LLVM
M680x0
CPP
next_suggestion
MPU
629,064
[ "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{" ]
[ "SDValue", "M680x0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
629,065
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "I2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "I...
GCC
arm
MD
stmt_completion
CPU
629,066
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
629,067
[ "NumDataVectors", ")", "{" ]
[ "AArch64InstrInfo", "::", "decomposeStackOffsetForFrameOffsets", "(", "Offset", ",", "Bytes", ",", "NumPredicateVectors", ",", "NumDataVectors", ")", ";", "if", "(", "Bytes", "||", "(", "!", "Offset", "&&", "SrcReg", "!=", "DestReg", ")", ")", "{", "assert", "...
GCC
rs6000
MD
next_suggestion
CPU
629,068
[ "DONE" ]
[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rs6000_split_vec_extract_var", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands"...
LLVM
Hexagon
CPP
next_suggestion
DSP
629,069
[ "I", "->", "eraseFromParent", "(", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "BOpc", ...
LLVM
AArch64
CPP
stmt_completion
CPU
629,070
[ "CreateReg", "(", "Register", ")", ")", ";" ]
[ "unsigned", "Register", "=", "DDDDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::" ]
GCC
loongarch
CPP
code_generation
CPU
629,071
[ "static", "int", "loongarch_issue_rate", "(", "void", ")", "{", "if", "(", "(", "unsigned", "long", ")", "la_target", ".", "cpu_tune", "<", "N_TUNE_TYPES", ")", "return", "loongarch_cpu_issue_rate", "[", "la_target", ".", "cpu_tune", "]", ";", "else", "return"...
[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]
LLVM
AMDGPU
TD
program_repair
GPU
629,072
[ "<FIXS>", "def", "op_sel0", ":", "ArrayOperand0", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "def", "op_sel_hi0", ":", "ArrayOperand0", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "def", "neg_lo0", ":", "ArrayOperand0", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "def...
[ "def", "src1_sel", ":", "SDWAOperand", "<STR_LIT>", ",", "<STR_LIT>", ">", ";", "def", "dst_unused", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "op_sel0", ":", "NamedOperandU32Default0", "<STR_LIT>", ",", "NamedMa...
LLVM
AMDGPU
CPP
stmt_completion
GPU
629,073
[ ")", "return", ";" ]
[ "void", "SILowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "get...
GCC
i386
CPP
stmt_completion
CPU
629,074
[ "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtepu16_epi32", "(", "_", "_" ]
LLVM
PIC16
CPP
stmt_completion
MPU
629,075
[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "case", "ISD", "::", "SETGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETLT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETLE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", ...
GCC
i386
CPP
stmt_completion
CPU
629,076
[ "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_getexpsd128_round", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
629,077
[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC
c4x
CPP
stmt_completion
DSP
629,078
[ "==", "MEM", "&&", "!", "c4x_address_conflict", "(", "op1", ",", "op2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "op3", ")", "==", "SUBREG", ")", "op3", "=", "SUBREG_REG", "(", "op3", ")", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "(", "(", "GET_CODE", "(", "op2", ")", "==", "MEM", "&&", "reg_mentioned_p", "...
GCC
s390
MD
stmt_completion
MPU
629,079
[ "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":" ]
LLVM
AArch64
TD
stmt_completion
CPU
629,080
[ "(", "v8i8", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v8i8", "V64", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]
[ "def", "v8i8", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "<NUM_LIT>", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set" ]
LLVM
Hexagon
TD
stmt_completion
DSP
629,081
[ "<STR_LIT>", ";" ]
[ "def", "A2_combine_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...
LLVM
Hexagon
TD
stmt_completion
DSP
629,082
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_tstbit0_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_8c945be0", ",", "TypeNCJ", ">", ",", "Enc_69d63b", "{", "let", "Inst", ...
LLVM
ARM
CPP
next_suggestion
CPU
629,083
[ "emitWordLE", "(", "Binary", ")", ";" ]
[ "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "TID", ".", "getNumOperands", "(", ")", ">", "OpIdx", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate",...
LLVM
Hexagon
TD
next_suggestion
DSP
629,084
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
next_suggestion
CPU
629,085
[ "(", "match_operand", ":", "VI48_256", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI48_256", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "VI48_256", "(", "match_operand", ":", "VI48_256", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
629,086
[ "setIsKill", "(", "false", ")", ";" ]
[ "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ImpDefs", ";", "for", "(", "unsigned", "i", "=", "memOpsBegin", ";", "i", "<", "memO...
GCC
aarch64
CPP
next_suggestion
CPU
629,087
[ "}" ]
[ "forest", "=", "root_node", "->", "get_forest", "(", ")", ";", "node", "=", "root_node", ";", "this", "->", "m_fma_forests", ".", "push_back", "(", "forest", ")", ";", "}", "else", "forest", "=", "node", "->", "get_forest", "(", ")", ";", "node", "->",...
LLVM
ARM64
TD
next_suggestion
CPU
629,088
[ "}" ]
[ "def", "am_indexed128simm7", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemoryIndexed128SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ...
GCC
aarch64
CPP
next_suggestion
CPU
629,089
[ "}" ]
[ "void", "aarch64_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "aarch64_init_machine_status", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
629,090
[ "stream", ")", ";" ]
[ "fputs", "(", "GLOBAL_ASM_OP", ",", "stream", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";", "putc", "(", "'", "\\n", "'", "," ]
GCC
mips
MD
stmt_completion
CPU
629,091
[ ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]
GCC
bfin
MD
next_suggestion
DSP
629,092
[ "xops", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
GCC
i386
CPP
stmt_completion
CPU
629,093
[ "_", "_", "v4di", ")", "_", "_", "Y", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psllv4di", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(" ]
GCC
microblaze
MD
next_suggestion
MPU
629,094
[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "MB_ABI_ASM_TEMP_REGNUM", ")" ]
[ "(", "if_then_else", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "labe...
LLVM
AMDGPU
CPP
next_suggestion
GPU
629,095
[ "}" ]
[ "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "OpToFold", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "continue", ";", "i...
GCC
csky
CPP
next_suggestion
CPU
629,096
[ "return", "false", ";" ]
[ "if", "(", "nregs", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "regno", "<", "CSKY_NGPR_REGS", ")", "{", "if", "(", "nregs", "<", "<NUM_LIT>", ")", "return", "true", ";", "else", "if", "(", "TARGET_MINI_REGISTERS", ")", "return", "(", "r...
LLVM
Mips
CPP
code_generation
CPU
629,097
[ "bool", "MipsCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{"...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM
Mips
TD
program_repair
CPU
629,098
[ "<FIXS>", "class", "EffectiveAddress", "string", "opstr", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "mem_ea", ":", "$", "addr", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>",...
[ "let", "neverHasSideEffects", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "class", "EffectiveAddress", "string", "opstr", ",", "RegisterOperand", "RO", ",", "Operand", "Mem", ">", ":", "InstSE", "(", "outs", "RO", ":", "$", "rt", ")", ",", "(", "ins", "Mem", "...
GCC
s390
MD
stmt_completion
MPU
629,099
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CCVFH", "CC_REGNUM", ")", "(", "compare", ":", "CCVFH", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "...