Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
mips
MD
stmt_completion
CPU
631,500
[ "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
Lanai
CPP
stmt_completion
CPU
631,501
[ "<STR_LIT>", ")", ")", ")", "Value", "|=", "(", "<NUM_LIT>", "<<", "QBitShift", ")", ";" ]
[ "const", "MCOperand", "Op2", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "&=", "~", "(", "<NUM_LIT>", "<<", "PBitShift", ")", ";", "if", "(", "!", "LPAC", "::", "isPostOp", "(", "AluCode", ")", "&&", "(", "(", "Op2", ".", "...
LLVM
ARM
CPP
stmt_completion
CPU
631,502
[ "BaseRegNum", ")", ")", ";" ]
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "("...
LLVM
ARM
CPP
next_suggestion
CPU
631,503
[ "}" ]
[ "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "getOrder", "(", ")", "const", "{", "return", "Order", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
631,504
[ "<NUM_LIT>", ";" ]
[ "unsigned", "descriptorEnvironmentPointerOffset", "(", ")", "const", "{", "assert", "(", "usesFunctionDescriptors", "(", ")", "&&", "<STR_LIT>", "Should only be called when the target uses descriptors.", "<STR_LIT>", ")", ";", "return", "IsPPC64", "?", "<NUM_LIT>", ":" ]
LLVM
ARM
TD
next_suggestion
CPU
631,505
[ "}" ]
[ "def", "VLD4LNq16_UPD", ":", "VLD4LNWB", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
631,506
[ "case", "Hexagon", "::", "CMPbEQrr_sbsb_V4", ":" ]
[ "case", "Hexagon", "::", "CMPGTUri", ":", "case", "Hexagon", "::", "CMPGTUrr", ":", "case", "Hexagon", "::", "CMPGTri", ":", "case", "Hexagon", "::", "CMPGTrr", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")",...
LLVM
ARM
CPP
next_suggestion
CPU
631,507
[ "return", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";" ]
[ "case", "ESize16", ":", "return", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "case", "ESize32", ":" ]
LLVM
Mips
TD
stmt_completion
CPU
631,508
[ "=", "instr_asm", ";" ]
[ "bit", "hasSideEffects", "=", "<NUM_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";", "Format", "Form", "=", "FrmR", ";", "string", "BaseOpcode" ]
LLVM
AArch64
TD
stmt_completion
CPU
631,509
[ "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]
[ "class", "arith_extended_reg32", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", "," ]
GCC
s390
MD
stmt_completion
MPU
631,510
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
s390
MD
stmt_completion
MPU
631,511
[ ")", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
631,512
[ "||", "!", "Op", ".", "isKill", "(", ")", ")", "continue", ";" ]
[ "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "!=", "RegNotKilled" ]
LLVM
ARM
CPP
stmt_completion
CPU
631,513
[ ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "&", "VTBLMask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VTBLMask", ";", "for", "(", "ArrayRef", "<", "int", ">", ...
LLVM
ARM
TD
next_suggestion
CPU
631,514
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,515
[ "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Op", ")", ";" ]
[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", ...
LLVM
Hexagon
TD
next_suggestion
DSP
631,516
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
PowerPC
CPP
code_generation
CPU
631,517
[ "void", "PPCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "*", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "*", ">", "(", "getAssembler", "(", ...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
GCC
rs6000
MD
next_suggestion
CPU
631,518
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V4SF", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ...
LLVM
Mips
CPP
stmt_completion
CPU
631,519
[ "(", ")", ")", ")", ";" ]
[ "MipsAsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "AB...
LLVM
AArch64
TD
stmt_completion
CPU
631,520
[ "=", "<STR_LIT>", ";" ]
[ "let", "Name" ]
LLVM
ARM64
TD
stmt_completion
CPU
631,521
[ "(", "v4f32", "V128", ":", "$", "Rn", ")", ")", ")", "]", ">", ";" ]
[ "def", "v4f32", ":", "BaseSIMDTwoSameVector", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "opc", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", "$", "Rd", ")"...
GCC
avr
CPP
next_suggestion
MPU
631,522
[ "fprintf", "(", "file", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ";" ]
[ "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", "&&", "text_segment_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "rtx", "x", "=", "addr", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
631,523
[ "MIB", ".", "addReg", "(", "PPC", "::", "X2", ",", "RegState", "::", "Implicit", ")", ";" ]
[ "if", "(", "Subtarget", "->", "isUsingPCRelativeCalls", "(", ")", ")", "return", "false", ";", "Type", "*", "RetTy", "=", "CLI", ".", "RetTy", ";", "MVT", "RetVT", ";", "if", "(", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", ...
GCC
i386
MD
program_repair
CPU
631,524
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VF1_128_256", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "VF1_128_256", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VF1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "VF1", "<BUGE>", "(", "vec_select", ...
LLVM
AArch64
TD
next_suggestion
CPU
631,525
[ "}" ]
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm1_16Operand", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
631,526
[ "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";" ]
[ "Register", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=",...
GCC
i386
MD
stmt_completion
CPU
631,527
[ "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,528
[ "}" ]
[ "bool", "hasApertureRegs", "(", ")", "const", "{", "return", "HasApertureRegs", ";" ]
GCC
alpha
MD
program_repair
MPU
631,529
[ "<FIXS>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "return", "<STR_LIT>", "elsereturn", "<STR_LIT>", "<BUGS>", "}", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
pdp11
CPP
next_suggestion
MPU
631,530
[ "return", "<STR_LIT>", "<STR_LIT>", ";" ]
[ "int", "i", ",", "words", ";", "words", "=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "/", "<NUM_LIT>", ";", "pdp11_expand_operands", "(", "operands", ",", "exops", ",", "<NUM_LIT>", ",", "action", ",", "either...
GCC
nios2
MD
next_suggestion
MPU
631,531
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
631,532
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadri_pr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", "...
LLVM
SystemZ
CPP
next_suggestion
CPU
631,533
[ "}" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Value", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "Ops", ")", ";", "}", "if", "(", "Value", ".", ...
GCC
arm
CPP
stmt_completion
CPU
631,534
[ "_", "_", "b", ")", "{" ]
[ "vrshr_n_u16", "(", "uint16x4_t", "_", "_", "a", ",", "const", "int" ]
LLVM
AArch64
CPP
next_suggestion
CPU
631,535
[ "MIB", ".", "addMBB", "(", "TBB", ")", ";" ]
[ "}", "else", "if", "(", "!", "FBB", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_L...
GCC
pa
MD
next_suggestion
CPU
631,536
[ "<STR_LIT>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "return", ")", "]" ]
GCC
arm
CPP
next_suggestion
CPU
631,537
[ "}" ]
[ "vsri_n_p64", "(", "poly64x1_t", "_", "_", "a", ",", "poly64x1_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "return", "(", "poly64x1_t", ")", "_", "_", "builtin_neon_vsri_ndi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_",...
LLVM
Patmos
CPP
stmt_completion
VLIW
631,538
[ "bitmask", ")", ";" ]
[ "DebugLoc", "DL", "(", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "int", "fi", "=", "PMFI", "->", "getSinglePathS0SpillFI", "(", "slot", ")", ";", "unsigned", "tmpReg", "=", "GuardsReg", ";", "int", "bitpos", "=", "TRI", "->", "getS0Index", "(", "p...
LLVM
X86
CPP
stmt_completion
CPU
631,539
[ "{" ]
[ "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "NumBytes", "=", "NumElts", "*", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "...
LLVM
PowerPC
TD
stmt_completion
CPU
631,540
[ ":", "$", "Rx", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "MFSPR", "gprc" ]
LLVM
X86
TD
stmt_completion
CPU
631,541
[ ",", "<NUM_LIT>", "]", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
631,542
[ "_", "o", ",", "(", "int8x8_t", ")", "_", "_", "c", ")", ";" ]
[ "union", "{", "uint8x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_oi", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "return", "(", "uint8x8_t", ")", "_", "_", "builtin_neon_vtbx4v8qi", "(", "(", "int8x8_t", "...
LLVM
ARM
CPP
next_suggestion
CPU
631,543
[ "}" ]
[ "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "Opc", "=", "getI32I...
GCC
arm
MD
next_suggestion
CPU
631,544
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
loongarch
CPP
stmt_completion
CPU
631,545
[ "_", "_", "lasx_xvfmina_s", "(", "_", "_", "m256", "_", "<NUM_LIT>", ",", "_", "_", "m256", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256" ]
GCC
i386
MD
next_suggestion
CPU
631,546
[ "<STR_LIT>" ]
[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR...
GCC
m68hc11
CPP
code_generation
MPU
631,547
[ "static", "void", "emit_move_after_reload", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "scratch", ")", "{", "rtx", "insn", ";", "if", "(", "TARGET_M6812", "||", "H_REG_P", "(", "to", ")", "||", "H_REG_P", "(", "from", ")", ")", "{", "insn", "=...
[ "Emit", "a", "move", "after", "the", "reload", "pass", "has", "completed", ".", "This", "is", "used", "to", "emit", "the", "prologue", "and", "epilogue", "." ]
GCC
rs6000
MD
next_suggestion
CPU
631,548
[ "(", "mem", ":", "SF", "(", "lo_sum", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,549
[ "Width", ",", "Val", ")", ";" ]
[ "return", "createSRegOperand", "(", "getTtmpClassId", "(", "Width", ")", ",", "Val", "-", "TTMP_MIN", ")", ";", "}", "assert", "(", "Width", "==", "OPW16", "||", "Width", "==", "OPW32", "||", "Width", "==", "OPW64", ")", ";", "if", "(", "INLINE_INTEGER_C...
LLVM
AMDGPU
CPP
code_generation
GPU
631,550
[ "bool", "SIFixSGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "."...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,551
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
631,552
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ...
LLVM
X86
TD
stmt_completion
CPU
631,553
[ "src2", ")", ")", "]", ",", "IIC_BT_RI", ">", ",", "OpSize16", ",", "TB", ";" ]
[ "def", "BT16ri8", ":", "Ii8", "<", "<NUM_LIT>", ",", "MRM4r", ",", "(", "outs", ")", ",", "(", "ins", "GR16", ":", "$", "src1", ",", "i16i8imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "EFLAGS", ",", "(", "X86bt", "GR16", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
631,554
[ "Instruction", "*", "Reload", "=", "B", ".", "CreateLoad", "(", "Alloc", ")", ";" ]
[ "const", "AMDGPUAS", "AS", "=", "AMDGPU", "::", "getAMDGPUAS", "(", "*", "M", ")", ";", "nf", ".", "getLeads", "(", ")", "[", "<NUM_LIT>", "]", ".", "PtrKind", "=", "AMDGPULibFunc", "::", "getEPtrKindFromAddrSpace", "(", "AS", ".", "FLAT_ADDRESS", ")", "...
GCC
i386
MD
next_suggestion
CPU
631,555
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
631,556
[ "auto", "*", "IVExpr", "=", "SE", "->", "getSCEV", "(", "IV", ")", ";" ]
[ "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", ...
LLVM
AArch64
TD
next_suggestion
CPU
631,557
[ "}" ]
[ "def", "tvecshiftR16", ":", "Operand", "<", "i32", ">", ",", "TImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>...
GCC
i386
CPP
code_generation
CPU
631,558
[ "bool", "constant_address_p", "(", "rtx", "x", ")", "{", "return", "CONSTANT_P", "(", "x", ")", "&&", "legitimate_address_p", "(", "Pmode", ",", "x", ",", "<NUM_LIT>", ")", ";", "}" ]
[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", "address", "." ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
631,559
[ "}" ]
[ "SPIRVType", "*", "relTy", "=", "resType", ";", "Register", "cmpReg", "=", "resVReg", ";", "if", "(", "!", "IsBoolReturn", ")", "cmpReg", "=", "buildScalarOrVectorBoolReg", "(", "MIRBuilder", ",", "relTy", ",", "resType", ",", "GR", ")", ";", "auto", "MIB"...
GCC
pru
CPP
next_suggestion
CPU
631,560
[ "c_register_pragma", "(", "NULL", ",", "<STR_LIT>", "ctable_entry", "<STR_LIT>", ",", "pru_pragma_ctable_entry", ")", ";" ]
[ "void", "pru_register_pragmas", "(", "void", ")", "{", "c_register_pragma", "(", "NULL", ",", "<STR_LIT>", "ctable_entry", "<STR_LIT>", ",", "pru_pragma_ctable_entry", ")", ";", "c_register_pragma", "(", "NULL", ",", "<STR_LIT>", "CTABLE_ENTRY", "<STR_LIT>", ",", "p...
LLVM
SystemZ
CPP
stmt_completion
CPU
631,561
[ ")", ",", "Node", "->", "getSynchScope", "(", ")", ")", ";" ]
[ "SDValue", "Src2", "=", "Node", "->", "getVal", "(", ")", ";", "SDValue", "NegSrc2", ";", "SDLoc", "DL", "(", "Src2", ")", ";", "if", "(", "auto", "*", "Op2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src2", ")", ")", "{", "int64_t", "Valu...
LLVM
AMDGPU
CPP
stmt_completion
GPU
631,562
[ ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
[ "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")",...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
631,563
[ "}" ]
[ "if", "(", "!", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "DI", "=", "*", "Instr", ";", "++", "DI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "DE...
LLVM
Hexagon
CPP
stmt_completion
DSP
631,564
[ ")", ";" ]
[ "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", "->", "getRegisterInfo", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "updateAligna", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
631,565
[ ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "WZR", ",", "GPR32sponly", ":", "$", "src1", ",", "GPR32", ":", "$", "src2" ]
GCC
s390
MD
next_suggestion
MPU
631,566
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
631,567
[ ";" ]
[ "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>...
LLVM
Hexagon
TD
next_suggestion
DSP
631,568
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ry32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ry32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
i386
MD
program_repair
CPU
631,569
[ "<FIXS>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ...
[ "}", ")", "(", "define_insn_and_split", "<STR_LIT>", "<BUGS>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LI...
LLVM
ARM
TD
stmt_completion
CPU
631,570
[ "shift", "#", "<STR_LIT>", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
631,571
[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")"...
GCC
mips
MD
stmt_completion
CPU
631,572
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
tilegx
MD
next_suggestion
VLIW
631,573
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_...
LLVM
PowerPC
TD
program_repair
CPU
631,574
[ "<FIXS>", "CCIfType", "[", "v16i8", ",", "v8i16", ",", "v4i32", ",", "v4f32", ",", "v2f64", ",", "v2i64", "]", ",", "CCAssignToReg", "[", "V2", "]", ">", ">", "<FIXE>" ]
[ "CCIfType", "[", "f64", "]", ",", "CCAssignToReg", "[", "F1", ",", "F2", ",", "F3", ",", "F4", "]", ">", ">", ",", "<BUGS>", "CCIfType", "[", "v16i8", ",", "v8i16", ",", "v4i32", ",", "v4f32", ",", "v2f64", "]", ",", "CCAssignToReg", "[", "V2", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
631,575
[ "}" ]
[ "void", "setLRStoreRequired", "(", ")", "{", "LRStoreRequired", "=", "true", ";" ]
GCC
mmix
CPP
code_generation
CPU
631,576
[ "void", "mmix_asm_output_labelref", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "int", "is_extern", "=", "<NUM_LIT>", ";", "for", "(", ";", "(", "*", "name", "==", "'", "@", "'", "||", "*", "name", "==", "'", "*", "'", ...
[ "ASM_OUTPUT_LABELREF", ".", "Strip", "GCC", "'s", "'", "*", "'", "and", "our", "own", "'", "@", "'", ".", "No", "order", "is", "assumed", "." ]
LLVM
X86
CPP
next_suggestion
CPU
631,577
[ "return", "false", ";" ]
[ "const", "Value", "*", "Opnd", "=", "nullptr", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_FALSE", ":", "Opnd", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
631,578
[ "This should not happen with red zone", "<STR_LIT>", ")", ";" ]
[ "if", "(", "stackUpdateCanBeMoved", "(", "MF", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "Info", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "CalleeSavedInfo", "CSI", ":", "Info", ")", "{", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
631,579
[ "return", "IsPPC64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]
[ "unsigned", "descriptorEnvironmentPointerOffset", "(", ")", "const", "{", "assert", "(", "usesFunctionDescriptors", "(", ")", "&&", "<STR_LIT>", "Should only be called when the target uses descriptors.", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
631,580
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
631,581
[ "MFI", ",", "MRI", ")", ";" ]
[ "if", "(", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "UseTee", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "...
LLVM
TPC
TD
stmt_completion
Virtual ISA
631,582
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", ...
GCC
arm
CPP
next_suggestion
CPU
631,583
[ "if", "(", "update", ")", "strcat", "(", "pattern", ",", "<STR_LIT>", "!, {", "<STR_LIT>", ")", ";" ]
[ "if", "(", "regno", "==", "regno_base", ")", "gcc_assert", "(", "!", "update", ")", ";", "}", "conditional", "=", "reverse", "?", "<STR_LIT>", "%?%D0", "<STR_LIT>", ":", "<STR_LIT>", "%?%d0", "<STR_LIT>", ";", "if", "(", "(", "regno_base", "==", "SP_REGNUM...
LLVM
Mips
CPP
next_suggestion
CPU
631,584
[ "}" ]
[ "case", "Mips", "::", "CIncOffset", ":", "Base", "=", "&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Increment", "=", "&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}" ]
GCC
i386
MD
program_repair
CPU
631,585
[ "<FIXS>", "(", "match_operand", ":", "V4HF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC
arm
MD
stmt_completion
CPU
631,586
[ "]", ")" ]
[ "(", "define_int_attr", "mcr", "[", "(", "VUNSPEC_MCR", "<STR_LIT>", ")", "(", "VUNSPEC_MCR2", "<STR_LIT>", ")", "]", ")", "(", "define_int_attr", "MCR", "[", "(", "VUNSPEC_MCR", "<STR_LIT>", ")", "(", "VUNSPEC_MCR2", "<STR_LIT>", ")" ]
LLVM
VE
CPP
next_suggestion
CPU
631,587
[ "}" ]
[ "const", "MCExpr", "*", "EVal", ";", "Op", "=", "nullptr", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AsmToken", "::", "Percent", ":", "unsigned", "RegNo", ";", "if", "(", "t...
LLVM
AArch64
CPP
next_suggestion
CPU
631,588
[ "case", "Saphira", ":" ]
[ "case", "AppleA13", ":", "case", "AppleA14", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ...
LLVM
ARM
CPP
stmt_completion
CPU
631,589
[ "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{" ]
[ "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemmove", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Alignment", ","...
GCC
rs6000
CPP
stmt_completion
CPU
631,590
[ ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_paddusw", "(", "_", "_", "m64", "_", "_", "m1", ",", "_...
LLVM
LoongArch
CPP
stmt_completion
CPU
631,591
[ "<STR_LIT>", ";" ]
[ "static", "<STR_LIT>", "::", "<STR_LIT>", "getLoongArchWOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected opcode", "<STR_LIT>", ")", ";", "case", "ISD", "::", "UDIV"...
LLVM
ARM64
TD
next_suggestion
CPU
631,592
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "...
LLVM
Hexagon
TD
next_suggestion
DSP
631,593
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
631,594
[ "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "fid", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "S...
LLVM
Sparc
CPP
stmt_completion
CPU
631,595
[ "RegNum", ";" ]
[ "assert", "(", "(", "Kind", "==", "k_Register", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Reg", "." ]
LLVM
M68k
CPP
next_suggestion
MPU
631,596
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "null", "<STR_LIT>", ";" ]
[ "if", "(", "BaseReg", ".", "getNode", "(", ")", ")", "BaseReg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "null", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ", BaseFI: ", "<STR_LIT...
LLVM
Hexagon
TD
next_suggestion
DSP
631,597
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";",...
LLVM
VE
CPP
stmt_completion
CPU
631,598
[ "Index", ";" ]
[ "const", "MCExpr", "*", "getMemIndex", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_MemoryRegImmImm", "||", "Kind", "==", "k_MemoryZeroImmImm", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "Mem", "." ]
LLVM
PowerPC
TD
stmt_completion
CPU
631,599
[ ";" ]
[ "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "("...