Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
TVM
CPP
stmt_completion
Virtual ISA
632,300
[ ")", ")", ";" ]
[ "void", "pattern3_ppp", "(", "StackFixup", "&", "Rv", ",", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", "{", "Rv", "(", "StackFixup", "::", "push3", "(", "i", ",", "j", ",", "k" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
632,301
[ "return", "Op", ";" ]
[ "static", "std", "::", "unique_ptr", "<", "SystemZOperand", ">", "createMem", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind", ",", "unsigned", "Base", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "Index", ",", "const", "MCExpr", "*", "...
LLVM
AMDGPU
CPP
program_repair
GPU
632,302
[ "<FIXS>", "MachineInstr", "&", "SecondLastInst", "=", "*", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", ".", "getOpcode", "(", ")", ";", "<FIXE>", "<FIXS>", "auto", "predSet", "=", "--", "I", ";", "<FIXE>", "<FIXS>", "TBB", "=", "SecondLastI...
[ "}", "<BUGS>", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "<BUGE>", "if", "(", "SecondLastOpc", "==", "AMDGPU", "::", "JUMP_COND", "&&", "LastOpc", "==", "AMDGPU",...
LLVM
PowerPC
CPP
next_suggestion
CPU
632,303
[ "if", "(", "State", ".", "isVarArg", "(", ")", ")", "{" ]
[ "const", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "PtrByteSize", ",", "PtrByteSize", ")", ";", "const", "MVT", "RegVT", "=", "IsPPC64", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "if", "(", "unsigned", "Reg", "=", "Sta...
LLVM
Hexagon
TD
next_suggestion
DSP
632,304
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "pr...
GCC
vax
CPP
next_suggestion
CPU
632,305
[ "bool", "ok", ";" ]
[ "int", "i", ";", "if", "(", "GET_CODE", "(", "c", ")", "!=", "CONST_DOUBLE", ")", "return", "<NUM_LIT>", ";", "mode", "=", "GET_MODE", "(", "c", ")", ";", "if", "(", "c", "==", "const_tiny_rtx", "[", "(", "int", ")", "mode", "]", "[", "<NUM_LIT>", ...
GCC
rs6000
MD
next_suggestion
CPU
632,306
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
632,307
[ "IRBuilder", "<", ">", "Builder", "(", "CS", ".", "getInstruction", "(", ")", ")", ";" ]
[ "FinalState", "=", "State", ";", "}", "if", "(", "InitialState", "==", "OverdefinedState", ")", "{", "Worklist", ".", "push_back", "(", "BB", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "X86WinEHState: ", "<STR_LIT>",...
GCC
bfin
MD
next_suggestion
DSP
632,308
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")"...
LLVM
AArch64
TD
next_suggestion
CPU
632,309
[ "}" ]
[ "def", "GPR32", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "i32", "]", ",", "<NUM_LIT>", ",", "(", "add", "GPR32common", ",", "WZR", ")", ">", "{", "let", "AltOrders", "=", "[", "(", "rotl", "GPR32", ",", "<NUM_LIT>", ")", "]", ";", "let", "...
LLVM
Hexagon
CPP
next_suggestion
DSP
632,310
[ "}" ]
[ "iterator_range", "<", "MCInst", "::", "const_iterator", ">", "HexagonMCInstrInfo", "::", "bundleInstructions", "(", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";", "return", "drop_begin", "(", "MCI", ",", "bund...
LLVM
AMDGPU
CPP
next_suggestion
GPU
632,311
[ "SDValue", "Arg", "=", "SplitVals", "[", "realRVLocIdx", "]", ";" ]
[ "NewOut", ".", "Flags", ".", "setSplit", "(", ")", ";", "NewOut", ".", "VT", "=", "VT", ";", "unsigned", "NumElements", "=", "Out", ".", "ArgVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=...
GCC
i386
CPP
stmt_completion
CPU
632,312
[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cmp_round_ps_mask", "(", "_", "_", "mmask16", "_",...
LLVM
Hexagon
TD
stmt_completion
DSP
632,313
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", ...
LLVM
X86
CPP
stmt_completion
CPU
632,314
[ "SrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ";" ]
[ "if", "(", "(", "ExtVT", "!=", "MVT", "::", "i64", "||", "Subtarget", "->", "is64Bit", "(", ")", ")", "&&", "SrcOp", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", "&&", "SrcOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "get...
LLVM
Hexagon
TD
next_suggestion
DSP
632,315
[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AArch64
CPP
stmt_completion
CPU
632,316
[ ";" ]
[ "initializeAArch64DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initializeAArch64ExpandPseudoPass", "(", "*", "PR", ")", ";", "initializeAArch64LoadStoreOptPass", "(", "*", "PR", ")", ";", "initializeAArch64SIMDInstrOptPass", "(", "*", "PR", ")", ";", "init...
LLVM
ARM
CPP
stmt_completion
CPU
632,317
[ "ARM", "::", "t2LDRi12", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "ARM", "::", "rGPRRegClass", ":", "&", "ARM", "::", "GPRRegClass", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "...
GCC
i386
MD
program_repair
CPU
632,318
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<S...
LLVM
ARM
CPP
next_suggestion
CPU
632,319
[ "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";" ]
[ "if", "(", "isLd", ")", "{", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", ">", "::", "iterator", "BI", "=", "Base2LdsMap", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "!=", "Base2LdsMap", ...
LLVM
RV16K
CPP
next_suggestion
Virtual ISA
632,320
[ "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";" ]
[ "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcod...
LLVM
Hexagon
CPP
stmt_completion
DSP
632,321
[ "Hexagon", "::", "V6_vL32b_ai_128B", ";" ]
[ "unsigned", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstHi", "=", "HRI", ".", "getSubReg", "(", "DstR", ",", "Hexagon", "::", "subreg_hireg", ")", ";", "unsigned", "DstLo", "=", "HRI", "."...
LLVM
SystemZ
TD
next_suggestion
CPU
632,322
[ "def", "z_storebswap64", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src", ",", "node", ":", "$", "addr", ")", ",", "(", "z_storebswap", "node", ":", "$", "src", ",", "node", ":", "$", "addr", ")", ",", "[", "{" ]
[ "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "-", ">", "getMemoryVT", "(", ")", "=", "=", "MVT", ":", ":", "i64", ";", "}", "]", ">", ";", "def", "z_storebswap16", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src", ",",...
LLVM
CellSPU
CPP
next_suggestion
MPU
632,323
[ "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "MVT", "::", "i64", ",", "Custom", ")", ";" ]
[ "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MV...
LLVM
Lanai
CPP
stmt_completion
CPU
632,324
[ "::", "UNKNOWN", ")", "{" ]
[ "size_t", "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ";", "bool", "IsBRR", "=", "false", ";", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ".r", "<STR_LIT>", ")", ")", "{", "Mnemon...
GCC
mips
CPP
program_repair
CPU
632,325
[ "<FIXS>", "&", "has_cxx_zero_width_bf", ",", "&", "has_cxx17_empty_base", ")", ";", "<FIXE>" ]
[ "mode", "=", "promote_function_mode", "(", "valtype", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "<NUM_LIT>", ")", ";", "bool", "has_cxx_zero_width_bf", "=", "false", ";", "int", "use_fpr", "=", "mips_fpr_return_fields", "(", "valtype", ",", "field...
LLVM
ARM
TD
stmt_completion
CPU
632,326
[ "=", "L_bit", ";" ]
[ "def", "SDB_UPD", ":", "AXSI4", "<", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "pred", ":", "$", "p", ",", "spr_reglist", ":", "$", "regs", ",", "variable_ops", ")", ",", "IndexModeUpd", ",", "itin_upd"...
LLVM
Hexagon
CPP
program_repair
DSP
632,327
[ "<FIXS>", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "<FIXE>", "<FIXS>", "switch", "(", "ConstraintID", ")", "{", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_...
[ "bool", "HexagonDAGToDAGISel", "::", "<BUGS>", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "<BUGE>", "std", "::", "vector", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", ...
GCC
mips
CPP
code_generation
CPU
632,328
[ "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "*", "after", ",", "rtx_insn", "*", "insn", ",", "int", "*", "hilo_delay", ",", "rtx", "*", "delayed_reg", ",", "rtx", "lo_reg", ")", "{", "rtx", "pattern", ",", "set", ";", "int", "nops", ",", "n...
[ "Subroutine", "of", "mips_reorg", ".", "If", "there", "is", "a", "hazard", "between", "INSN", "and", "a", "previous", "instruction", ",", "avoid", "it", "by", "inserting", "nops", "after", "instruction", "AFTER", ".", "*", "DELAYED_REG", "and", "*", "HILO_DE...
LLVM
AArch64
TD
stmt_completion
CPU
632,329
[ "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
632,330
[ "elementSize", ")", ";" ]
[ "if", "(", "!", "Cur", "->", "isArray", "(", ")", ")", "{", "StringRef", "StringValue", "=", "String", ".", "substr", "(", "Cur", "->", "offset", ",", "Cur", "->", "elementSize", ")", ";", "if", "(", "StringRef", "(", "Cur", "->", "fieldName", ")", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
632,331
[ ";" ]
[ "SourceRange", "=", "RegName", ".", "SourceRange", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "diagnoseRegisterClass", "=", "[", "&", "]", "(", "const", "yaml", "::", "StringValue", "&", "RegName", ")", "{", "const", "Memo...
LLVM
AArch64
TD
next_suggestion
CPU
632,332
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
GCC
aarch64
CPP
next_suggestion
CPU
632,333
[ "}" ]
[ "vorrq_s64", "(", "int64x2_t", "_", "_", "a", ",", "int64x2_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "|", "_", "_", "b", ";" ]
LLVM
ARM
CPP
program_repair
CPU
632,334
[ "<FIXS>", "<FIXE>", "<FIXS>", "if", "(", "!", "MaybeParseRegister", "(", "Op", ",", "true", ")", ")", "<FIXE>" ]
[ "return", "true", ";", "}", "<BUGS>", "<BUGE>", "bool", "ARMAsmParser", "::", "ParseOperand", "(", "ARMOperand", "&", "Op", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", ...
GCC
sh
CPP
next_suggestion
CPU
632,335
[ "_", "_", "asm__", "_", "_", "volatile__", "(", "<STR_LIT>", "getcfg\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "n", "<STR_LIT>", "(", "s", ")", "...
[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_GETCFG", "(", "unsigned", "long", "long", "mm", ",", "int", "s", ")", "{", "unsigned", "long", "long", "res", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
632,336
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pg", ";", "bits", "<", "<NUM_LIT>", ">", "Zdn", ";", "bits", "<", "<NUM_LIT>", ">", "Za", ";", "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
GCC
rs6000
MD
program_repair
CPU
632,337
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "emit_note", "(", "NOTE_INSN_DELETED", ")", "DONE", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>"...
GCC
i386
CPP
stmt_completion
CPU
632,338
[ "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_insert_epi8", "(", "_", "_", "m256i", "_", "_", "X", ...
LLVM
ARM
TD
stmt_completion
CPU
632,339
[ "Rd", ",", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "add", "(", "ARMVMLAVs", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ",", "tGPREven", ":", "$", "Rd", ")", ")", ",", "(", "i32", "(", "MVE_VMLADA...
LLVM
ARM64
TD
next_suggestion
CPU
632,340
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
632,341
[ ",", "SDT_AArch64UnaryVec", ">", ";" ]
[ "def", "AArch64smaxv", ":", "SDNode", "<", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
632,342
[ "setLibcallName", "(", "RTLIB", "::", "SRL_I128", ",", "nullptr", ")", ";" ]
[ "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_U...
LLVM
AArch64
CPP
stmt_completion
CPU
632,343
[ "getValueType", "(", ")", "!=", "MVT", "::", "f128", ")", "{" ]
[ "SDValue", "AArch64TargetLowering", "::", "LowerFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", ...
GCC
microblaze
CPP
next_suggestion
MPU
632,344
[ "}" ]
[ "void", "microblaze_eh_return", "(", "rtx", "op0", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "op0", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
632,345
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isTak", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ...
GCC
rs6000
CPP
stmt_completion
CPU
632,346
[ "_", "_", "m2", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_or_si64", "(", "_", "_", "m64", "_", "_", "m1", ",", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
632,347
[ "}" ]
[ "static", "inline", "int", "getQuarterRateInstrCost", "(", ")", "{", "return", "<NUM_LIT>", "*", "TargetTransformInfo", "::", "TCC_Basic", ";" ]
LLVM
ARM
CPP
code_generation
CPU
632,348
[ "bool", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "PM", ".", "add", "(",...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]
LLVM
Mips
CPP
next_suggestion
CPU
632,349
[ "}" ]
[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "ret...
LLVM
PowerPC
TD
next_suggestion
CPU
632,350
[ "}" ]
[ "def", "PPCS17ImmAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
632,351
[ "<STR_LIT>", ";" ]
[ "class", "MemRegRQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#" ]
LLVM
SystemZ
TD
next_suggestion
CPU
632,352
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", ...
GCC
aarch64
MD
program_repair
CPU
632,353
[ "<FIXS>", "(", "define_mode_attr", "VWIDE", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "HI", "<STR_L...
[ "(", "V2DI", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_attr", "VWIDE", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "...
GCC
i386
CPP
stmt_completion
CPU
632,354
[ ")", "-", "<NUM_LIT>", ",", "_", "_", "C", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_sqrtsh_mask_round", "(", "_", "_", "B", ",", "_", "_", "A", ",", "_", "mm_setzero_ph", "(", ")", ",", "(", "_", "_", "mmask8" ]
GCC
aarch64
CPP
stmt_completion
CPU
632,355
[ "(", ")", ";" ]
[ "void", "fma_forest", "::", "merge_forest", "(", "fma_forest", "*", "other_forest", ")", "{", "std", "::", "list", "<", "fma_root_node", "*", ">", "*", "other_roots", ";", "std", "::", "list", "<", "fma_root_node", "*", ">", "::", "iterator", "other_root_ite...
LLVM
Hexagon
TD
stmt_completion
DSP
632,356
[ "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
GCC
v850
MD
next_suggestion
MPU
632,357
[ "return", "<STR_LIT>" ]
[ "(", "mod", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_V850E2_UP", ")", "return", "<STR_LIT>", "el...
LLVM
AMDGPU
CPP
next_suggestion
GPU
632,358
[ "SDValue", "REM_sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "REM", ",", "RHS", ")", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "halfBitWidth", ";", "++", "i", ")", "{", "const", "unsigned", "bitPos", "=", "halfBitWidth", "-", "i", "-", "<NUM_LIT>", ";", "SDValue", "POS", "=", "DAG", ".", "getConstant", "(", "bitPos"...
LLVM
J2
CPP
code_generation
MPU
632,359
[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
GCC
msp430
CPP
next_suggestion
MPU
632,360
[ "}" ]
[ "if", "(", "mode", "==", "CPSImode", ")", "return", "<NUM_LIT>", ";", "return", "msp430_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";" ]
GCC
frv
CPP
next_suggestion
VLIW
632,361
[ "case", "R_FRV_TLSMOFFHI", ":", "return", "<STR_LIT>", "tlsmoffhi", "<STR_LIT>", ";" ]
[ "case", "R_FRV_GOTLO", ":", "return", "<STR_LIT>", "gotlo", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC", ":", "return", "<STR_LIT>", "funcdesc", "<STR_LIT>", ";", "case", "R_FRV_FUNCDESC_GOT12", ":", "return", "<STR_LIT>", "gotfuncdesc12", "<STR_LIT>", ";", "case", "...
GCC
i386
CPP
code_generation
CPU
632,362
[ "static", "void", "ix86_emit_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "rtx_insn", "*", "insn", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", ...
[ "Emit", "code", "to", "save", "registers", "in", "the", "prologue", "." ]
LLVM
Hexagon
CPP
stmt_completion
DSP
632,363
[ "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "return", "std", "::", "make_pair", "(", "TF", "&", "~", "<STR_LIT>", "::", "<STR_LIT>", ",", "TF" ]
LLVM
ARM
TD
program_repair
CPU
632,364
[ "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]
[ "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "Intrinsic", "IntOp", ">", ":", "N2V", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "DPR_VFP2", ":", "$", "dst", ")", ",",...
LLVM
ARM
CPP
program_repair
CPU
632,365
[ "<FIXS>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "<FIXE>", "<FIXS>", "return", "MI", ".", "mayLoad", "(", ")", "&&", "hasLoadFromStackSlot", "(...
[ "return", "<NUM_LIT>", ";", "}", "<BUGS>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "<BUGE>", "const", "MachineMemOperand", "*", "Dummy", ";", "<...
LLVM
AArch64
CPP
next_suggestion
CPU
632,366
[ "}" ]
[ "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "W", "(", "getTheARM64_32Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", ...
GCC
arm
CPP
stmt_completion
CPU
632,367
[ "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
[ "_", "_", "arm_vadciq_m_s32", "(", "int32x4_t", "_", "_", "inactive", ",", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "unsigned", "*", "_", "_", "carry_out", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "int32x4_t", "_", "_", ...
GCC
mn10200
CPP
program_repair
MPU
632,368
[ "<FIXS>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "subreg_regno", "(", "x", ")", "]", ")", ";", "<FIXE>" ]
[ "break", ";", "case", "SUBREG", ":", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "SUBREG_REG", "(", "x", ")", ")", "+", "SUBREG_WORD", "(", "x", ")", "]", ")", ";", "<BUGE>", "break", ";...
GCC
aarch64
CPP
next_suggestion
CPU
632,369
[ "return", "NULL_TREE", ";" ]
[ "static", "tree", "aarch64_lookup_simd_builtin_type", "(", "enum", "machine_mode", "mode", ",", "enum", "aarch64_type_qualifiers", "q", ")", "{", "int", "i", ";", "int", "nelts", "=", "sizeof", "(", "aarch64_simd_types", ")", "/", "sizeof", "(", "aarch64_simd_type...
GCC
arm
CPP
stmt_completion
CPU
632,370
[ "_", "v4hi", ")", "b", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wmaddun", "(", "(", "_", "_", "v4hi", ")", "a", ",", "(", "_" ]
LLVM
Hexagon
TD
stmt_completion
DSP
632,371
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqi_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
GCC
mt
CPP
code_generation
CPU
632,372
[ "int", "mt_reg_ok_for_base_p", "(", "rtx", "x", ",", "int", "strict", ")", "{", "if", "(", "strict", ")", "return", "(", "(", "(", "unsigned", ")", "REGNO", "(", "x", ")", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "return", "<NUM_LIT>", ";", "}" ]
[ "Implement", "REG_OK_FOR_BASE_P", "." ]
LLVM
ARM
CPP
next_suggestion
CPU
632,373
[ "case", "ARM", "::", "fixup_t2_movw_lo16", ":" ]
[ "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "case", "ARM", "::", "fixup_arm_thumb_bcc", ":", "case", "ARM", "::", "fixup_arm_thumb_cp", ":", "case", "ARM", "::", "fixup_thumb_adr_pcrel_10", ":", "case", "ARM", "::", "fixup_a...
LLVM
CellSPU
TD
stmt_completion
MPU
632,374
[ "GPRC", ">", ";" ]
[ "def", "r128", ":", "StoreAForm", "<" ]
GCC
i386
CPP
stmt_completion
CPU
632,375
[ ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_cvtpd2qq128_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2di" ]
LLVM
SystemZ
CPP
code_generation
CPU
632,376
[ "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "O...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
632,377
[ "InFlag", ")", ";" ]
[ "needIndirectCall", "=", "false", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "PPCSubta...
LLVM
X86
CPP
program_repair
CPU
632,378
[ "<FIXS>", "const", "TargetRegisterClass", "*", "SrcRC", ",", "DebugLoc", "DL", ")", "const", ";", "<FIXE>" ]
[ "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "const", "TargetRegisterClass", "*", "DestRC", ",", "<BUGS>", "const", "TargetRegisterClass", "*", "SrcRC", ")", "const", ";", "<BUGE>", "virtual", "void", "...
LLVM
Mips
CPP
stmt_completion
CPU
632,379
[ "Ws1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "Mips", "::", "MSA128WRegClass", ";", "unsigned", "Ws1", "=", "RegInfo", ".", "createVirtua...
GCC
sh
MD
next_suggestion
CPU
632,380
[ "<STR_LIT>", ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Mips
CPP
stmt_completion
CPU
632,381
[ ".", "createVirtualRegister", "(", "RC", ")", ";" ]
[ "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "Register", "VReg", "=", "MF", ".", "getRegInfo", "(", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
632,382
[ "QPR", ":", "$", "Vd", ",", "(", "Ty", "(", "ShOp", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vm", ",", "(", "i32", "imm", ":", "$", "SIMM", ")", ")", ")", ")", "]", ">", ";" ]
[ "class", "N2VQShIns", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op7", ",", "bit", "op4", ",", "Operand", "ImmTy", ",", "Format", "f", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "Valu...
GCC
alpha
MD
next_suggestion
MPU
632,383
[ "(", "mult", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
rs6000
MD
next_suggestion
CPU
632,384
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "VSX_SPLAT_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "VSX_SPLAT_I", "(", "truncate", ":", "<", "VS_scalar", ">", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
GCC
s390
MD
stmt_completion
MPU
632,385
[ "[", "<NUM_LIT>", "]", ")", ")", ")" ]
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", ...
LLVM
ARM
CPP
stmt_completion
CPU
632,386
[ ")", ")", "*", "PredCost", "=", "<NUM_LIT>", ";" ]
[ "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ...
GCC
rs6000
MD
stmt_completion
CPU
632,387
[ ")", ")" ]
[ "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
ia64
MD
next_suggestion
CPU
632,388
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
632,389
[ ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT...
GCC
arm
CPP
stmt_completion
CPU
632,390
[ "float32x2_t", "_", "_", "b", ")", "{" ]
[ "vcadd_rot90_f32", "(", "float32x2_t", "_", "_", "a", "," ]
LLVM
VE
TD
stmt_completion
CPU
632,391
[ "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vminsl_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMINSLvvl_v", "v256f64", ":", "$", "vy", ",", "v256f64", ...
GCC
arm
CPP
next_suggestion
CPU
632,392
[ "}" ]
[ "_", "_", "arm_vmulq_x_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmulq_m_uv16qi", "(", "_", "_", "arm_vuninitializedq_u8", "(", ")", ",", "_", ...
LLVM
X86
CPP
next_suggestion
CPU
632,393
[ "else", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ",", "StringRef", "(", ")", ",", "nullptr", ",", "<NUM_LIT>", ",", "false", ",", "MaybeDirect...
[ "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "if", "(", "IndexReg", "&&", "BaseReg", "==", "X86", "::", "RIP", ")", "BaseReg", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
632,394
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "class", "BaseExtractImm", "<", "RegisterClass", "regtype", ",", "Operand", "imm_type", ",", "string", "asm", ",", "list", "<", "dag", ">", "patterns", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", ...
GCC
arm
CPP
next_suggestion
CPU
632,395
[ "}" ]
[ "vrshl_u64", "(", "uint64x1_t", "_", "_", "a", ",", "int64x1_t", "_", "_", "b", ")", "{", "return", "(", "uint64x1_t", ")", "_", "_", "builtin_neon_vrshludi", "(", "(", "int64x1_t", ")", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM
LoongArch
TD
program_repair
CPU
632,396
[ "<FIXS>", "def", "ORI", ":", "ALU_2RI12", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm12_ori", ">", ";", "<FIXE>" ]
[ "def", "ANDN", ":", "ALU_3R", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "ORN", ":", "ALU_3R", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "ANDI", ":", "ALU_2RI12", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm12", ">", ";", "<BUGS>", "def", "ORI", ...
GCC
i386
CPP
program_repair
CPU
632,397
[ "<FIXS>", "{", "rtx", "src_base", "=", "XEXP", "(", "part", "[", "<NUM_LIT>", "]", "[", "nparts", "-", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "nparts", "==", "<NUM_LIT>", "&&", "mode", "==", "XFmode", "&&", ...
[ "if", "(", "push", "&&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "reg_overlap_mentioned_p", "(", "stack_pointer_rtx", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "nparts", "...
LLVM
Hexagon
TD
next_suggestion
DSP
632,398
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "...
LLVM
SIC
CPP
next_suggestion
CPU
632,399
[ "}" ]
[ "SDValue", "getAddrGlobalLargeGOT", "(", "NodeTy", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "HiFlag", ",", "unsigned", "LoFlag", ",", "SDValue", "Chain", ",", "const", "MachinePointerInfo", "&", "PtrInfo", ")", "const", "...