Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
TD
program_repair
CPU
632,900
[ "<FIXS>", "OpSize16", ",", "TB", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "TB", ";", "<FIXE>" ]
[ "let", "mayLoad", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", ",", "SchedRW", "=", "[", "WriteALULd", ",", "WriteRMW", "]", "in", "{", "def", "BTC16mi8", ":", "Ii8", "<NUM_LIT>", ",", "MRM7m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ...
LLVM
Hexagon
TD
next_suggestion
DSP
632,901
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "E...
LLVM
AArch64
CPP
program_repair
CPU
632,902
[ "<FIXS>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "do", "{", "--", "MBBI", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "MI", "->", "isDebugValue", "(", ")", ")", "++", "Count", ";", "<FIXE>" ]
[ "ModifiedRegs", ".", "reset", "(", ")", ";", "UsedRegs", ".", "reset", "(", ")", ";", "<BUGS>", "--", "MBBI", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "B", "&&", "Count", "Limit", ";", "--", "MBBI", ")", "{", "<BUG...
LLVM
AArch64
CPP
next_suggestion
CPU
632,903
[ "return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "(", "SignificantDstMask", "|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";" ]
[ "static", "bool", "isBitfieldDstMask", "(", "uint64_t", "DstMask", ",", "APInt", "BitsToBeInserted", ",", "unsigned", "NumberOfIgnoredHighBits", ",", "EVT", "VT", ")", "{", "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
632,904
[ ")", "{" ]
[ "MadeChange", "=", "true", ";", "}", "break", ";", "case", "AMDGPU", "::", "SI_EARLY_TERMINATE_SCC0", ":", "EarlyTermInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "EpilogInstrs", ".", "...
GCC
m68k
MD
program_repair
MPU
632,905
[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")...
[ "<STR_LIT>", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", ")", "<BUGS>", "{", "CC_STATUS_INITreturn", "<STR_LIT>", "}", "<BUGE>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", ...
GCC
mips
CPP
next_suggestion
CPU
632,906
[ "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{" ]
[ "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest", ")", "==", "DFmode", ")", "emit_insn", "(", "gen_move_doubleword_fprdf", "(", "dest", ",", "src", ")", ")", ";", "else", "if", "(", "!", "TARGET_64BIT", "&&", "GET_MODE", "(", "dest",...
LLVM
Mips
CPP
next_suggestion
CPU
632,907
[ "unsigned", "Shamt", "=", "CN", "->", "getZExtValue", "(", ")", ";" ]
[ "static", "SDValue", "PerformORCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "MipsSubtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOp...
GCC
arm
MD
next_suggestion
CPU
632,908
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
632,909
[ "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
GCC
arm
CPP
next_suggestion
CPU
632,910
[ "}" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_qmulmr_pi16", "(", "_", "_", "m64", "a", ",", "_", "_", "m64", "b", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wqmulmr", "(", "(", "_", "_", "v4hi", ")", "a", ...
LLVM
Cpu0
CPP
next_suggestion
CPU
632,911
[ "return", "false", ";" ]
[ "if", "(", "ExtraCode", ")", "{", "return", "true", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "unexpected inline asm memory operand...
GCC
arm
MD
stmt_completion
CPU
632,912
[ ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
632,913
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "R", ";", "++", "i", ")", "pattern", "=", "ror", "(", "pattern", ",", "size", ")", ";" ]
[ "assert", "(", "len", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "undefined logical immediate encoding", "<STR_LIT>", ")", ";", "unsigned", "size", "=", "(", "<NUM_LIT>", "<<", "len", ")", ";", "unsigned", "R", "=", "immr", "&", "(", "size", "-", "<NUM_LIT>", ")"...
LLVM
AMDGPU
TD
stmt_completion
GPU
632,914
[ "$", "src0_modifiers", ",", "Src0RC", ":", "$", "src0", ",", "Src1Mod", ":", "$", "src1_modifiers", ",", "Src1RC", ":", "$", "src1", ",", "Src2Mod", ":", "$", "src2_modifiers", ",", "Src2RC", ":", "$", "src2", ",", "clampmod", ":", "$", "clamp", ",", ...
[ "class", "getInsVOP3OpSel", "<", "RegisterOperand", "Src0RC", ",", "RegisterOperand", "Src1RC", ",", "RegisterOperand", "Src2RC", ",", "int", "NumSrcArgs", ",", "bit", "HasClamp", ",", "Operand", "Src0Mod", ",", "Operand", "Src1Mod", ",", "Operand", "Src2Mod", ">"...
GCC
m32c
CPP
stmt_completion
MPU
632,915
[ "str", ")", "{" ]
[ "static", "hashval_t", "hash", "(", "const", "char", "*" ]
GCC
s390
MD
next_suggestion
MPU
632,916
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
632,917
[ "}" ]
[ "class", "Enc_c1d806", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Vu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vv32", ";", ...
LLVM
AArch64
TD
next_suggestion
CPU
632,918
[ "}" ]
[ "def", "KryoWrite_10cyc_XA_Y_noRSV_43ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
CPP
program_repair
DSP
632,919
[ "<FIXS>", "SUnit", "*", "SU", "=", "nullptr", ";", "<FIXE>", "<FIXS>", "int", "SCost", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "SchedCandidate", "(", ")", "=", "default", ";", "<FIXE>" ]
[ "class", "ConvergingVLIWScheduler", ":", "public", "MachineSchedStrategy", "{", "struct", "SchedCandidate", "{", "<BUGS>", "SUnit", "*", "SU", ";", "<BUGE>", "RegPressureDelta", "RPDelta", ";", "<BUGS>", "int", "SCost", ";", "<BUGE>", "<BUGS>", "SchedCandidate", "("...
LLVM
X86
TD
next_suggestion
CPU
632,920
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
[ "def", "ICXWriteResGroup58", ":", "SchedWriteRes", "<", "[", "ICXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
632,921
[ ")", ")", ";" ]
[ "unsigned", "DivOpc", ";", "bool", "is64bit", "=", "(", "DestVT", "==", "MVT", "::", "i64", ")", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "ISD", "::", "SREM", ":", "DivOpc", "=", "is64bit", "?", "<STR...
GCC
i386
MD
next_suggestion
CPU
632,922
[ "copy_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", "," ]
[ "(", "set", "(", "reg", "FLAGS_REG", ")", "(", "compare", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "...
GCC
i386
CPP
stmt_completion
CPU
632,923
[ "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_prorvd512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
632,924
[ "<NUM_LIT>", ">", "Regs", ";" ]
[ "MachineBasicBlock", "*", "B", "=", "N", "->", "getBlock", "(", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "Instrs", ";", "for", "(", "auto", "I", "=", "B", "->", "rbegin", "(", ")", ",", "E", "=", "B", "->", "rend", "(", "...
GCC
alpha
CPP
program_repair
MPU
632,925
[ "<FIXS>", "FRP", "(", "emit_move_insn", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "frame_size", ")", ")", ")", ";", "<FIXE>" ]
[ "if", "(", "frame_size", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "emit_move_insn", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "frame_size", ")", ")", ";", "<BUGE>", "}", "}", "else" ]
GCC
m68k
MD
next_suggestion
MPU
632,926
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM
TD
program_repair
CPU
632,927
[ "<FIXS>", "(", "v2i32", "(", "ARMvorrImm", "DPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "<FIXE>" ]
[ "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "<BUGS>", "(", "v2i32", "(", "NEONvorrImm", "DPR", ":", "$", "src", ",", "timm", ":", "$", "SIMM", ")", ")", ")...
LLVM
BPF
CPP
stmt_completion
Virtual ISA
632,928
[ ")", ".", "resolve", "(", ")", ")", ";" ]
[ "if", "(", "!", "ArrayIndexTypeId", ")", "{", "auto", "TypeEntry", "=", "llvm", "::", "make_unique", "<", "BTFTypeInt", ">", "(", "dwarf", "::", "DW_ATE_unsigned", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "__ARRAY_SIZE_TYPE__", "<STR_LIT>", ")", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
632,929
[ ")", "{" ]
[ "unsigned", "AMDGPUInliner", "::", "getInlineThreshold", "(", "CallBase", "&", "CB", ")", "const", "{", "int", "Thres", "=", "Params", ".", "DefaultThreshold", ";", "Function", "*", "Caller", "=", "CB", ".", "getCaller", "(", ")", ";", "Function", "*", "Ca...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
632,930
[ "}" ]
[ "MCObjectWriter", "*", "WebAssemblyAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createWebAssemblyELFObjectWriter", "(", "OS", ",", "Is64Bit", ",", "<NUM_LIT>", ")", ";" ]
LLVM
Mips
TD
stmt_completion
CPU
632,931
[ "SETLE", ">", ";" ]
[ "def", "vsetle_v8i16", ":", "vsetcc_type", "<", "v8i16", "," ]
GCC
rs6000
MD
stmt_completion
CPU
632,932
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
rs6000
CPP
code_generation
CPU
632,933
[ "static", "int", "rs6000_emit_p9_fp_minmax", "(", "rtx", "dest", ",", "rtx", "op", ",", "rtx", "true_cond", ",", "rtx", "false_cond", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op", ",",...
[ "ISA", "3.0", "(", "power9", ")", "minmax", "subcase", "to", "emit", "a", "XSMAXCDP", "or", "XSMINCDP", "instruction", "for", "SF/DF", "scalars", ".", "Move", "TRUE_COND", "to", "DEST", "if", "OP", "of", "the", "operands", "of", "the", "last", "comparison"...
LLVM
Hexagon
CPP
stmt_completion
DSP
632,934
[ ":" ]
[ "static", "bool", "IsSchedBarrier", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "BARRIER" ]
LLVM
Mips
CPP
next_suggestion
CPU
632,935
[ "DebugLoc", "DL", "=", "LD", "->", "getDebugLoc", "(", ")", ";" ]
[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", ")", "||", "(", "VT", "==", "MVT", "::", "i64", ")", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "i64", ")", "&&", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", ")", ")", "{", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
632,936
[ "MI", ".", "setOpcode", "(", "NewOpcode", ")", ";" ]
[ "}", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Success", ";", "}", "else", "{", "NewOpcode", "=", "AMDGPU", "::", "getMaskedMIMGOp", "(", "*", "MCII", ",", "MI", ".", "getOpcode", "(", ")", ",", "DstSize", ...
GCC
i386
CPP
next_suggestion
CPU
632,937
[ "return", "gen_rtx_SET", "(", "store", "?", "mem", ":", "reg", ",", "store", "?", "reg", ":", "mem", ")", ";" ]
[ "if", "(", "offset", ")", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_reg", ",", "offset", ")", ";", "mem", "=", "gen_frame_mem", "(", "GET_MODE", "(", "reg", ")", ",", "offset", "?", "addr", ":", "frame_reg", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
632,938
[ "let", "DecoderMethod", "=", "rrDecoderMethod", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "isCommutable", "=", "Commutable", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<N...
LLVM
BPF
CPP
stmt_completion
Virtual ISA
632,939
[ ";" ]
[ "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "unsupported usage in BPFPreserveStaticOffsetPass:\\n", "<STR_LIT>", ";", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", " Insn: ", "<STR_LIT>", "<<", "*", "Insn", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", ...
LLVM
ARM
TD
next_suggestion
CPU
632,940
[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
[ "def", "VecListThreeDByteIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM
X86
TD
next_suggestion
CPU
632,941
[ "}" ]
[ "def", "SKLWriteResGroup54", ":", "SchedWriteRes", "<", "[", "SKLPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
632,942
[ "]", ")" ]
[ "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
632,943
[ "return", "(", "unsigned", ")", "Imm", ".", "Val", ";" ]
[ "unsigned", "getVSReg", "(", ")", "const", "{", "assert", "(", "isVSRegNumber", "(", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";" ]
LLVM
RV16K
CPP
code_generation
Virtual ISA
632,944
[ "bool", "RV16KAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{",...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
GCC
sparc
CPP
next_suggestion
CPU
632,945
[ "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "return", "cost", ";" ]
[ "static", "int", "supersparc_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "insn_type", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LI...
GCC
aarch64
CPP
stmt_completion
CPU
632,946
[ "elt", ")", ",", "GET_MODE_INNER", "(", "GET_MODE", "(", "x", ")", ")", ")", ")", ";" ]
[ "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "CONST_INT_P", "(", "elt", ")", "&&", "aarch64_bitmask_imm", "(", "INTVAL", "(" ]
GCC
rs6000
MD
next_suggestion
CPU
632,947
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XXSPLTIW", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
632,948
[ ")", ";" ]
[ "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "bool", "ArgAlign", "=", "isHvxVectorType", "(", "VA", ".", "getValVT", "(", ")", ")", ";", "NeedsArgAlign", "|=", "ArgAlign", ";", "switch", "(", "VA", ".", "getLocInfo...
LLVM
SystemZ
TD
next_suggestion
CPU
632,949
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>",...
LLVM
Mips
CPP
next_suggestion
CPU
632,950
[ "GPReg", "=", "ABI", ".", "GetGlobalPtr", "(", ")", ";" ]
[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "AssemblerOptions", ".", "push_back", "(", "std", "::", "make_unique", "<", "MipsAssemblerOptions", ">", "(", "getSTI", "(", ")", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
632,951
[ ";" ]
[ "Op", "->", "Token", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Token", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "return", "Op" ]
GCC
i386
MD
stmt_completion
CPU
632,952
[ "(", "<NUM_LIT>", ")" ]
[ "if", "(", "!", "TARGET_64BIT", ")", "return", "UINTVAL", "(", "op", ")", "<", "=", "HOST_WIDE_INT_UC" ]
GCC
rs6000
MD
stmt_completion
CPU
632,953
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
GCC
msp430
MD
stmt_completion
MPU
632,954
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "ior", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(" ]
GCC
pru
CPP
stmt_completion
CPU
632,955
[ "label", "||", "!", "simplejump_p", "(", "end", "->", "fallthrough", ")", "||", "fallthrough", "!=", "next_real_insn", "(", "JUMP_LABEL_AS_INSN", "(", "end", "->", "fallthrough", ")", ")", ")", "return", "false", ";" ]
[ "rtx_insn", "*", "fallthrough", ";", "if", "(", "loop", "->", "begin", "==", "<NUM_LIT>", "||", "loop", "->", "end", "==", "<NUM_LIT>", "||", "loop", "->", "begin", "->", "next", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "prev_real_insn"...
GCC
sparc
MD
program_repair
CPU
632,956
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", ...
LLVM
X86
CPP
next_suggestion
CPU
632,957
[ "}" ]
[ "FunctionPass", "*", "llvm", "::", "createX86FixupLEAs", "(", ")", "{", "return", "new", "FixupLEAPass", "(", ")", ";" ]
LLVM
X86
TD
program_repair
CPU
632,958
[ "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "BWWriteResGroup9", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "...
LLVM
ARM
CPP
program_repair
CPU
632,959
[ "<FIXS>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MSR_M", ")", "{", "unsigned", "Mask", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "FeatureBits", "&", "ARM", ...
[ "return", "MCDisassembler", "::", "Fail", ";", "}", "<BUGS>", "if", "(", "(", "FeatureBits", "&", "ARM", "::", "HasV7Ops", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "t2MSR_M", ")", "{", "unsigned", "Mask", "=", "(", "Val", ">>...
LLVM
X86
CPP
next_suggestion
CPU
632,960
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "*", "SizeRatio", "]", "=", "i", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "SDValue", "ScalarLoad", "=", "DAG", ".", "getLoad", "(", "SclrLoadTy", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "...
LLVM
Hexagon
CPP
stmt_completion
DSP
632,961
[ ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{" ]
[ "ScheduleHazardRecognizer", "*", "HexagonInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II" ]
LLVM
VE
CPP
next_suggestion
CPU
632,962
[ "}" ]
[ "const", "VETargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
632,963
[ ")", ";" ]
[ "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N0", ")", ">", "<NUM_LIT>", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N1", "...
LLVM
Mips
CPP
stmt_completion
CPU
632,964
[ "Sink", ";" ]
[ "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "BB", ")", ")", ";", "MachineFunction", "*", "F", ...
LLVM
VE
CPP
next_suggestion
CPU
632,965
[ "else", "NewMask", "=", "getUnpack", "(", "MVT", "::", "v256i1", ",", "RawMask", ",", "Part", ",", "NewAVL", ")", ";" ]
[ "else", "NewAVL", "=", "RawAVL", ";", "NewAVL", "=", "getNode", "(", "ISD", "::", "SRL", ",", "MVT", "::", "i32", ",", "{", "NewAVL", ",", "OneV", "}", ")", ";", "NewAVL", "=", "annotateLegalAVL", "(", "NewAVL", ")", ";", "SDValue", "NewMask", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
632,966
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
632,967
[ "<", "[", "HasNEON", ",", "HasFullFP16", "]", ">", ";" ]
[ "def", "VABDhd", ":", "N3VDInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "IIC_VBIND", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4f16", ",", "v4f16", ",", "int_arm_neon_vabds", ",", "<NU...
GCC
i386
MD
next_suggestion
CPU
632,968
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
s390
MD
next_suggestion
MPU
632,969
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V1TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "V1TF", "(", "vec_select", ":", "V1DF", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<ST...
GCC
sparc
MD
stmt_completion
CPU
632,970
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
632,971
[ "aarch64_vget_lane_any", "(", "_", "_", "c", ",", "_", "_", "lane", ")", ")", ")", ";" ]
[ "vmlsq_lane_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b", ",", "float32x2_t", "_", "_", "c", ",", "const", "int", "_", "_", "lane", ")", "{", "return", "(", "_", "_", "a", "-", "(", "_", "_", "b", "*", "_", "_" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
632,972
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "Rsrc2", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "RhazRsOp", ":", "$", "rhaz", ",", "Rdst", ":", "$", "income", ",", "Pre...
LLVM
Hexagon
TD
stmt_completion
DSP
632,973
[ "=", "<NUM_LIT>", ";" ]
[ "def", "C4_cmpneqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b...
LLVM
Hexagon
TD
next_suggestion
DSP
632,974
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
MSP430
CPP
next_suggestion
MPU
632,975
[ "}" ]
[ "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", ...
GCC
powerpcspe
CPP
stmt_completion
CPU
632,976
[ "a", ",", "vec_ushort8", "b", ",", "vec_uint4", "c", ")", "{" ]
[ "static", "_", "_", "inline", "vec_uint4", "spu_mhhadd", "(", "vec_ushort8" ]
GCC
s390
MD
stmt_completion
MPU
632,977
[ "operands", "[", "<NUM_LIT>", "]", ",", "TFmode", ",", "<NUM_LIT>", ")" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "FPRX2mode", ",", "<NUM_LIT>", ")"...
LLVM
rvex
CPP
stmt_completion
VLIW
632,978
[ ";" ]
[ "static", "MCCodeGenInfo", "*", "creatervexMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenIn...
LLVM
Hexagon
TD
next_suggestion
DSP
632,979
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LI...
GCC
loongarch
CPP
code_generation
CPU
632,980
[ "int", "loongarch_const_insns", "(", "rtx", "x", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "loongarch_integer_cost", "(", "INTVAL...
[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ",", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]
GCC
aarch64
MD
stmt_completion
CPU
632,981
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
GCC
i386
CPP
stmt_completion
CPU
632,982
[ ")", "_", "mm512_undefined_si512", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_broadcasti32x4_512", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si" ]
GCC
arm
CPP
stmt_completion
CPU
632,983
[ "/", "<NUM_LIT>", ";" ]
[ "if", "(", "arm_current_function_pac_enabled_p", "(", ")", ")", "cfun", "->", "machine", "->", "pacspval_needed", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "cfun", "->", "machine", "->", "uses_anonymous_args", ")", "{", "insn", "=", "emit_multi_reg_p...
LLVM
Hexagon
TD
next_suggestion
DSP
632,984
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NU...
GCC
avr
CPP
program_repair
MPU
632,985
[ "<FIXS>", "avr_have_dimode", "=", "false", ";", "<FIXE>" ]
[ "if", "(", "AVR_TINY", ")", "<BUGS>", "avr_have_dimode", "=", "false", ";", "<BUGE>", "}" ]
LLVM
LoongArch
CPP
stmt_completion
CPU
632,986
[ ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";" ]
[ "auto", "*", "CImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "ImmOp", ")", ")", ";", "if", "(", "(", "IsSigned", "&&", "!", "isInt", "<", "N", ">", "(", "CImm", "->", "getSExtValue", "(", ")", ")", ")", "||", ...
LLVM
Hexagon
TD
next_suggestion
DSP
632,987
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
632,988
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
LLVM
OR1K
CPP
stmt_completion
CPU
632,989
[ "<STR_LIT>", "or1k", "<STR_LIT>", ",", "<STR_LIT>", "OR1K", "<STR_LIT>", ")", ";" ]
[ "void", "LLVMInitializeOR1KTargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "or", "<NUM_LIT>", "k", ">", "X", "(", "TheOR1KTarget", "," ]
GCC
i386
CPP
next_suggestion
CPU
632,990
[ "}" ]
[ "else", "{", "alt", "=", "tree_cons", "(", "NULL", ",", "build_int_cst", "(", "NULL", ",", "<NUM_LIT>", ")", ",", "NULL", ")", ";", "alt", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "regparm", "<STR_LIT>", ")", ",", "alt", ",", "NULL", ...
GCC
sh
MD
stmt_completion
CPU
632,991
[ ")", "]" ]
[ "(", "cond", "[", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>" ]
LLVM
R600
CPP
next_suggestion
GPU
632,992
[ "}" ]
[ "bool", "SIMCCodeEmitter", "::", "isSrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "const", "{", "if", "(", "OpNo", "==", "<NUM_LIT>", "&&", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "::", "<STR_LIT>", "|", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
632,993
[ ")", ";" ]
[ "MachineBasicBlock", "*", "SystemZTargetLowering", "::", "emitAtomicLoadMinMax", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "CompareOpcode", ",", "unsigned", "KeepOldMask", ",", "unsigned", "BitSize", ")", "const", "{", "c...
LLVM
VE
CPP
next_suggestion
CPU
632,994
[ "}" ]
[ "inline", "static", "uint64_t", "mimm2Val", "(", "uint64_t", "Val", ")", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "uint64_t", ")", "(...
LLVM
ARM64
TD
next_suggestion
CPU
632,995
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "BaseOneOperandData", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype"...
LLVM
Hexagon
TD
stmt_completion
DSP
632,996
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
AMDGPU
CPP
program_repair
GPU
632,997
[ "<FIXS>", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "SpillReg", ",", "int", "FI", ")", "{", "<FIXE>" ]
[ "const", "SIMachineFunctionInfo", "&", "FuncInfo", ",", "LivePhysRegs", "&", "LiveRegs", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "<BUGS>", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SpillReg", ",", "int", ...
LLVM
MSP430
CPP
code_generation
MPU
632,998
[ "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
632,999
[ "else", "{" ]
[ "bool", "ARMInstructionSelector", "::", "selectGlobal", "(", "MachineInstrBuilder", "&", "MIB", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "if", "(", "(", "STI", ".", "isROPI", "(", ")", "||", "STI", ".", "isRWPI", "(", ")", ")", "&&", "!...