Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
rs6000
CPP
stmt_completion
CPU
633,100
[ ")", ")", "_", "_", "TM_abort", "(", "void", ")", "{" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]
LLVM
ARM
TD
stmt_completion
CPU
633,101
[ "Sched", "<", "[", "WriteVLD4", "]", ">", ";" ]
[ "def", "VLD2q8", ":", "VLD2", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", "}", ",", "<STR_LIT>", ",", "VecListFourD", ",", "IIC_VLD2x2", ",", "addrmode6align64or128or256", ">", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
633,102
[ "<NUM_LIT>", ";" ]
[ "def", "A2_vavguw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "...
GCC
s390
MD
next_suggestion
MPU
633,103
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "UNSPECV_TBEGINC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
MD
program_repair
CPU
633,104
[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT...
LLVM
DLX
CPP
next_suggestion
CPU
633,105
[ "Parser", ".", "Lex", "(", ")", ";" ]
[ "bool", "PreOrPost", "=", "false", ";", "if", "(", "Lexer", ".", "getKind", "(", ")", "==", "Lexer", ".", "peekTok", "(", "true", ")", ".", "getKind", "(", ")", ")", "{", "PreOrPost", "=", "true", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToke...
LLVM
R600
CPP
next_suggestion
GPU
633,106
[ "uint64_t", "StackSizeBytes", "=", "FrameInfo", "->", "getStackSize", "(", ")", ";" ]
[ "EndCf", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "SI_KILL", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "c...
LLVM
Mips
CPP
next_suggestion
CPU
633,107
[ "}", "else", "{" ]
[ "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ...
LLVM
X86
TD
stmt_completion
CPU
633,108
[ ">", ";" ]
[ "def", "HasPrefetchW", ":", "Predicate", "<", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
633,109
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
MD
stmt_completion
CPU
633,110
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
633,111
[ "}" ]
[ "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "case", "'", "U", "'", ":", "case", "'", "X", "'", ":", "{", "assert", "(", "MI", "->", "getOperand", ...
GCC
i386
CPP
stmt_completion
CPU
633,112
[ "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtph2w256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16hi", ")", "_", "mm256_avx512_setzero_si256" ]
LLVM
Hexagon
TD
program_repair
DSP
633,113
[ "<FIXS>", "class", "T_ALU32_2op_Pred", "string", "mnemonic", ",", "bits", "<NUM_LIT>", ">", "minOp", ",", "bit", "isPredNot", ",", "bit", "isPredNew", ">", ":", "ALU32Inst", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "...
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "validSubTargets", "=", "HasV4SubT", ",", "hasNewValue", "=", "<NUM_LIT>", ",", "opNewValue", "=", "<NUM_LIT>", "in", "<BUGS>", "class", "T_ALU32_2op_Pred", "string", "mnemonic", ",", "bits", "<NUM_LIT>", ">", "minOp...
LLVM
ARM
TD
stmt_completion
CPU
633,114
[ "cmovpred", ":", "$", "p", ")", ")", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteALU", "]", ">", ";" ]
[ "def", "MOVCCsi", ":", "ARMPseudoInst", "<", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "false", ",", "so_reg_imm", ":", "$", "shift", ",", "cmovpred", ":", "$", "p", ")", ",", "<NUM_LIT>", ",", "IIC_iCMOVsr", ",", ...
LLVM
X86
TD
stmt_completion
CPU
633,115
[ "UOps", ";" ]
[ "let", "Latency", "=", "Lat", ";", "let", "ResourceCycles", "=", "Res", ";", "let", "NumMicroOps", "=" ]
LLVM
X86
CPP
code_generation
CPU
633,116
[ "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarge...
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
GCC
frv
MD
stmt_completion
VLIW
633,117
[ "UNSPEC_CR_LOGIC", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match...
GCC
aarch64
MD
next_suggestion
CPU
633,118
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "ENDIAN_LANE_N", "(", "<", "MODE", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")" ]
[ "(", "unspec", ":", "VALLDIF", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_LD3_LANE", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,119
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ";", "Mov", "->", "dump", "(", ")", ")", ";" ]
[ "MachineOperand", "SILoadStoreOptimizer", "::", "createRegOrImm", "(", "int32_t", "Val", ",", "MachineInstr", "&", "MI", ")", "const", "{", "APInt", "V", "(", "<NUM_LIT>", ",", "Val", ",", "true", ")", ";", "if", "(", "TII", "->", "isInlineConstant", "(", ...
LLVM
Teak
CPP
stmt_completion
DSP
633,120
[ ">", "movs_r6_to", "(", "Ax", "b", ")", "{" ]
[ "std", "::", "vector", "<", "std", "::", "string" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
633,121
[ "let", "hasSrcC", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "Sr...
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,122
[ "::", "Image", ")", ".", "Case", "(", "<STR_LIT>", "image2d_msaa_t", "<STR_LIT>", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "<STR_LIT>", "image2d_msaa_depth_t", "<STR_LIT>", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "<STR_LIT>", "...
[ "return", "StringSwitch", "<", "ValueKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "<STR_LIT>", "image1d_t", "<STR_LIT>", ",", "ValueKind", "::", "Image", ")", ".", "Case", "(", "<STR_LIT>", "image1d_array_t", "<STR_LIT>", ",", "ValueKind", "::", "Im...
GCC
arm
CPP
stmt_completion
CPU
633,123
[ "_", "a", ";" ]
[ "return", "(", "uint64x1_t", ")", "_" ]
GCC
arm
CPP
next_suggestion
CPU
633,124
[ "}" ]
[ "vmlsq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "uint8x16_t", "_", "_", "c", ")", "{", "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vmlsv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ",", "(", "...
LLVM
PowerPC
CPP
program_repair
CPU
633,125
[ "<FIXS>", "DAG", ".", "getConstant", "(", "CompOpc", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "<FIXE>" ]
[ "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "CompOpc", ",", "MVT", "::", "i32", "...
LLVM
PowerPC
CPP
next_suggestion
CPU
633,126
[ "}" ]
[ "MCSymbol", "*", "PPCFunctionInfo", "::", "getLocalEPSymbol", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "return", "MF", ".", "getContext", "(", ")", ".", "getOrCr...
LLVM
X86
CPP
next_suggestion
CPU
633,127
[ "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Vec", ",", "BitMask", ")", ";" ]
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElts", "==", "SclVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", "Unexpected bool vector size", "<STR_LIT>", ")", ";", "if", "(", "NumElts", ">", "EltSizeI...
LLVM
ARM
TD
stmt_completion
CPU
633,128
[ ">", ";" ]
[ "def", "SwiftWriteP01OneCycle3x", ":", "WriteSequence", "<", "[", "SwiftWriteP01OneCycle", "]", ",", "<NUM_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
633,129
[ "ParserMatchClass", "=", "Imm0_7Operand", ";" ]
[ "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
633,130
[ "MO", ":" ]
[ "if", "(", "isDead", "(", "MI", ",", "DeadPhis", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "HW looping will remove: ", "<STR_LIT>", "<<", "*", "MI", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->...
LLVM
ARM
CPP
stmt_completion
CPU
633,131
[ "<STR_LIT>", "<<", "ShAmt", ";" ]
[ "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "[", ...
LLVM
SystemZ
TD
next_suggestion
CPU
633,132
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD4", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
X86
CPP
stmt_completion
CPU
633,133
[ ")", "return", "SDValue", "(", ")", ";" ]
[ "ArrayRef", "<", "int", ">", "Mask", "=", "Shuf", "->", "getMask", "(", ")", ";", "if", "(", "!", "isUndefUpperHalf", "(", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "int", "HalfIdx1", ",", "HalfIdx2", ";", "SmallVector", "<", "int", ",", ...
GCC
mips
MD
program_repair
CPU
633,134
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<FIXE>" ]
[ "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr_alternative", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")" ]
GCC
rs6000
MD
next_suggestion
CPU
633,135
[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "gtu", ":", "P", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC
sh
MD
stmt_completion
CPU
633,136
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "rotate", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>",...
LLVM
AArch64
CPP
next_suggestion
CPU
633,137
[ "uint64_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";" ]
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MCFixupKind", "Fixup", "=", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM...
LLVM
Hexagon
TD
next_suggestion
DSP
633,138
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
PIC16
CPP
stmt_completion
MPU
633,139
[ "&", "TM", ")", "{" ]
[ "FunctionPass", "*", "llvm", "::", "createPIC16ISelDag", "(", "PIC16TargetMachine" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
633,140
[ "<STR_LIT>", ")", ";" ]
[ "if", "(", "Val", "<=", "SGPR_MAX", ")", "{", "assert", "(", "SGPR_MIN", "==", "<NUM_LIT>", ")", ";", "return", "createSRegOperand", "(", "getSgprClassId", "(", "Width", ")", ",", "Val", "-", "SGPR_MIN", ")", ";", "}", "if", "(", "TTMP_MIN", "<=", "Val...
LLVM
TPC
TD
stmt_completion
Virtual ISA
633,141
[ ">", "acc", ";" ]
[ "class", "VpuInstBinSwTA", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc1", ",", "RegisterClass", "Rsrc2", ",", "string", "asmstr", ",", "bits", "<", "<NUM_LIT>", ">", "optype", ",", "Operand", "Pred", "...
GCC
i386
CPP
next_suggestion
CPU
633,142
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fmadd_pd", "(", "_", "_", "mmask8", "_", "_", "...
LLVM
Mips
CPP
next_suggestion
CPU
633,143
[ "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";" ]
[ "TmpInst", ".", "setOpcode", "(", "Mips", "::", "LDI", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mips", "::", "GP", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "Create", ...
GCC
arm
MD
stmt_completion
CPU
633,144
[ ":", "DI" ]
[ "(", "plus", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "...
GCC
aarch64
CPP
stmt_completion
CPU
633,145
[ "int", "parity", ")", "{" ]
[ "void", "func_fma_steering", "::", "update_balance", "(" ]
GCC
rs6000
CPP
stmt_completion
CPU
633,146
[ "mode", ")", ";" ]
[ "static", "bool", "have_compare_and_set_mask", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "return", "TARGET_P9_MINMAX", ";", "case", "E_KFmode", ":", "case", "E_TFmode", ":", "retur...
LLVM
AArch64
CPP
code_generation
CPU
633,147
[ "void", "AArch64FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ...
[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
633,148
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "...
LLVM
AArch64
TD
next_suggestion
CPU
633,149
[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "TBZImm32_63Operand", ";" ]
[ "def", "tbz_imm32_63", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>"...
LLVM
TPC
TD
next_suggestion
Virtual ISA
633,150
[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "HasImm", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,151
[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
arm
MD
stmt_completion
CPU
633,152
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr" ]
GCC
i386
CPP
program_repair
CPU
633,153
[ "<FIXS>", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", "&&", "!", "use_ndd", ")", "<FIXE>" ]
[ "if", "(", "reload_completed", "&&", "code", "==", "PLUS", "<BUGS>", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "<BUGE>", "{", "emit_insn", "(", "op", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
633,154
[ "}" ]
[ "static", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_castpd_ps", "(", "_", "_", "m128d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "A",...
GCC
m68hc11
CPP
next_suggestion
MPU
633,155
[ "default", ":" ]
[ "case", "POST_DEC", ":", "case", "POST_INC", ":", "insn", "=", "(", "rtx", ")", "data", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_INC", ",", "XEXP", "(", "*", "x", ",", "<NUM_LIT>", ")", ",", "REG_NOTES", "(", "insn", ")",...
LLVM
AArch64
CPP
next_suggestion
CPU
633,156
[ "}" ]
[ "void", "MCLDInitializeAArch64LDTargetInfo", "(", ")", "{", "mcld", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "aarch64", ">", "X", "(", "TheAArch64Target", ",", "<STR_LIT>", "aarch64", "<STR_LIT>", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
633,157
[ "b", ";" ]
[ "return", "_", "_", "a", "&", "~", "_", "_" ]
GCC
pa
CPP
code_generation
CPU
633,158
[ "static", "void", "pa_asm_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "function", ")", "{", "static", "unsigned", "int", "current_thunk...
[ "Output", "the", "assembler", "code", "for", "a", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", "the", "target", "function", ".", "DELTA", "is", ...
GCC
arm
MD
stmt_completion
CPU
633,159
[ "V4SI", "V2DI", "]", ")" ]
[ "(", "define_mode_iterator", "VDQI", "[", "V8QI", "V16QI", "V4HI", "V8HI", "V2SI" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
633,160
[ ")", ";" ]
[ "unsigned", "HexagonInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "return", "getInstrTimingClassLatency", "(", "ItinData", ",", ...
LLVM
Blackfin
CPP
stmt_completion
DSP
633,161
[ ",", "createBlackfinMCInstrInfo", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBlackfinTarget" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
633,162
[ "unsigned", "ix", ";" ]
[ "static", "int", "no_previous_def", "(", "tree", "function_name", ")", "{", "branch_island", "*", "bi", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
633,163
[ "VPMSUMH", ":" ]
[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Partial", ")", "SwapVector", "[", "VecIdx", "]", ".", "MentionsPartialVR", "=", "<NUM_LIT>", ";", "else", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", ...
LLVM
XCore
CPP
next_suggestion
MPU
633,164
[ "assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", "Unknown section kind", "<STR_LIT>", ")", ";" ]
[ "const", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", "isMerg...
LLVM
X86
CPP
next_suggestion
CPU
633,165
[ "}" ]
[ "SDValue", "InVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VecInVT", ",", "Src", ")", ";", "if", "(", "IsStrict", ")", "{", "SDValue", "CvtVec", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(",...
LLVM
ARM
TD
stmt_completion
CPU
633,166
[ "<", "[", "WriteVLD4", "]", ">", ";" ]
[ "def", "VLD1d64QPseudoWB_fixed", ":", "VLDQQWBfixedPseudo", "<", "IIC_VLD1x4", ">", ",", "Sched" ]
LLVM
Hexagon
TD
next_suggestion
DSP
633,167
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,168
[ "}" ]
[ "int", "NumOps", "=", "<NUM_LIT>", ";", "int", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "OpName", ":", "{", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ",", "AMDGPU", "::", "OpName...
LLVM
Hexagon
CPP
next_suggestion
DSP
633,169
[ "}" ]
[ "IntExt", "=", "ISD", "::", "NON_EXTLOAD", ";", "break", ";", "default", ":", "IntExt", "=", "ISD", "::", "SEXTLOAD", ";", "break", ";", "}", "if", "(", "N", "->", "getExtensionType", "(", ")", "!=", "IntExt", ")", "return", "nullptr", ";", "if", "("...
GCC
s390
CPP
code_generation
MPU
633,170
[ "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ...
[ "Check", "whether", "INSN", "is", "an", "execute", ".", "Return", "the", "label_ref", "to", "its", "execute", "target", "template", "if", "so", ",", "NULL_RTX", "otherwise", "." ]
GCC
i386
CPP
stmt_completion
CPU
633,171
[ ",", "-", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_", "B" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
633,172
[ "default", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<...
LLVM
PowerPC
CPP
program_repair
CPU
633,173
[ "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/ADT/Statistic.h", "<STR_LIT>", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/Target/TargetMachine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/GetElementPtrTypeIterator.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/InstVisitor.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "Support...
GCC
aarch64
MD
next_suggestion
CPU
633,174
[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
[ "{", "rtx", "p", "=", "aarch64_simd_vect_par_cnst_half", "(", "<", "MODE", ">", "mode", ",", "<", "nunits", ">", ",", "true", ")", "emit_insn", "(", "gen_aarch64_sqdml", "<", "SBINQOPS", ":", "as", ">", "l2_lane", "<", "mode", ">", "_internal", "(", "ope...
LLVM
ARM
TD
next_suggestion
CPU
633,175
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListDPair", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", ...
GCC
epiphany
MD
next_suggestion
MPU
633,176
[ "}", ")" ]
[ "emit_insn", "(", "gen_xorsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ")", "DONE" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
633,177
[ "}" ]
[ "if", "(", "ST", "->", "getDarwinDirective", "(", ")", "==", "PPC", "::", "DIR_A2", ")", "return", "true", ";", "return", "LoopHasReductions", ";" ]
GCC
nds32
MD
stmt_completion
CPU
633,178
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_opera...
LLVM
R600
CPP
next_suggestion
GPU
633,179
[ "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "MII", "=", "Inst", ";", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "Opcode", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "Src0", ".", "isReg", "(", ")", "?", "MRI", ".", "getRegClass"...
GCC
rs6000
CPP
code_generation
CPU
633,180
[ "static", "bool", "find_alignment_op", "(", "rtx_insn", "*", "insn", ",", "rtx", "base_reg", ",", "vec", "<", "rtx_insn", "*", ">", "*", "and", "_", "insns", ",", "vec", "<", "rtx", ">", "*", "and", "_", "ops", ")", "{", "df_ref", "base_use", ";", ...
[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,181
[ "}" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ...
GCC
i386
CPP
stmt_completion
CPU
633,182
[ ";" ]
[ "gcc_assert", "(", "XVECLEN", "(", "src", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "rtx", "p0", "=", "XVECEXP", "(", "src", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "src", ")", "==", "UNSPEC", "&&", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,183
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,184
[ "MBB", ".", "push_back", "(", "Waitcnt", ")", ";" ]
[ "return", ";", "}", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "(", "--", "It", ")", ";", "if", "(", "MI", "->", "isBranch", "(", ")", ")", "{", "MBB", ".", "ins...
LLVM
LEG
TD
next_suggestion
CPU
633,185
[ "bits", "<", "<NUM_LIT>", ">", "src1", ";" ]
[ "def", "rr", ":", "ALUInst", "<", "<NUM_LIT>", ",", "(", "outs", "GRRegs", ":", "$", "dst", ")", ",", "(", "ins", "GRRegs", ":", "$", "src1", ",", "GRRegs", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", ...
LLVM
Hexagon
TD
stmt_completion
DSP
633,186
[ "Rxx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rxx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
ECLair
CPP
stmt_completion
MPU
633,187
[ ")", ";" ]
[ "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "unsigned", "RegNo", "=", "MatchRegisterName", "(", "Name", ")", ";", "if", "(", "RegNo", "==", "...
LLVM
Hexagon
TD
stmt_completion
DSP
633,188
[ "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,189
[ "if", "(", "SRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "VGPRs", "+=", "NewRegs", ";" ]
[ "int", "NewRegs", "=", "countPopulation", "(", "NewMask", ".", "getAsInteger", "(", ")", ")", "-", "countPopulation", "(", "PrevMask", ".", "getAsInteger", "(", ")", ")", ";", "if", "(", "SRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "SGPR...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
633,190
[ "<FIXS>", "F", ",", "WebAssembly", "::", "WasmEnableEmEH", "||", "WebAssembly", "::", "WasmEnableEmSjLj", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";", "<FIXE>" ]
[ "bool", "InvokeDetected", "=", "false", ";", "auto", "*", "WasmSym", "=", "Printer", ".", "getMCSymbolForFunction", "(", "<BUGS>", "F", ",", "WasmEnableEmEH", "||", "WasmEnableEmSjLj", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,191
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
633,192
[ "}" ]
[ "if", "(", "I", "->", "getOpcode", "(", ")", "==", "ISD", "::", "OR", ")", "{", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Opnds", ".", "push_back", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")"...
LLVM
Mips
CPP
stmt_completion
CPU
633,193
[ "ZeroReg", ")", ";" ]
[ "ZeroReg", "=", "Mips", "::", "ZERO", ";", "}", "else", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "Mips", "::", "DADDiu", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Mips", "::", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
633,194
[ "}" ]
[ "if", "(", "(", "IsA16", "&&", "!", "IsG16Supported", ")", "||", "BaseOpcode", "->", "G16", ")", "AddrWords", "+=", "alignTo", "<", "<NUM_LIT>", ">", "(", "Dim", "->", "NumGradients", "/", "<NUM_LIT>", ")", ";", "else", "AddrWords", "+=", "Dim", "->", ...
LLVM
Hexagon
TD
next_suggestion
DSP
633,195
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ...
GCC
i386
CPP
stmt_completion
CPU
633,196
[ "C", ",", "const", "int", "_", "_", "R", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_fmsubadd_round_ph", "(", "_", "_", "m512h", "_", "...
GCC
aarch64
CPP
stmt_completion
CPU
633,197
[ "->", "m_fpu_balance", ";" ]
[ "return", "this" ]
LLVM
OR1K
CPP
next_suggestion
CPU
633,198
[ "}" ]
[ "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", ...
GCC
i386
CPP
code_generation
CPU
633,199
[ "void", "ix86_split_idivmod", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ",", "bool", "unsigned_p", ")", "{", "rtx_code_label", "*", "end_label", ",", "*", "qimode_label", ";", "rtx", "div", ",", "mod", ";", "rtx_insn", "*", "insn", ";"...
[ "Split", "32bit/64bit", "divmod", "with", "8bit", "unsigned", "divmod", "if", "dividend", "and", "divisor", "are", "within", "the", "range", "[", "0-255", "]", "." ]